微電子學概論復習提要

1、期末考試必備神極復習資料1、基本概念微電子：微電子技術(shù)是隨著集成電路，尤其是超大型規(guī)模集成電路而發(fā)展起來的一門新的技術(shù)。微電子技術(shù)包括系統(tǒng)電路設(shè)計、器件物理、工藝 技術(shù)、材料制備、自動測試以及封裝、組裝等一系列專門的技術(shù)，微電子技術(shù)是微電子學中的各項工藝技術(shù)的總和微電子學是研究在固體（主要是半導體）材料上構(gòu)成的微小型化電路、電路及微電子系統(tǒng)的電子學分支。P13集成電路：通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成”在一塊半導體單晶 片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能集成度：集成電路的集成度是指單塊芯片上所容納

2、的元件數(shù)目。集成度越高，所容納的元件數(shù)目越多。2、微電子的戰(zhàn)略地位（對人類社會的巨大作用）（P2畫紅線）集成電路（IC）產(chǎn)值的增長率（RIC）高于電子工業(yè)產(chǎn)值的增長率（REI），電子工業(yè)產(chǎn)值的增長率又高于GDP的增長率（RGDP）。一般有一個近似的關(guān)系： RIC1.52REI REI3RGDP微電子對信息社會的重要性：INTERNET基礎(chǔ)設(shè)施各種各樣的網(wǎng)絡(luò)：電纜、光纖(光電子)、無線 .路由和交換技術(shù)：路由器、交換機、防火墻、網(wǎng)關(guān) .終端設(shè)備：PC、NetPC、WebTV .網(wǎng)絡(luò)基礎(chǔ)軟件：TCP/IP、DNS、LDAP、DCE .INTERNET服務(wù)信息服務(wù): 極其大量的各種信息交易服務(wù): 高

3、可靠、高保密 .計算服務(wù): “網(wǎng)絡(luò)就是計算機 !”, “計算機成了網(wǎng)絡(luò)的外部設(shè)備 !”當前，微電子產(chǎn)業(yè)的發(fā)展規(guī)模和科學技術(shù)水平已成為衡量一個國家綜合實力的重要標志。3、集成電路的幾種主要分類方法（1）按器件類型：雙極集成電路：主要由雙極晶體管構(gòu)成（NPN型雙極集成電路、PNP型雙極集成電路）金屬-氧化物-半導體(MOS)集成電路：主要由MOS晶體管(單極晶體管)構(gòu)成（NMOS、PMOS、CMOS(互補MOS)）雙極-MOS(BiMOS)集成電路：同時包括雙極和MOS晶體管的集成電路為BiMOS集成電路，綜合了雙極和MOS器件兩者的優(yōu)點，但制作工藝復雜（2）按規(guī)模：小規(guī)模集成電路(Small S

4、cale IC，SSI)、中規(guī)模集成電路(Medium Scale IC，MSI)、大規(guī)模集成電路(Large Scale IC，LSI)、超大規(guī)模集成電路(Very Large Scale IC，VLSI)、特大規(guī)模集成電路(Ultra Large Scale IC，ULSI)、巨大規(guī)模集成電路(Gigantic Scale IC，GSI）（3）按結(jié)構(gòu)形式的分類：單片集成電路、混合集成電路：厚膜集成電路、薄膜集成電路（4）按電路功能分類：數(shù)字集成電路(Digital IC)：它是指處理數(shù)字信號的集成電路，即采用二進制方式進行數(shù)字計算和邏輯函數(shù)運算的一類集成電路模擬集成電路(Analog IC

5、)：它是指處理模擬信號(連續(xù)變化的信號)的集成電路線性集成電路：又叫做放大集成電路，如運算放大器、電壓比較器、跟隨器等非線性集成電路：如振蕩器、定時器等電路數(shù)?；旌霞呻娐?Digital - Analog IC) ：例如數(shù)模(D/A)轉(zhuǎn)換器和模數(shù)(A/D)轉(zhuǎn)換器等4、一些英文縮寫詞：IC、VLSI、ULSI等微電子的特點：P131、半導體、N型半導體、P型半導體、本征半導體、非本征半導體半導體：材料的電阻率界于金屬與絕緣材料之間的材料。這種材料在某個溫度范圍內(nèi)隨溫度升高而增加電荷載流子的濃度，電阻率下降。固體材料：超導體: 大于106(Wcm)-1導 體: 106104(Wcm)-1半導體:

6、 10410-10(Wcm)-1 絕緣體: 小于10-10(Wcm)-1 N型半導體：當硅中摻有施主雜質(zhì)時，主要靠施主提供的電子導電，依靠空穴導電的半導體 形成機理：在純凈的硅晶體中摻入族元素（如磷、砷、銻等），使之取代晶格中硅原子的位置，由于它們的最外層只有5個價電子，其中4個與周圍硅原子形成共價鍵，多余的一個價電子便成了可以導電的自由電子，這樣一個族雜志原子可以向半導體硅提供一個自由電子而本身成為帶正電的離子，通常把這種雜質(zhì)稱為施主雜質(zhì)P型半導體：當硅中摻有受主雜質(zhì)時，主要靠受主提供的空穴導電，依靠空穴導電的半導體形成機理：在純凈的硅晶體中摻入族元素（如硼），使之取代晶格中硅原子的位子，由

7、于它們的最外層只有3個價電子，在與周圍硅原子形成 共價鍵時產(chǎn)生一個空穴，這樣一個族雜志原子可以向半導體硅提供一個空穴，而本身接受一個電子成為帶負電的離子，通常把這種雜質(zhì)稱為受主雜質(zhì) 本征半導體:完全不含雜質(zhì)且無晶格缺陷的純凈半導體非本征半導體：當向半導體中添加受主或施主物質(zhì)(稱為摻雜物)，通過施主型雜質(zhì)解離向?qū)ё⑷腚娮踊蚴苤餍碗s質(zhì)俘獲價帶電子產(chǎn)生了自由載流子，使本征半導體產(chǎn)生額外的電導，成為非本征半導體。2、載流子、電子、空穴、平衡載流子、非平衡載流子、過剩載流子載流子：能夠?qū)щ姷淖杂闪Ｗ与娮樱篍lectron，帶負電的導電載流子，是價電子脫離原子束縛 后形成的自由電子，對應(yīng)于導帶中占據(jù)的電

8、子空穴：Hole，帶正電的導電載流子，是價電子脫離原子束縛 后形成的電子空位，對應(yīng)于價帶中的電子空位平衡載流子：半導體中的導電電子濃度n0和空穴濃度p0都保持一個穩(wěn)定的數(shù)值,這種處于熱平衡狀態(tài)下的導電電子和空穴稱為熱平衡載流子。非平衡載流子：處于非平衡狀態(tài)的半導體，其載流子濃度也不再是n0和p0，可以比他們多出一部分。比平衡狀態(tài)多出來的這部分載流子稱為非平衡載流子。過剩載流子：由于受外界因素如光、電的作用，半導體中載流子的分布偏離了平衡態(tài)分布，稱這些偏離平衡分布的載流子為過剩載流子3、能帶、導帶、價帶、禁帶（P18）圖示出了共有化量子態(tài)的能級圖及其與原子能級之間的關(guān)系。由圖可見可見，晶體中量子

9、態(tài)的能級分成由低到高的許多組，分別和各原子能級相對應(yīng)，每一組內(nèi)包含大量的、能量很接近的能級。這樣密集的能級在能級圖中看上去就像一條帶子，因此通常稱它為能帶能帶：半導體的能帶 (價帶、導帶和帶隙：導帶底與價帶頂之間的能量差)導帶：0K條件下未被電子填充的能量最低的能帶價帶：0K條件下被電子填充的能量最高的能帶禁帶：導帶底與價帶頂之間能帶4、摻雜、施主、受主摻雜：雜質(zhì)能級：雜質(zhì)可以使電子在其周圍運動形成量子態(tài)。為了防止或控制燒結(jié)體在燒結(jié)或使用時的再結(jié)晶或晶粒長大而加入金屬粉末中的少量物質(zhì)。將需要的雜質(zhì)摻入特定的半導體區(qū)域中，以達到改變半導體電學性質(zhì)，形成PN結(jié)、電阻、歐姆接觸（磷(P)、砷(As)

10、 - N型硅、硼(B) - P型硅）施主：Donor，摻入半導體的雜質(zhì)原子向半導體中提供導電的電子，并成為帶正電的離子。如Si中摻的P 和As 受主：Acceptor，摻入半導體的雜質(zhì)原子向半導體中提供導電的空穴，并成為帶負電的離子。如Si中摻的B施主和受主濃度：ND、NA5、輸運、漂移、擴散、產(chǎn)生、復合輸運：載流子的漂移運動，載流子的擴散運動漂移：載流子的漂移運動：載流子在電場作用下而產(chǎn)生的沿電場方向的運動影響遷移率的因素：有效質(zhì)量，平均弛豫時間（散射體現(xiàn)在：溫度和摻雜濃度半導體中載流子的散射機制：晶格散射（熱運動引起）電離雜質(zhì)散射擴散：載流子的擴散運動：載流子在化學勢作用下運動產(chǎn)生：電子從

11、價帶躍遷到導帶的結(jié)果是形成一對電子和空穴，因此電子從價帶到導帶的熱躍遷被稱為電子-空穴對的產(chǎn)生過程。 載流子的產(chǎn)生和復合：電子和空穴增加和消失的過程 電子空穴對：電子和空穴成對產(chǎn)生或復合復合：以n型半導體為例：當導帶中的電子和價帶中的空穴相遇時，電子可以從導帶落入價帶的這個空能級（多余的能量施放出來稱為晶格振動），這個過程稱為復合。 過剩載流子的復合機制：直接復合、間接復合、表面復合、俄歇復合復合是與長生相對立的變化過程，復合將使一對電子和空穴消失。6、PN結(jié)、雙極晶體管、MOS場效應(yīng)管、CMOS管PN結(jié)（P33）：在一塊半導體材料中，如果一部分是n型區(qū)，一部分是p型區(qū)，在n型區(qū)和p型區(qū)的交界

12、面處就形成了pn結(jié)。PN結(jié)的特性：單向?qū)щ娦?，正向偏置，反向偏置。反偏電壓增加耗盡層寬度變寬，反偏電壓減小耗盡層寬度變窄；正偏電壓增加耗盡層寬度變窄，正偏電壓減小耗盡層寬度變寬。正向?qū)妷篤bi0.7V(Si)，反向擊穿電壓Vrb 正向?qū)ǎ憾鄶?shù)載流子擴散電流，反向截止：少數(shù)載流子漂移電流由于PN結(jié)中空間電荷區(qū)的存在，PN結(jié)兩端有電位差V，那么，用導線將二極管兩端短路，回路中會有電流嗎？無因為金屬和半導體之間存在著接觸電位差，二極管短路時，二極管兩端的接觸電位差抵消了PN結(jié)上的電位差。在熱平衡狀態(tài)下，PN結(jié)兩側(cè)載流子的擴散力與由V。形成的PN結(jié)內(nèi)電場力平衡，故V。不能驅(qū)使載流子流通而形成電流

13、，所以回路中無電流。 雙極晶體管：雙極晶體管的結(jié)構(gòu)：由兩個相距很近的PN結(jié)組成：基區(qū)寬度遠遠小于少子擴散長度 分為：NPN和PNP兩種形式MOS場效應(yīng)管：場效應(yīng)晶體管（Field Effect Transistor，簡寫為FET）是只有一種載流子（電子或者空穴）參與導電的半導體器件，因此也被稱為單極型晶體管一種用輸入電壓控制輸出電流的半導體器件。具有噪聲小、功耗低、輸入電阻高（108109）、沒有二次擊穿現(xiàn)象、安全工作區(qū)域?qū)挼葍?yōu)點。CMOS管：CMOS集成電路(互補型MOS集成電路)CMOS集成電路的優(yōu)點：功耗小、設(shè)計靈活、抗干擾能力強、輸入阻抗高、適合大規(guī)模集成、集成電路工業(yè)的主流技術(shù)CMO

14、S集成電路分為幾種？（1）CMOS開關(guān)：研究導通和截止作用。（2）CMOS反相器：研究高低電平。（3）靜態(tài)CMOS邏輯門：研究與非、或非門及各種邏輯。（4）CMOS電路的自鎖效應(yīng)：防止和限制電流作用。1、半導體集成電路的基本概念：集成度、優(yōu)值、特征尺寸等等，以及術(shù)語（芯片、硅片）集成度：集成電路的集成度是指單塊芯片上所容納的元件數(shù)目。集成度越高，所容納的元件數(shù)目越多。優(yōu)值：集成電路的功耗延遲積，顧名思義，就是把電路的延遲時間與功耗相乘，該參數(shù)是衡量集成電路性能的重要參數(shù)。功耗延遲積越小，即集成電路的速度越快或功耗越低，性能便更好。特征尺寸：通常是指集成電路中半導體器件的最小尺度，如MOSFET

15、的最小溝道長度或雙極晶體管中的最小基區(qū)寬度，這是衡量集成電路加工和設(shè)計水平的重要參數(shù)。特征尺寸越小，加工精度越高，可能達到的集成度也越大，性能越好。術(shù)語（芯片、硅片）：芯片是指沒有封裝的單個集成電路，硅片是指包含成千上百個芯片的大園硅片。2、雙極集成電路基礎(chǔ)有源元件：雙極晶體管無源元件：電阻、電容、電感等特點：速度快、穩(wěn)定性好、負載能力強新型器件：多晶硅發(fā)射極雙極晶體管、GeSi/Si 異質(zhì)結(jié)雙極晶體管器件相互間電絕緣、金屬導電薄膜反向pn結(jié)隔離、全介質(zhì)溝槽隔離、等平面pn結(jié)介質(zhì)混合隔離、場氧隔離放大晶體管 工作電壓大：20V開關(guān)晶體管 工作電壓：5V輕摻雜外延層：提高收集結(jié)的反向擊穿電壓重摻

16、雜埋層：提高收集極的導電性能，降低收集極串聯(lián)電阻放大晶體管外延層厚度和電阻率較大，芯片面積較大雙極數(shù)字集成電路：基本單元：邏輯門電路、觸發(fā)器電路（由門電路組成）雙極邏輯門電路類型：飽和型邏輯集成電路：電阻-晶體管邏輯 (RTL)、二極管-晶體管邏輯 (DTL)、合并晶體管集成注入邏輯 (I2L)、晶體管-晶體管邏輯 (TTL)抗飽和型邏輯集成電路：肖特基二極管鉗位TTL（STTL）、發(fā)射功能邏輯 (EFL)、非飽和型邏輯集成電路：發(fā)射極耦合邏輯(ECL)、互補晶體管邏輯 (CTL)、非閾值邏輯(NTL)、多元邏輯 (DYL)雙極模擬集成電路：一般分為：線性電路（輸入與輸出呈線性關(guān)系）非線性電路

17、：電壓比較器、調(diào)制器、解調(diào)器、對數(shù)放大器接口電路：如A/D、D/A、電平位移電路等3、MOS集成電路基礎(chǔ)基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)特點：功耗低、速度快、噪聲容限大、易集成溝道導電類型：pMOS、nMOS、CMOS柵材料：鋁柵、硅柵MOS集成電路：數(shù)字集成電路、模擬集成電路MOS開關(guān)的幾種典型用法：傳輸門、閾值損失MOS反相器性能的主要指標：輸出高電平、輸出低電平、反相器閾值電壓、直流噪聲容限、直流功耗、瞬態(tài)特性、芯片面積、工藝難度和兼容性4、CMOS集成電路，比如CMOS反相器CMOS集成電路(互補型MOS集成電路)：基本電路單元：CMOS開關(guān)、CMOS反相器（nMOS串與并或、pMOS串或

18、并與）1、集成電路的制造過程要制造一塊集成電路，需要經(jīng)過集成電路設(shè)計、掩模版制造、原始材料制造、芯片加工、封裝、測試等工序。2、各種工藝的概念、原理等圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導體單晶片上光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應(yīng)進行刻蝕的方法干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團等)與材料發(fā)生化學反應(yīng)或通過轟擊等物理作用而達到刻蝕的目的濕法腐蝕：濕法化學刻蝕在半導體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點是選擇性好、重復性好、

19、生產(chǎn)效率高、設(shè)備簡單、成本低缺點是鉆蝕嚴重、對圖形的控制性較差干法刻蝕：濺射與離子束銑蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(Reactive Ion Etching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置

20、上，形成晶體管、接觸等將需要的雜質(zhì)摻入特定的半導體區(qū)域中，以達到改變半導體電學性質(zhì)，形成PN結(jié)、電阻、歐姆接觸離子注入 退火擴散摻雜工藝：擴散、離子注入退火：（P100）也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)制膜：制作各種材料的薄膜氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射化學汽相淀積(

21、CVD)化學汽相淀積(Chemical Vapor Deposition)：通過氣態(tài)物質(zhì)的化學反應(yīng)在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等三種方法：常壓化學汽相淀積(APCVD)、低壓化學汽相淀積(LPCVD)、等離子增強化學汽相淀積(PECVD)二氧化硅的化學汽相淀積：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物

22、用作擴散源 低溫CVD氧化層：低于500中等溫度淀積：500800高溫淀積：900左右單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片多晶硅的化學汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準離子注入，使MOS集成電路的集成度得到很大提高。一般用LPCVD設(shè)備在600650。C分解硅烷淀積多晶硅均勻性好淀積速率：1020nm/min多晶硅晶粒尺寸：0.030.3um氮化硅的化學汽相淀積：中等溫度(780

23、820)的LPCVD或低溫(300) PECVD方法淀積利用LPCVD方法淀積的氮化硅薄膜具有理想的化學配比，密度較高，氧化速率慢，局域氧化的掩蔽阻擋層利用PECVD方法淀積的氮化硅薄膜不具有理想的化學配比，密度較低，具有阻擋水和鈉離子擴散以及很強的抗劃傷能力，用作集成電路的鈍化層LPCVD氮化硅（Si3N4）的反應(yīng)氣體：二氯硅烷和氨氣 700800PECVD氮化硅（Si3N4）的反應(yīng)氣體：硅烷和氨氣或者氮氣在等離子體中反應(yīng)得到，淀積溫度低于 300PECVD制備的氮化硅薄膜不是嚴格化學配比的氮化硅，含有大量的氫。2025的氫物理氣相淀積(PVD)：蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后

24、便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上3、光刻、氧化、擴散、離子注入光刻：光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導致其化學結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：光刻膠在曝光前不溶而曝光后變?yōu)榭扇艿模ǚ直媛矢?，在超大?guī)模集成電路工藝中，一般只采用正膠）負膠：光刻膠在曝光前可溶于某種溶液而曝光

25、后變?yōu)椴豢扇艿模ǚ直媛什?，適于加工線寬3mm的線條） 一般流程：幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙(1025mm)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式超細線條光刻技術(shù)：甚遠紫外線(EUV) 、電子束光刻 、X射線、離子束光刻EUV：248nm、193nm的準分子激光：0.18um；進程校正、移相掩膜：0.13um；13nm的EUV：亞0.1um問題：合適的掩膜版材料、光學系統(tǒng)實現(xiàn)90nm節(jié)點的主流光刻機是193nm

26、 ArF Stepper（準分子激光器掃描分布投影光刻機）實現(xiàn)65nm節(jié)點的光刻機是193nm ArF Stepper或193nm ArF浸沒式光刻機 電子束光刻：電子束直徑小，效率低，難適用于大規(guī)模批量化生產(chǎn)Lucent Scalpel氧化工藝氧化：制備SiO2層SiO2的性質(zhì)及其作用：SiO2是一種十分理想的電絕緣材料，它的化學性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學反應(yīng)氧化硅層的主要作用：在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介

27、質(zhì)材料作為對器件和電路進行鈍化的鈍化層材料SiO2的制備方法：熱氧化法（干氧氧化、水蒸汽氧化、濕氧氧化、干氧濕氧干氧(簡稱干濕干)氧化法、氫氧合成氧化）、化學氣相淀積法、熱分解淀積法、濺射法擴散：替位式擴散：雜質(zhì)離子占據(jù)硅原子的位：、族元素；一般要在很高的溫度(9501280)下進行磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質(zhì)擴散的掩蔽層間隙式擴散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au 等元素擴散系數(shù)要比替位式擴散大67個數(shù)量級離子注入：將具有很高能量的雜質(zhì)離子射入半導體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入

28、雜質(zhì)離子的數(shù)目(劑量)決定 特點：（P98）1.摻雜的均勻性好2.溫度低：小于6003.可以精確控制雜質(zhì)分布4.可以注入各種各樣的元素5.橫向擴展比擴散要小得多。6.可以對化合物半導體進行摻雜前工序：圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù)薄膜制備技術(shù)：主要包括外延、氧化、化學氣相淀積、物理氣相淀積(如濺射、蒸發(fā)) 等摻雜技術(shù)：主要包括擴散和離子注入等技術(shù)后工序：劃片、封裝、測試、老化、篩選輔助工序：超凈廠房技術(shù)；超純水、高純氣體制備技術(shù)；光刻掩膜版制備技術(shù)；材料準備技術(shù)1、IC設(shè)計特點及設(shè)計信息描述設(shè)計特點(與分立電路相比)：對設(shè)計正確性提出更為嚴格的要求測試問題版圖設(shè)計：布局布線分層分級設(shè)計

29、(Hierarchical design)和模塊化設(shè)計 高度復雜電路系統(tǒng)的要求 什么是分層分級設(shè)計？ 將一個復雜的集成電路系統(tǒng)的設(shè)計問題分解為復雜性較低的設(shè)計級別，這個級別可以再分解到復雜性更低的設(shè)計級別；這樣的分解一直繼續(xù)到使最終的設(shè)計級別的復雜性足夠低，也就是說，能相當容易地由這一級設(shè)計出的單元逐級組織起復雜的系統(tǒng)。一般來說，級別越高，抽象程度越高；級別越低，細節(jié)越具體設(shè)計信息描述：Very high-speed integrated circuit hardware description language 超高速集成電路硬件描述語言 2、典型設(shè)計流程 理想的設(shè)計流程(自頂向下：TOP-

30、DOWN）系統(tǒng)功能設(shè)計，邏輯和電路設(shè)計，版圖設(shè)計1、系統(tǒng)功能設(shè)計；2、邏輯和電路設(shè)計；3、版圖設(shè)計書P1563、幾種集成電路設(shè)計方法的基本概念以及相互比較（詳見ppt chap05.3）P183習題24、全定制、定制(標準單元等)、半定制(門陣列)、PLD、FPGA等主要設(shè)計方法的概念和特點是什么？全定制設(shè)計方法：一般用于通用數(shù)字集成電路、模擬集成電路、數(shù)模混合集成電路 （P166）專用集成電路（ASIC：Application-Specific Integrated Circuit）（相對通用電路而言）針對某一應(yīng)用或某一客戶的特殊要求設(shè)計的集成電路；批量小、單片功能強：降低設(shè)計開發(fā)費用主要的

31、ASIC設(shè)計方法：門陣列設(shè)計方法：半定制標準單元設(shè)計方法：定制 掩膜版方法積木塊設(shè)計方法：定制可編程邏輯器件設(shè)計方法門陣列設(shè)計方法（GA方法）：P173概念：形狀和尺寸完全相同的單元排列成陣列，每個單元內(nèi)部含有若干器件，單元之間留有布線通道，通道寬度和位置固定，并預先完成接觸孔和連線以外的芯片加工步驟，形成母片標準單元設(shè)計方法（SC方法）：P168一種庫單元設(shè)計方法，定制設(shè)計方法 概念：從標準單元庫中調(diào)用事先經(jīng)過精心設(shè)計的邏輯單元，并排列成行，行間留有可調(diào)整的布線通道，再按功能要求將各內(nèi)部單元以及輸入/輸出單元連接起來，形成所需的專用電路可編程邏輯器件設(shè)計方法（PLD方法）：P178概念：用戶

32、通過生產(chǎn)商提供的通用器件自行進行現(xiàn)場編程和制造，或者通過對與或矩陣進行掩膜編程，得到所需的專用集成電路通用陣列邏輯(GAL)：P180現(xiàn)場可編程門陣列(FPGA)：P1801、系統(tǒng)描述及模擬（習題25）P195VHDL模擬環(huán)境的特點：屬性：獲得特性信息，建立時域模型，解決對一些必要信息提取較困難的問題預定義屬性：在動態(tài)模擬過程中，提供設(shè)計實體的某些靜態(tài)特性信息，也可以是動態(tài)特性信息自定義屬性：設(shè)計人員為某些實體指定的具有特殊含義的常量2、綜合概念：從設(shè)計的高層次向低層次轉(zhuǎn)換的過程，是一種自動設(shè)計的過程一種專家系統(tǒng)分類：系統(tǒng)級綜合、高級綜合、RTL級綜合：行為綜合（軟件：Synopsys，Amb

33、it）、邏輯綜合、物理綜合（邏輯圖或電路圖到版圖，嚴格說應(yīng)該是同級驅(qū)動3、邏輯模擬P201邏輯模擬的基本概念：將邏輯設(shè)計輸入到計算機，用軟件方法形成硬件的模型，給定輸入波形，利用模型算出各節(jié)點和輸出端的波形，判斷正確否主要作用：驗證邏輯功能和時序的正確性4、電路模擬P203電路模擬：根據(jù)電路的拓撲結(jié)構(gòu)和元件參數(shù)將電路問題轉(zhuǎn)換成適當?shù)臄?shù)學方程并求解，根據(jù)計算結(jié)果檢驗電路設(shè)計的正確性模擬對象：元件優(yōu)點：不需實際元件、可作各種模擬甚至破壞性模擬在集成電路設(shè)計中起的作用：版圖設(shè)計前的電路設(shè)計，保證電路正確(包括電路結(jié)構(gòu)和元件參數(shù))有單元庫支持：單元事先經(jīng)過電路模擬無單元庫支持的全定制設(shè)計：由底向上，首

34、先對單元門電路進行電路設(shè)計、電路模擬，依此進行版圖設(shè)計，直至整個電路后仿真：考慮了寄生參數(shù)，由電路模擬預測電路性能5、時序分析（P207）邏輯模擬的基本單元是門或功能塊，一定程度上反映競爭、冒險等現(xiàn)象，模擬速度比SPICE快三個量級，但精度不夠，各節(jié)點電流、電壓不知電路模擬的基本單元是晶體管、電阻、電容等元器件，可以較精確地獲得電路中各節(jié)點的電壓或電流，但對于較大的電路，很多的迭代求解需要很大的存儲空間和很長的計算時間時序分析介于兩者之間，可提供詳細的波形和時序關(guān)系，比SPICE快二個量級，精度低10%，但比帶延遲的邏輯模擬要高得多一般在功能仿真通過后，進行時序性能的分析6、版圖設(shè)計的CAD工

35、具P209按工作方式可以分為三類：自動設(shè)計、半自動設(shè)計和人工設(shè)計7、計算機輔助測試技術(shù)P2228、器件模擬和工藝模擬器件模擬：就是在給定器件結(jié)構(gòu)和摻雜分布的情況下，采用數(shù)值方法直接求解器件的基本方程，只能進行模擬分析，通過調(diào)試參數(shù)來實現(xiàn)性能要求。工藝模擬：在深入探討各工藝過程物理機制的基礎(chǔ)上，對各工藝過程建立數(shù)學模型，給出數(shù)學表達式，在已知某些工藝參數(shù)的情況下，對給定工藝過程進行數(shù)值求解，計算出經(jīng)過該工序后的雜質(zhì)濃度分布。結(jié)構(gòu)特性變化或期間中的應(yīng)變能力。VHDL語言的基本結(jié)構(gòu)、結(jié)構(gòu)描述（例子）電路描述（SPICE為例，輸入文件）器件模擬的輸入文件（MEDICI為例）工藝模擬的輸入文件（SUPE

36、REMIV為例）能夠讀懂1、薄膜晶體管TFT通常是指利用半導體薄膜材料制成的絕緣柵場效應(yīng)晶體管：非晶硅薄膜晶體管(a-Si TFT)、多晶硅薄膜晶體管(poly-Si TFT)、碳化硅薄膜晶體管(SiC TFT)TFT的應(yīng)用領(lǐng)域：大面積平板顯示有源矩陣液晶顯示(Active Matrix Liquid Crystal Display, 縮寫為AMLCD)；電可擦除只讀存儲器(ROM)；靜態(tài)隨機存儲器(SRAM)；線陣或面陣型圖像傳感器驅(qū)動電路；液晶顯示器液晶顯示器：驅(qū)動電壓和功耗低、體積小、重量輕、無X射線輻射等一系列優(yōu)點，為了降低串擾，提高掃描線數(shù)，在每個像素上配置一個開關(guān)器件，形成有源矩陣

37、液晶顯示，消除了像素間的交叉串擾2、光電器件（習題30）光電子器件：光子擔任主要角色的電子器件發(fā)光器件：將電能轉(zhuǎn)換為光能發(fā)光二極管(Light Emitting Diode，縮寫為LED)半導體激光器太陽能電池：將光能轉(zhuǎn)換為電能光電探測器：利用電子學方法檢測光信號的3、電荷耦合器件電荷耦合器件(Charge Coupled Device，簡稱CCD)：70年代初由美國貝爾實驗室研制成功的一種新型半導體器件CCD器件不同于其他器件的突出特點：以電荷作為信號，即信息用電荷量(稱為電荷包)代表，而其他器件則都是以電壓或電流作為信號的CCD器件的應(yīng)用：廣泛用于影像傳感、數(shù)字存儲和信息處理等三個領(lǐng)域，其

38、中最重要的應(yīng)用是作為固態(tài)攝像器件，其次是作為存儲器件4、原理以及應(yīng)用1、MEMS的基本概念從廣義上講，MEMS是指集微型傳感器、微型執(zhí)行器、信號處理和控制電路、接口電路、通信系統(tǒng)以及電源于一體的微型機電系統(tǒng)。MEMS技術(shù)是一種多學科交叉的前沿性領(lǐng)域，它幾乎涉及到自然及工程科學的所有領(lǐng)域，如電子、機械、光學、物理學、化學、生物醫(yī)學、材料科學、能源科學等2、MEMS的加工工藝（P295）1、大機械制造小機械，小機械制造微機械：日本為代表2、LIGA工藝：Lithograpie(光刻)、Galvanoformung(電鑄) Abformung(塑鑄)：德國為代表3、硅微機械加工工藝：體硅工藝和表面犧牲層工藝：美國為代表硅MEMS工藝：化學腐蝕、高深寬比深槽刻蝕、鍵合3、MEMS的器件慣性MEMS器件：加速度計（壓阻式加速度計、電容式加速度計、壓電式加速度計）、陀螺、壓力傳感器光學MEMS器件：微光開關(guān)、微光學平臺微執(zhí)行器：微噴、微馬達生物MEMS器件光學MEMS器件（Optical Transducers，MOEMS, Optical MEMS）分類：傳統(tǒng)的光傳感器、轉(zhuǎn)換器：光傳感、成像、發(fā)光器件（光電子）利用光進行傳感的器件：位置傳感器、光譜儀、DNA芯片利用微機械加工方法形成的器件：傳統(tǒng)器件的新生命、新型器件傳統(tǒng)的光傳感器：光傳感方式；成像系統(tǒng)(Image