微機(jī)原理第二章CPUdsh

1、 一、一、80486的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 內(nèi)部結(jié)構(gòu) （1）總線接口單元 （2）指令預(yù)取單元 （3）指令譯碼單元 （4）指令執(zhí)行單元 （5）段管理單元 （6）頁(yè)管理單元 （7）高速緩存單元 （8）浮點(diǎn)運(yùn)算單元 預(yù)取單元 32字節(jié) 代碼隊(duì)列 2*16字節(jié) ALU 浮點(diǎn)運(yùn)算單元 （ F P U ） 浮點(diǎn)運(yùn)算單元 （ F P U ）段管理單元 描述符 寄存器 雙界/屬性 PLA 控制 單元 控制 ROM 頁(yè)管理 單元 TLB （32項(xiàng)） 高速緩存器管理單元 8K字節(jié)高速緩存器 指令 譯碼器 地址驅(qū)動(dòng)器 寫(xiě)緩存器 4* 80 數(shù)據(jù)總線 收/發(fā)器 總線控制 請(qǐng)求序列 發(fā)生器成組總線控制 高速緩存器 控制奇

2、偶生成控制總線大小控制寄存器文件桶形移位器代碼流偏移量總線64位內(nèi)部數(shù)據(jù)總線32位數(shù)據(jù)總線線性地址總線PCD2DWT201283224 指令總線總線接口單元 1、 總線接口部件：管理地址、數(shù)據(jù)和控制總線，完成指 令預(yù)取、讀/寫(xiě)數(shù)據(jù)等總線操作。2、指令預(yù)取部件：含有32字節(jié)的指令預(yù)取隊(duì)列，可通過(guò)總線接口部件從M中讀取指令放入指令隊(duì)列。3、指令譯碼部件：從指令預(yù)取隊(duì)列中讀取指令并譯碼。4、指令執(zhí)行部件：由ALU、通用R、桶形移位R等組成，完成各種邏輯/算朮運(yùn)算。5、段管理部件： 對(duì)M進(jìn)行分段管理，將邏輯地址轉(zhuǎn)換為32位線性地址。6、頁(yè)管理部件： 對(duì)M進(jìn)行分頁(yè)管理，將線性地址變換為M的32位物理地址

3、。7、高速緩沖部件：可加速指令和數(shù)據(jù)的訪問(wèn)。8、浮點(diǎn)運(yùn)算部件：簡(jiǎn)稱(chēng)FPU，專(zhuān)門(mén)用于浮點(diǎn)運(yùn)算。 二 內(nèi)部寄存器 1基本寄存器 （1） 通用寄存器 （2） 指令指針寄存器 （3） 標(biāo)志寄存器 （4） 段寄存器 2系統(tǒng)級(jí)寄存器 （1） 控制寄存器 （2） 系統(tǒng)地址寄存器 3調(diào)試和測(cè)試寄存器 4浮點(diǎn)寄存器1 基本寄存器 31 16 15 8 7 0EAXAHALAXEBXBHBLBXECXCHCLCXEDXDHDLDXESIEDIEBPESP通 用 寄 存 器EAX/AX：累加器，用于乘法、除法和I/O操作。EBX/BX：基址R，用于基址尋址和查表轉(zhuǎn)換。ECX/CX：用于循環(huán)計(jì)數(shù)和串操作的計(jì)數(shù)。EDX

4、/DX：用于乘法、除法和間接I/O尋址。ESI/SI：變址R，用于變址尋址和串操作（源串偏移地址）。EDI/DI：變址R，用于變址尋址和串運(yùn)算（目標(biāo)串偏移地址 ）。ESP/SP：堆棧指針R，用于堆棧操作，作棧頂?shù)闹羔?。EBP/BP：基址R，用于基址尋址。（訪問(wèn)堆棧段 31 16 15 0 EFLAGS FLAGS 標(biāo)志寄存器EIP IP指令指針寄存器 段寄存器 15 0 63 0CSSSDSESFSGS 選擇器 描述符高速緩沖器31 19 18 17 16 15 14 1312 11 10 9 8 7 6 5 4 3 2 1 0AC VM RF NT IOPLOF DF IF TF SF ZF

5、 AF PF CF FLAGSEFLAGS CF：進(jìn)位標(biāo)志 IOPL：I/O特權(quán)級(jí)標(biāo)志 PF：奇偶標(biāo)志 NT：任務(wù)嵌套標(biāo)志 AF：輔助進(jìn)位標(biāo)志 RF：恢復(fù)標(biāo)志 ZF：零標(biāo)志 VM：虛擬8086模式標(biāo)志 SF：符號(hào)標(biāo)志 AC：對(duì)準(zhǔn)檢查標(biāo)志 OF：溢出標(biāo)志 TF：?jiǎn)尾綐?biāo)志 IF：中斷標(biāo)志 DF：方向標(biāo)志 2系統(tǒng)級(jí)寄存器 31 30 29 28 19 18 16 5 4 3 2 1 0CR0 PG CD NW保留AM WP 保留NE ET TS EM MP PECR1保留CR2 頁(yè) FAULT 線 性 地 址CR3頁(yè)目錄基址寄存器保留 PCD PWT控 制 寄 存 器 CR0：存放整個(gè)系統(tǒng)的控制標(biāo)志

6、 CR1：為其它產(chǎn)品保留，未用 CR2：保存頁(yè)故障32位線性地址 CR3：保存當(dāng)前任務(wù)的總目錄在內(nèi)存的基地址 32位基地址 16位界限 GDTR IDTR 16位選擇符 32位基地址 16位界限 16位其它屬性LDTR TRGDTR：全局描述符表寄存器，保存全局描述符表GDT的起始地址 和大小IDTR：中斷描述符表寄存器，保存中斷描述符表基地址和16位界限LDTR：局部描述符表寄存器，保存局部描述符表LDT的起始地址 和大小 TR： 任務(wù)寄存器，提供任務(wù)狀態(tài)段TSS在內(nèi)存中的位置3 調(diào)試和測(cè)試寄存器DR0線性斷點(diǎn)地址0TR3Cache測(cè)試控制DR1線性斷點(diǎn)地址0TR4 Cache測(cè)試數(shù)據(jù)DR2

7、線性斷點(diǎn)地址0TR5 Cache測(cè)試狀態(tài)DR3線性斷點(diǎn)地址0TR6TLB測(cè)試控制DR4 留用TR7TLB測(cè)試狀態(tài)DR5 留用 測(cè)試寄存器DR6 斷點(diǎn)狀態(tài)DR7 斷點(diǎn)狀態(tài) 調(diào)試寄存器80486提供8個(gè)32位的可編程寄存器DR0DR7支持調(diào)試功能，定義5個(gè)32位測(cè)試寄存器TR3TR7增強(qiáng)系統(tǒng)的可測(cè)性。 4 浮點(diǎn)寄存器：80486的FPU中包含13個(gè)浮點(diǎn)寄存器，其中R0R7共8個(gè)80位寄存器用作堆棧，16位的標(biāo)志寄存器用來(lái)記錄每個(gè)數(shù)據(jù)寄存器的內(nèi)容，16位控制寄存器完成浮點(diǎn)運(yùn)算中的精度控制、舍入控制等，16位狀態(tài)寄存器反映運(yùn)算中FPU的狀態(tài)，二個(gè)48位的指令和數(shù)據(jù)指針寄存器提供對(duì)程序異常處理的支持。三

8、、存儲(chǔ)器 存儲(chǔ)器用于存儲(chǔ)程序和數(shù)據(jù)。 存儲(chǔ)器存儲(chǔ)信息的基本單位是一個(gè)二進(jìn)制位，稱(chēng)為bit。 8位（bit）組成一個(gè)字節(jié)（byte），構(gòu)成一個(gè)存儲(chǔ)單元。 IBMPC的字長(zhǎng)16位，由二個(gè)字節(jié)組成；80486微機(jī)的 字長(zhǎng)32位，由四個(gè)字節(jié)組成。 存儲(chǔ)器的容量：存儲(chǔ)器含有存儲(chǔ)單元的數(shù)量。是衡量計(jì)算機(jī)性能的重要指標(biāo)。1 存儲(chǔ)器的組織 70 80486在實(shí)地址方式下能訪問(wèn)1M00000H字節(jié)的存儲(chǔ)空間，需要20位地址。00001H 每個(gè)存儲(chǔ)單元都有一個(gè)地址，用00002H34H20位二進(jìn)制數(shù)（5位16進(jìn)制數(shù)）表00003H12H 示，從00000HFFFFFH。 每個(gè)存儲(chǔ)單元存放一個(gè)字節(jié)的數(shù)據(jù)01234H

9、1EH例如：（00003H）= 12H01235H2FH 相鄰兩個(gè)存儲(chǔ)單元可構(gòu)成一個(gè)字， 在對(duì)準(zhǔn)字時(shí)，用偶地址表示。FFFFEH例如：（00002）= 1234HFFFFFH 2 存儲(chǔ)器的分段結(jié)構(gòu)8086/8088CPU將1M字節(jié)的 64K代碼存儲(chǔ)空間分為若干段，每個(gè)CS 0155H段的容量= 64K。SS 1CD3H 64K堆棧每個(gè)段都是獨(dú)立尋址的邏DS 2202H 64K數(shù)據(jù)輯單位，各邏輯段在存儲(chǔ)器ES B005H中可以鄰接、間隔、完全重 64K附加疊或部分重疊。任何時(shí)候，一個(gè)程序當(dāng)前只能訪問(wèn)4個(gè)段：代碼段、數(shù)據(jù)段、堆棧段和附加段。其起始地址由CS、DS、SS、ES四個(gè)段寄存器存放。 3邏

10、輯地址和物理地址 邏輯地址由段基址和偏移地址組成，它們都是16位無(wú)符號(hào)數(shù)， 8086CPU中，段基址來(lái)源于CS、DS、SS和ES，偏移地址來(lái)自 自SP、BP、SI、DI和IP。 物理地址是真正的存儲(chǔ)單元的地址，物理地址可由計(jì)算得到。15 0如左圖：將段基址左移4位加上偏移16位段基址 0000 地址形成物理地址。即 + 16位偏移地址 物理地址 = 段基址*16 + 偏移地址 20位物理地址 每個(gè)存儲(chǔ)單元只有一個(gè)物理地址，但它可由不同的段基址和 偏移地址組成。四、堆棧 堆棧是一個(gè)特定的存儲(chǔ)區(qū)，用于數(shù)據(jù)的暫存、斷點(diǎn)和現(xiàn)場(chǎng)的保護(hù)。 堆棧的數(shù)據(jù)結(jié)構(gòu)特點(diǎn)是：后進(jìn)先出。 可以用段定義語(yǔ)句在存儲(chǔ)器中定義一

11、個(gè)堆棧段，其容量最大為64K。堆棧段由SS給出段基址，SP給出偏移地址。堆棧指針SP總是指向當(dāng)前棧頂?shù)奈恢茫?dāng)堆棧置空時(shí)，SP指向的位置稱(chēng)為棧底。 堆棧的操作有兩個(gè)：進(jìn)棧操作和彈出操作。 （1）進(jìn)棧操作（PUSH）是將數(shù)據(jù)壓入堆棧，進(jìn)棧操作時(shí)，先將（SP） 2 SP，再將數(shù)據(jù)壓棧。 （2）彈出操作（POP）是將數(shù)據(jù)從堆棧的頂部彈出，彈出操作時(shí)，先將數(shù)據(jù)出棧，再將（SP）+ 2 SP。 堆棧以字為單位進(jìn)行操作。 第二節(jié) 80486CPU芯片的引腳信號(hào)D31-D0 A31-A2ADSBE0-BE3RDYM/IOINTRD/CRESETW/RNMILOCKAHOLDPLOCKEADSHOLDKENH

12、LDAFLUSHBOFFPWRBREQPCDBRDYEFRRBLASTIGNNEBS8-BS16A20MDP0-DP3CLKPCHK32位地址總線數(shù)據(jù)總線總線周期定義總線仲裁成組控制總線寬度控制奇偶校驗(yàn)總線控制中斷/復(fù)位高速緩存無(wú)效高速緩存控制頁(yè)面高速緩存控制數(shù)值錯(cuò)報(bào)告第20位地址屏蔽時(shí)鐘1 地址總線A32-A2，BE0-BE3構(gòu)成地址總線實(shí)模式下，A2-A19有效，尋址1MB；保護(hù)模式下，A2-A31有效，尋址4GB；I/O尋址時(shí)，使用A2-A15和BE信號(hào)，尋址64KB2 數(shù)據(jù)總線D31-D0組成32位雙向數(shù)據(jù)總線經(jīng)過(guò)數(shù)據(jù)總線可以傳送字節(jié)、字、雙字A0，A1和BS16、BS8共同產(chǎn)生BE0

13、-BE3字節(jié)允許輸出信號(hào)BS16和BS8：總線寬度控制信號(hào)，有效時(shí)，只使16位或8位數(shù)據(jù)總線有效。BE：字節(jié)允許輸出信號(hào) A2-A31 BE0 BE1 BE2 BE3 D0-D31存儲(chǔ)體2存儲(chǔ)體3存儲(chǔ)體4地址所存器數(shù)據(jù)收發(fā)驅(qū)動(dòng)器存儲(chǔ)體1A2-A31尋址到一個(gè)4字節(jié)的單元，BE0-BE3標(biāo)識(shí)當(dāng)前的操作涉及4個(gè)字節(jié)單元中的那些字節(jié)。BE對(duì)應(yīng)相應(yīng)的數(shù)據(jù)總線，只有BE信號(hào)有效，對(duì)應(yīng)的數(shù)據(jù)總線才傳送數(shù)據(jù)。字節(jié)允許 數(shù)據(jù)總線信號(hào)線BE0 D0-D7BE1 D8-D15BE2 D16-D24BE3 D25-D323 總線周期定義信號(hào) M/IO 存儲(chǔ)器/IO指示信號(hào)，輸出 D/C 數(shù)據(jù)/控制指示信號(hào)，輸出 W

14、/R 讀/寫(xiě)信號(hào)，輸出 LOCK 總線鎖定信號(hào)，輸出， 有效表明CPU需要獨(dú)占總線。 PLOCK：偽封鎖信號(hào)，輸出， 有效表明其他設(shè)備封鎖對(duì)總線 的訪問(wèn)M/IO D/C W/R 總線周期類(lèi)型0 0 0 中斷響應(yīng)0 0 1 停機(jī)0 1 0 I/O數(shù)據(jù)讀0 1 1 I/O數(shù)據(jù)寫(xiě)1 0 0 存儲(chǔ)器代碼讀1 0 1 保留1 1 0 存儲(chǔ)器數(shù)據(jù)讀1 1 1 存儲(chǔ)器數(shù)據(jù)寫(xiě)4、總線仲裁 HOLD 總線保持請(qǐng)求，輸入 HLDA 總線保持應(yīng)答，輸出 BOFF 總線占用，輸入，強(qiáng)制CPU釋放對(duì)總線的控制 BREQ 總線請(qǐng)求，輸出，表明CPU需要使用系統(tǒng)總線5、成組控制 BRDY 突發(fā)準(zhǔn)備就緒，輸入 BLAST 突

15、發(fā)結(jié)束，輸出6、總線控制 ADS 地址狀態(tài)有效信號(hào) RDY 非突發(fā)準(zhǔn)備就緒 握手信號(hào)7、奇偶校驗(yàn) DP3-DP0 數(shù)據(jù)的4個(gè)字節(jié)奇偶校驗(yàn)碼 PCHK 奇偶校驗(yàn)錯(cuò)8、中斷/復(fù)位 INTR 可屏蔽中斷請(qǐng)求 NMI 不可屏蔽中斷請(qǐng)求 RESET 復(fù)位9、 有關(guān)高速緩沖的信號(hào) KEN 高速緩沖允許 FLUSH 高速緩沖清洗 AHOLD和EADS 用于高速緩沖使無(wú)效周期 PWT和PCD 頁(yè)面高速緩沖控制其它信號(hào) FERR 浮點(diǎn)出錯(cuò) IGNNE 忽略數(shù)值錯(cuò)誤 A20M 第20位地址屏蔽錯(cuò) CLK 提供給CPU的時(shí)鐘信號(hào)，20M-100MHZ。第三節(jié) 微機(jī)系統(tǒng)中的總線結(jié)構(gòu)1、總線分類(lèi)片內(nèi)總線 CPU芯片內(nèi)部

16、傳送信息的連線。芯片總線 同一集成電路板上各芯片之間的連線。系統(tǒng)總線 各集成電路板之間的連線。外部總線 微機(jī)系統(tǒng)與其他設(shè)備間的連線。2、總線操作時(shí)鐘CLK周期：CLK信號(hào)的周期。50MHZ的頻率對(duì)應(yīng)周期20ns時(shí)鐘周期：微處理器內(nèi)部操作頻率，是微處理器執(zhí)行指令的最小時(shí)間單位，又稱(chēng)T狀態(tài) ，對(duì)應(yīng)于兩個(gè)CLK周期。總線周期：CPU對(duì)M或I/O端口完成一次讀/寫(xiě)操作所需時(shí)間。由2個(gè)或2個(gè)以上時(shí)鐘周期組成。指令周期：CPU執(zhí)行一條指令所需的時(shí)間。3、總線操作步驟總線操作：通過(guò)總線完成存儲(chǔ)器讀寫(xiě)、I/O讀寫(xiě)的一系列操作?？偩€請(qǐng)求和仲裁階段：當(dāng)有多個(gè)模塊提出總線請(qǐng)求時(shí)，必須由仲裁機(jī)構(gòu)仲裁，確定將總線的使用

17、權(quán)分配給哪個(gè)模塊。尋址階段：取得使用總線權(quán)的模塊經(jīng)總線發(fā)出本次要訪問(wèn)的M或I/O端口的地址和有關(guān)命令。傳送數(shù)據(jù)階段：主模塊（指取得總線控制權(quán)的模塊）與其它模塊之間進(jìn)行數(shù)據(jù)的傳送。結(jié)束階段：主從模塊將有關(guān)信息從總線上撤除，主模塊交出總線的控制權(quán)。4、80486的基本總線操作時(shí)序總線時(shí)序：與完成總線操作有關(guān)的地址線、數(shù)據(jù)線、控制線及時(shí)鐘信號(hào)相互之間的先后關(guān)系，一般用時(shí)序圖表示。例：?jiǎn)沃芷诳偩€傳送時(shí)序：CLKADSM/IOD/CBEW/RRDYBLAST數(shù)據(jù)PCHKT1時(shí)鐘T2時(shí)鐘三、80486微機(jī)的系統(tǒng)總線 為了簡(jiǎn)化硬件電路的設(shè)計(jì)，簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，常用一組線路，配置以適當(dāng)?shù)慕涌陔娐罚c存儲(chǔ)器和各外圍

18、設(shè)備聯(lián)結(jié)，這組共用的聯(lián)結(jié)線路，稱(chēng)為總線，這里指的是外部總線。 外部總線在使用中漸漸形成標(biāo)準(zhǔn)，稱(chēng)為總線標(biāo)準(zhǔn)。 先后出現(xiàn)的常用總線標(biāo)準(zhǔn)有：PC總線，ISA總線，EISA總線，VL總線和PCI總線。PC總線 以PC/XT機(jī)為主的總線，62根引線，工作頻率4.77MHZ20根地址線，尋址1M字節(jié)空間，8條數(shù)據(jù)線IRQ2-IRQ7共 6級(jí)中斷DREQ1-DREQ3共3個(gè)DMA通道ISA總線為PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn),也叫AT總線.是對(duì)XT總線（PC總線）的擴(kuò)展, 保留了原62引腳的插槽，以適應(yīng)兼容要求，同時(shí)增加了延伸的36引腳插槽。目前286、386、486微機(jī)大都采用了ISA標(biāo)準(zhǔn)總線。64K I/O地址空間（0000HFFFFH）24條地址線，16M存儲(chǔ)器地址空間（000000HFFFFFFH）16位數(shù)據(jù)線，8位或16位數(shù)據(jù)存儲(chǔ)15級(jí)硬中斷7級(jí)DMA通道工