EDA汽車尾燈控制器設(shè)計(jì)

1、課程名稱：EDA課程設(shè)計(jì)設(shè)計(jì)題目： 汽車尾燈控制器的設(shè)計(jì) 院 系： 電氣工程系 專 業(yè)： 電子信息工程 年 級： 2007級 姓 名： 梁 曉 指導(dǎo)教師： 許金福 學(xué) 號： 西南交通大學(xué)峨眉校區(qū) 2010 年 10 月 日課 程 設(shè) 計(jì) 任 務(wù) 書專 業(yè) 電子信息工程 姓 名 梁曉 學(xué) 號 開題日期：2010 年 10 月 日 完成日期： 2010年 11月 日題 目 汽車尾燈控制器設(shè)計(jì) 一、設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是通過實(shí)踐深入理解狀態(tài)機(jī)原理，了解EDA技術(shù)并掌握VHDL硬件描述語言的設(shè)計(jì)方法和思想。通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計(jì)知識理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識和基本單元電路

2、的綜合設(shè)計(jì)應(yīng)用。通過對實(shí)用汽車尾燈控制器的設(shè)計(jì)，鞏固和綜合運(yùn)用所學(xué)知識，提高分析、解決EDA技術(shù)實(shí)際問題的獨(dú)立工作能力。 二、設(shè)計(jì)的內(nèi)容及要求1、設(shè)計(jì)內(nèi)容設(shè)計(jì)一個汽車尾燈控制器，利用EDA軟件（MAX+plusII）進(jìn)行編譯及仿真，設(shè)計(jì)輸入可采用VHDL硬件描述語言輸入法和原理圖輸入法，通過仿真查看設(shè)計(jì)的可行性，因條件有限，只能進(jìn)行簡單的仿真實(shí)驗(yàn)。 2、設(shè)計(jì)要求（1）汽車尾部左右兩側(cè)各有多盞指示燈。（2）汽車正常行駛時指示燈都不亮。（3）汽車右轉(zhuǎn)彎時，右側(cè)的一盞指示燈亮。（4）汽車左轉(zhuǎn)彎時，左側(cè)的一盞指示燈亮。（5）汽車剎車時，左右兩側(cè)的一盞指示燈同時亮。（6）汽車在夜間行駛時，左右兩側(cè)有指示

3、燈同時一直亮，供照明使用。三、指導(dǎo)教師評語 四、成 績 指導(dǎo)教師 (簽章) 年 月 日 汽車尾燈控制器設(shè)計(jì)1引言隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展，EDA技術(shù)應(yīng)運(yùn)而生，它是一種高級、快速、有效的電子設(shè)計(jì)自動化技術(shù)。EDA將大量的電路功能集成到一個芯片中，并且可以由用戶自行設(shè)計(jì)邏輯功能，提高了系統(tǒng)的集成度和可靠性。運(yùn)用EDA技術(shù)可以方便、快捷設(shè)計(jì)電路系統(tǒng)。 本文基于EDA系統(tǒng)，在MAX+plusII軟件平臺上，完成了汽車尾燈電路的設(shè)計(jì)。采用VHDL硬件描述語言描述汽車尾燈電路，完成對電路的功能仿真。在設(shè)計(jì)過程中，重點(diǎn)探討了汽車尾燈電路的設(shè)計(jì)思路和功能模塊劃分，通過分析仿真波形表明設(shè)計(jì)的汽車尾燈電

4、路完成了預(yù)期的功能。2汽車尾燈控制器的設(shè)計(jì)過程2.1設(shè)計(jì)內(nèi)容設(shè)計(jì)一個汽車尾燈控制器，利用EDA軟件（MAX+plusII）進(jìn)行編譯及仿真，設(shè)計(jì)輸入可采用VHDL硬件描述語言輸入法和原理圖輸入法，通過仿真查看設(shè)計(jì)的可行性，因條件有限，只能進(jìn)行簡單的仿真實(shí)驗(yàn)。 2.2設(shè)計(jì)要求（1）汽車尾部左右兩側(cè)各有多盞指示燈。（2）汽車正常行駛時指示燈都不亮。（3）汽車右轉(zhuǎn)彎時，右側(cè)的一盞指示燈亮。（4）汽車左轉(zhuǎn)彎時，左側(cè)的一盞指示燈亮。（5）汽車剎車時，左右兩側(cè)的一盞指示燈同時亮。（6）汽車在夜間行駛時，左右兩側(cè)有指示燈同時一直亮，供照明使用2.3汽車尾燈控制器的工作原理 汽車尾燈控制器就是一個狀態(tài)機(jī)的實(shí)例。

5、當(dāng)汽車正常行駛時所有指示燈都不亮；當(dāng)汽車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈ldright亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時，汽車左側(cè)的指示燈ldleft亮；當(dāng)汽車剎車時，汽車右側(cè)的指示燈ldbrake1和汽車左側(cè)的指示燈ldbrake2同時亮；當(dāng)汽車在夜間行駛時，汽車右側(cè)的指示燈ldnight1和汽車左側(cè)的指示燈ldnight2同時一直亮；當(dāng)于大霧天行駛時右側(cè)指示燈ldfoggy1和左側(cè)指示燈ldfoggy2同時亮。通過設(shè)置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號clk，汽車左轉(zhuǎn)彎控制信號left，汽車右轉(zhuǎn)彎控制信號right，剎車信號brake，夜間行駛信號night，霧燈信號foggy和系統(tǒng)的輸出信號：汽車左側(cè)4盞指示

6、燈ldleft，dbrake1，dnight1，dfoggy1和汽車右側(cè)4盞指示燈ldright，ldbrake2，ldnight2，ldfoggy2實(shí)現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計(jì)原理如圖所示：汽車行駛信號主控模塊左燈控制模塊右燈控制模塊顯示時鐘系統(tǒng)設(shè)計(jì)整體框圖 2.4方案選擇與論證根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，頂層設(shè)計(jì)采用原理圖設(shè)計(jì)方案，它是由時鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。2.5系統(tǒng)設(shè)計(jì)詳述系統(tǒng)的輸入信號包括：系統(tǒng)時鐘信號CLK，汽車左轉(zhuǎn)彎控制信號LEFT，汽車右轉(zhuǎn)彎控制信號RIGHT，剎車信號BRAKE，夜間行駛信號NIGH

7、T。系統(tǒng)的輸入信號包括：汽車左側(cè)4 盞指示燈LLED1，LLED2，LLED3，LLED4和汽車右側(cè)4 盞指示燈RLED1，RLED2，RLED3，RLED4。當(dāng)汽車正常行駛時所有的指示燈都不亮，當(dāng)汽車向左轉(zhuǎn)時，汽車左邊的指示燈LLED1亮，當(dāng)汽車向右轉(zhuǎn)時，汽車右邊的指示燈RLED1亮，當(dāng)汽車剎車時，左右的LLED2、RLED2亮，當(dāng)汽車夜間行駛時，汽車左右的LLED3、LLED4、RLED3 、RLED4一直亮。2.6各組成模塊原理及程序2.6.1汽車尾燈主控模塊數(shù)據(jù)入口：RIGHT：右轉(zhuǎn)信號；LEFT：左轉(zhuǎn)信號；BRAKE：剎車信號；NIGHT：夜間行駛信號；數(shù)據(jù)出口：LP：左側(cè)燈控制信號

8、；RP：右側(cè)燈控制信號；LR：錯誤控制信號；BRAKE_LED：剎車控制信號；NIGHT_LED：夜間行駛控制信號；VHDL程序（CTRL.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED=NIGHT; BRAKE_LEDLP=0;R

9、P=0;LRLP=0;RP=1;LRLP=1;RP=0;LRLP=0;RP=0;LR=1; -當(dāng)汽車剎車時，左右燈都亮 END CASE; END PROCESS;END ARCHITECTURE ART;功能：該段程序用于對汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號時，輸出左側(cè)燈控制信號；當(dāng)輸入為右轉(zhuǎn)信號時，輸出右側(cè)燈控制信號；當(dāng)同時輸入LEFT和RIGHT信號時，輸出錯誤控制信號。當(dāng)輸入為剎車信號時，輸出剎車控制信號；當(dāng)輸入為夜間行駛信號時，輸出為夜間行駛控制信號。2.6.2左邊燈控制模塊 數(shù)據(jù)入口： CLK：時鐘控制信號；LP：左側(cè)燈控制信號；LR：錯誤控制信號；BRAKE：剎車控制信號；N

10、IGHT：夜間行駛控制信號；數(shù)據(jù)入口：LEDL：左側(cè)LD1燈控制信號；LEDB：左側(cè)LD2燈控制信號；LEDN：左側(cè)LD3燈控制信號；VHDL程序（LC.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDL,LEDB,LEDN: OUT STD_LOGIC);END ENTITY LC;ARCHITECTURE ART OF LC IS BEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CLK,LP,LR)BEGI

11、N IF CLKEVENT AND CLK=1 THEN -時鐘上升沿有效 IF(LR=0) THEN -沒有剎車信號時 IF(LP=0)THEN -沒有左拐信號時LEDL=0; -左信號燈不亮ELSE -相反情況LEDL=1; END IF; ELSE LEDL=0; END IF; END IF; END PROCESS;END ARCHITECTURE ART;功能：本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和左側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，左側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯誤控制信號出現(xiàn)時，LD1燈不亮。2.6.3右邊燈控制模塊數(shù)據(jù)入口： CLK：時鐘控

12、制信號；RP：右側(cè)燈控制信號；LR：錯誤控制信號；BRAKE：剎車控制信號；NIGHT：夜間行駛控制信號；數(shù)據(jù)出口：LEDR：右側(cè)RD1燈控制信號；LEDB：右側(cè)RD2燈控制信號；LEDN：右側(cè)RD3燈控制信號；VHDL程序（RC.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RC IS PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY RC;ARCHITECTURE ART OF RC IS BEGIN LEDB=BR

13、AKE; LEDN=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLKEVENT AND CLK=1 THEN -檢測時鐘上升沿 IF(LR=0) THEN IF(RP=0) THEN LEDR=0; ELSE LEDR=1; END IF; ELSE LEDR=0; END IF; END IF; END PROCESS;END ARCHITECTURE ART;功能： 本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和右側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯誤控制信號出現(xiàn)時，RD1燈不亮。2.6.4時鐘分頻模塊V

14、HDL程序（SZ.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SZ IS PORT(CLK: IN STD_LOGIC; -時鐘輸入 CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); -定義八位標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類型 BEGIN PROCESS(CLK) BEGIN IF CLKEVENT AND CLK=1 THEN

15、-檢測時鐘上升沿 COUNT=COUNT+1; END IF; END PROCESS; CP=COUNT(3); -輸出第五位END ARCHITECTURE ART;功能： 這塊的功能是對左右兩邊的LLED1、RLED1的閃爍時間間隔，以CLK為輸入信號， CP為輸出信號，在程序中定義一個八位節(jié)點(diǎn)信號COUNT來放計(jì)數(shù)值，當(dāng)CLK的上升沿到來時就開始計(jì)數(shù)，最后將COUNT(3)給CP，實(shí)現(xiàn)對CLK的八分頻。 再將CP的電平信號分別和LEDL、LEDR電平與，最后用輸出的電平來控制汽車左右的LLED1、RLED1，實(shí)現(xiàn)左右轉(zhuǎn)的指示功能。 2.6.5原理圖頂層文件VHDL程序（tp.VHD）L

16、ibrary ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;Entity tp is Port(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;Ld1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tp is Component sz isPort(clk:in std_logic

17、;Cp:out std_logic); End component; Component ctrl isPort(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic); End component; Component lc isPort(clk,lp,lr,brake,night:in std_logic;Ledl,ledb,ledn:out std_logic); End component; Component rc isPort(clk,rp,lr,brake,night:in s

18、td_logic;Ledr,ledb,ledn:out std_logic); End component;Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0

19、,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1=err0 and bm;Ld2=err1;Ld3=err2;Rd1=err3 and bm;Rd2=err4;Rd3=err5;End;2.6.6整體仿真波形圖分析整體仿真圖：輸入剎車信號一直為高電平，輸出LD2燈和RD2燈也為長亮；左轉(zhuǎn)信號為高電平時，LD1燈閃爍，右轉(zhuǎn)信號為高電平時，RD1燈閃爍；當(dāng)左轉(zhuǎn)信號和右轉(zhuǎn)信號同時為高電平時，LD1燈和RD1燈都不亮；夜間行駛信號為高電平時，LD3燈和RD3燈同時亮。波形仿真結(jié)果滿足預(yù)期的功能。3心得體會 通過本次課程設(shè)計(jì)，我們對EDA技術(shù)有了更深的了解，初步學(xué)會了采用自頂向下的系統(tǒng)設(shè)計(jì)方法設(shè)計(jì)系統(tǒng)，并熟練掌握了利用VHDL語言進(jìn)行簡單的電路模塊設(shè)計(jì)。此外，我們還進(jìn)一步熟悉了MAX+PLUSII這款軟件的使用，深刻體會到了用軟件實(shí)現(xiàn)硬件設(shè)計(jì)的便捷與優(yōu)越。本次課程設(shè)計(jì)不僅培養(yǎng)了我們實(shí)際操作能力，也培養(yǎng)了我們靈活運(yùn)用課本知識，理論聯(lián)系實(shí)際，分析問題和解決問題的能力。它不僅僅是一個學(xué)習(xí)新知識新方法的好機(jī)會，同時也是