第4章IC工藝之離子注入

1、第四章：離子注入技術第四章：離子注入技術問題的提出：問題的提出： 短溝道的形成？短溝道的形成？ GaAs等化合物半導體？（低溫摻雜）等化合物半導體？（低溫摻雜） 低表面濃度？低表面濃度？ 淺結？淺結？ 縱向均勻分布或可控分布？縱向均勻分布或可控分布？ 大面積均勻摻雜？大面積均勻摻雜？ 高純或多離子摻雜？高純或多離子摻雜？要求掌握：要求掌握： 基本工藝流程（原理和工藝控制參數(shù)）基本工藝流程（原理和工藝控制參數(shù)） 選擇性摻雜的掩蔽膜（選擇性摻雜的掩蔽膜（Mask） 質(zhì)量控制和檢測質(zhì)量控制和檢測 后退火工藝的目的與方法后退火工藝的目的與方法 溝道效應溝道效應 在器件工藝中的各種主要應用在器件工藝中的

2、各種主要應用 離子注入技術的優(yōu)缺點離子注入技術的優(yōu)缺點 劑量和射程在注入工藝中的重要性劑量和射程在注入工藝中的重要性 離子注入系統(tǒng)的主要子系統(tǒng)離子注入系統(tǒng)的主要子系統(tǒng)CMOS Structure with Doped Regionsn-channel Transistorp-channel TransistorLI oxidep epitaxial layerp+ silicon substrateSTISTISTIn+p+p-welln-wellp+pp+pp+n+nn+nn+ABCEFDGHKLIJMNOn+nn+p+pp+Ion Implant in Process FlowImplan

3、tDiffusionTest/SortEtchPolishPhotoCompleted waferUnpatterned waferWafer startThin FilmsWafer fabrication (front-end) Hard mask (oxide or nitride)Anneal after implantPhotoresist mask4.1. 離子注入原理離子注入原理4.1.1. 物理原理(P.90-98)通過改變高能離子的能量，控制注入離子在靶材料中的位置。a)Low dopant concentration (n, p) and shallow junction

4、(xj)MaskMaskSilicon substratexjLow energyLow doseFast scan speedBeam scanDopant ionsIon implanterb)High dopant concentration (n+, p+) and deep junction (xj)Beam scanHigh energyHigh doseSlow scan speedMaskMaskSilicon substratexjIon implanter 重離子在材料中與靶原子的碰撞是“彈性”庫侖散射)(40fEMMMMEtitiT） 級聯(lián)散射Energy Loss of

5、 an Implanted Dopant AtomSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiX-raysElectronic collisionAtomic collisionDisplaced Si atomEnergetic dopant ionSilicon crystal latticeFigure 17.9 能量損失：散射路徑R，靶材料密度，阻止本領SEenEEtotpenueltotESESdEESdEdxdEdEERdxdEdxdEdxdE000)()()()(） 能量損失 注入離子的分布N（x）（無電子散射）注入劑量注入劑量

6、 0（atom/cm-2），射程：），射程：Rp標準偏差RpScanning disk with wafersScanning directionFaraday cupSuppressor apertureCurrent integratorSampling slit in diskIon beam 對于無定型材料， 有：為高斯分布 97頁頁 圖圖4.8 2021exp2)(pppRRxRxNtitippMMMMRR32 平均射程pRPage 107 多能量、多劑量注入 4.1.2. 設備Analyzing MagnetGraphiteIon sourceAnalyzing magnetIon

7、 beamExtraction assemblyLighter ionsHeavy ionsNeutralsFigure 17.14 4.2. 溝道效應和盧瑟福背散射 6. 2. 1.溝道效應（page 101）溝道峰 溝道效應的消除(臨界角） 4. 2. 2.盧瑟福背散射RBS-C作用？。 4.3. 注入離子的激活與輻照損傷的消除P.1031121）注入離子未處于替位位置2）晶格原子被撞離格點Ea為原子的位移閾能atitiTEfEMMMME)(40）大劑量大劑量非晶化非晶化臨界劑量（臨界劑量（P。111）與什么因素有關？與什么因素有關？如何則量？如何則量？Annealing of Silic

8、on CrystalRepaired Si lattice structure and activated dopant-silicon bondsb) Si lattice after annealinga) Damaged Si lattice during implantIon BeamFigure 17.27 熱退 P107 等時退火Isochronal Annealing等溫退火Isothermal Annealing/exp()(0tNTtN 、)/exp(kTEAe1）激活率(成活率)（%）Si：P、B100%，As 50%2）臨界通量C(cm-2) F4.16與注入離子種類、大

9、小，能量有關與注入離子種類、大小，能量有關與注入時的襯底溫度有關與注入時的襯底溫度有關3）退火后的雜質(zhì)再分布（P。111）4）退火方式：“慢退火”，快速熱退火 分步退火5）退火完成的指標：電阻率、遷移率、少退火完成的指標：電阻率、遷移率、少子壽命子壽命 4.4.離子注入工藝中的一些問題1。離子源：汽化高壓電離 多價問題 分子態(tài)原子態(tài)問題 （產(chǎn)額問題） 2。選擇性摻雜的掩膜SiO2、Si3N4、光刻膠、各種金屬膜 P離子注入SiSiO2Si3N4E(keV)Rp(m)Rp(m)Rp(m)Rp(m)Rp(m)Rp(m)100.0140.0070.0110.0050.0080.004200.0250

10、.0120.0200.0080.0150.006500.0610.0250.0490.0190.0380.0141000.1240.0460.1000.0330.0770.026有掩膜時的注入雜質(zhì)分布？Controlling Dopant Concentration and Deptha)Low dopant concentration (n, p) and shallow junction (xj)MaskMaskSilicon substratexjLow energyLow doseFast scan speedBeam scanDopant ionsIon implanterb)Hig

11、h dopant concentration (n+, p+) and deep junction (xj)Beam scanHigh energyHigh doseSlow scan speedMaskMaskSilicon substratexjIon implanterFigure 17.5 3。遮擋(注入陰影效應Implant Shadowing)（P119） 4. 硅片充電Resista) Mechanical scanning with no tiltIon beamb) Electrostatic scanning with normal tiltResistIon beamEl

12、ectron Shower for Wafer Charging ControlAdapted from Eaton NV10 ion implanter, circa 1983+Ion beam-Biased apertureElectron gunSecondary electron targetSecondary electrons+Ion - electronrecombinationWaferFigure 17.23 一次電子一次電子(幾百幾百eV)二次電子二次電子(20eV)不能有高能電子不能有高能電子!Plasma Flood to Control Wafer Charging-

13、BiasedapertureIon beamNeutralized atomsWafer scan directionCurrent (dose) monitorPlasma electron flood chamberArgon gas inletElectron emissionChamber wall+SNSN+ArArAr高能高能離子注入設計離子注入設計掩蔽膜的形成掩蔽膜的形成離子注入離子注入退退 火火測測 試試Trim分布、掩蔽膜設計、離子源分布、掩蔽膜設計、離子源氧化膜、氧化膜、Si3N4膜、光刻和光刻膠膜、光刻和光刻膠襯底溫度、能量、注量襯底溫度、能量、注量溫度、時間（多步快速熱

14、退火）溫度、時間（多步快速熱退火）激活率、殘留缺陷、注入層壽命、激活率、殘留缺陷、注入層壽命、注入離子再分布（方塊電阻、結注入離子再分布（方塊電阻、結深）、深）、I-V和和C-V特性特性離子注入工藝流程離子注入工藝流程 4.5.離子注入工藝的應用1。摻雜（P。115）2。淺結形成（Shallow Junction Formation, p116)3。埋層介質(zhì)膜的形成(page 116)如：注氧隔離工藝（SIMOX）（Separation by Implanted Oxygen)4。吸雜工藝如：等離子體注入（PIII）吸雜工藝（Plasma Immersion Ion Implantation）

15、5。Smart Cut for SOI6。聚焦離子束技術7。其它（如：離子束表面處理）Buried Implanted Layern-wellp-wellp Epi layerp+ Silicon substratep+ Buried layerRetrograde wells埋層注入，替代埋層擴散和外延埋層注入，替代埋層擴散和外延控制閂鎖效應控制閂鎖效應Retrograde Welln-wellp-wellp+ Buried layerp+ Silicon substraten-type dopantp-type dopantp+n+倒置井：閂鎖效應和穿通能力Punchthrough Sto

16、pn-wellp-wellp+ Buried layerp+ Silicon substraten-type dopantp-type dopantp+p+n+n+穿通阻擋Implant for Threshold Voltage Adjustmentn-wellp-wellp+ Buried layerp+ Silicon substraten-type dopantp-type dopantp+p+pn+n+n閾值電壓調(diào)整Source-Drain Formations+ + + + + + +- - - - - - - - -+ + + + + + + + + + + + + - - -

17、- - - - - - - - - - - n-wellp-wellp+ Buried layerp+ Silicon substratep+ S/D implantn+ S/D implantSpacer oxideDrainSourceDrainSourceb) p+ and n+ Source/drain implants(performed in two separate operations)+ + + + + + +- - - - - - - - -n-wellp-wellp+ Buried layerp+ Silicon substratep-channel transistor

18、p LDD implantn-channel transistorn LDD implantDrain SourceDrain SourcePoly gatea) p and n lightly-doped drain implants(performed in two separate operations)Dopant Implant on Vertical Sidewalls of Trench Capacitorn+ dopantn+p+Tilted implantTrench for forming capacitor溝槽電容器（取代溝槽電容器（取代DRAM的平面存儲電容）的側壁摻雜

19、的平面存儲電容）的側壁摻雜Ultra-Shallow Junctions180 nm20 gate oxide54 nm arsenic implanted layerPoly gateP118CMOS Transistors with and without SIMOX Buried Oxide Layera) Common CMOS wafer constructionn-wellp-wellEpi layerSilicon substrateb) CMOS wafer with SIMOX buried layern-wellp-wellImplanted silicon dioxideSilicon substrateSilicon substrateDose Versus Energy MapProximity getteringPresent applicationsEv