組成原理總復(fù)習(xí)(附選擇填空答案)課件

1、第一章1、通常劃分計(jì)算機(jī)發(fā)展時(shí)代是以（ A ）為標(biāo)準(zhǔn)的。A、所用的電子器件B、運(yùn)算速度 C、 計(jì)算機(jī)結(jié)構(gòu) D、所有語言2、微型計(jì)算機(jī)的發(fā)展是以（B）技術(shù)為標(biāo)志。A、操作系統(tǒng)B、微處理器 C、 磁盤 D、軟件3、目前，人們所說的個(gè)人計(jì)算機(jī)屬于（D）。A、巨型機(jī)B、中型機(jī) C、 小型機(jī) D、微型機(jī)4、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（ D ）。A、運(yùn)算器、存儲(chǔ)器、控制器 B、外部設(shè)備和主機(jī)C、 主機(jī)和實(shí)用程序 D、配套的硬件設(shè)備和軟件系統(tǒng)5、計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)系統(tǒng)是指（ D ）。A、RAM存儲(chǔ)器 B、ROM存儲(chǔ)器 C、主存 D、cache、主存和輔存6、馮諾伊曼機(jī)工作方式的基本特點(diǎn)是（ B ）。A、多指令流

2、單數(shù)據(jù)流 B、按地址訪問并順序執(zhí)行指令C、堆棧操作 D、存儲(chǔ)器按內(nèi)容選擇地址7、下列（ D ）屬于應(yīng)用軟件。A、操作系統(tǒng) B、編譯程序C、連接程序 D、文本處理8、計(jì)算機(jī)的算術(shù)邏輯單元和控制單元合稱為（ C ）。 A、ALU B、UPC、CPU D、CAD9、由0、1代碼組成的語言，稱為（ C ）。A、匯編語言 B、人工語言C、機(jī)器語言 D、高級語言10、32位的個(gè)人計(jì)算機(jī)，一個(gè)字節(jié)（byte）由 （ B ） 位（bit）組成。A、4 B、8C、16 D、3211、存儲(chǔ)單元是指（ B ）。A、存放一個(gè)字節(jié)的所有存儲(chǔ)元集合B、存放一個(gè)存儲(chǔ)字的所有存儲(chǔ)元集合C、存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元集合D、

3、存放一條指令的存儲(chǔ)元集合12、存儲(chǔ)字是指（ A ）。A、存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合 B、存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)C、存儲(chǔ)單元的個(gè)數(shù)D、機(jī)器指令的位數(shù)13、存儲(chǔ)字長是指（B）A、存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合 B、存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)C、存儲(chǔ)單元的個(gè)數(shù)D、機(jī)器指令的位數(shù)14、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)通常分為微程序機(jī)器層、機(jī)器語言層、操作系統(tǒng)層、匯編語言機(jī)器層和高級語言機(jī)器層。層次之間的依存關(guān)系為（ C ）A、上下層都無關(guān) B、上一層實(shí)現(xiàn)對下一層的功能擴(kuò)展，而下一層與上一層無關(guān)C、上一層實(shí)現(xiàn)對下一層的功能擴(kuò)展，而下一層是上一層的基礎(chǔ)D、上一層與下一層無關(guān)，而

4、下一層是上一層的基礎(chǔ)15、CPU組成中不包含（ B ） A、運(yùn)算器 B、存儲(chǔ)器 C、控制器 D、寄存器16、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是（ D ）A、MIPS B、CPI C、IPCS D、MFLOPS17、計(jì)算機(jī)中，數(shù)據(jù)處理中心是（ B ）A、主機(jī) B、運(yùn)算器 C、控制器 D、I/O系統(tǒng)18、以下說法錯(cuò)誤的是（ C ）A、計(jì)算機(jī)的機(jī)器字長是指數(shù)據(jù)存儲(chǔ)與運(yùn)算的基本單位 B、寄存器由觸發(fā)器構(gòu)成C、計(jì)算機(jī)中一個(gè)字的長度都是32位 D、磁盤可以永久性存放數(shù)據(jù)和程序19、指令是指（A）A、發(fā)給計(jì)算機(jī)的一個(gè)個(gè)操作命令 B、通常用于構(gòu)成主存的集成電路 C、計(jì)算機(jī)中一個(gè)部件 D、完成操作功能的硬件

5、20、（B）是程序運(yùn)行時(shí)的存儲(chǔ)位置，包括所需的數(shù)據(jù)。A、數(shù)據(jù)通路 B、主存 C、硬盤 D、操作系統(tǒng)21、指令流通常是（A）A、從主存流向控制器 B、從控制器流向主存 C、從控制器流向控制器 D、從主存流向主存22、數(shù)據(jù)流通常是（D）A、從主存流向控制器 B、從控制器流向主存 C、從控制器流向運(yùn)算器 D、在運(yùn)算器和主存之間流動(dòng)23、以下敘述中正確的是（CD）A、寄存器的設(shè)置對匯編語言程序員是透明的 B、實(shí)際應(yīng)用程序的測試結(jié)果能夠全面代表計(jì)算機(jī)的性能 C、系列機(jī)的基本特征是指令系統(tǒng)向后兼容 D、軟件和硬件在邏輯功能上是等價(jià)的24、當(dāng)前設(shè)計(jì)高性能計(jì)算機(jī)的重要技術(shù)途徑是（ D ）A、提高CPU主頻 B

6、、擴(kuò)大主存容量 C、硬盤 采用非馮諾依曼結(jié)構(gòu) D、采用并行處理技術(shù)25、若一臺計(jì)算機(jī)的機(jī)器字長為4字節(jié),則表明該機(jī)器( C )A、能處理的數(shù)值最大為4位十進(jìn)制數(shù) B、能處理的數(shù)值最多為4位二進(jìn)制數(shù)組成 C、在CPU中能夠作為一個(gè)整體處理32位的二進(jìn)制代碼 D、在CPU中運(yùn)算的結(jié)果最大為23226、下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（ D ）、提高CPU時(shí)鐘頻率 、優(yōu)化數(shù)據(jù)通路結(jié)構(gòu) 、對程序進(jìn)行編譯優(yōu)化A、僅和 B、僅和 C、僅和 D、和27、假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)間，其余為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗

7、費(fèi)的時(shí)間是（ D ）A、55秒 B、60秒 C、65秒 D、70秒28、某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們在基準(zhǔn)程序中所占比例及CPI如下表所示。則該機(jī)的MIPS數(shù)是（ C ）。指令類型所占比例CPIA50%2B20%3C10%4D20%5A、100 B、200 C、400 D、60029、馮諾伊曼計(jì)算機(jī)結(jié)構(gòu)的核心思想是（ D ）。A、二進(jìn)制運(yùn)算 B、有存儲(chǔ)信息的功能 C、運(yùn)算速度快 D、存儲(chǔ)程序控制30、電子計(jì)算機(jī)可分為數(shù)字計(jì)算機(jī)、模擬計(jì)算機(jī)和數(shù)?；旌嫌?jì)算機(jī)，它是按照（ C ）。A、計(jì)算機(jī)的用途分類 B、計(jì)算機(jī)的使用方式分類 C、信息的形式和處理方式分類 D、計(jì)算機(jī)的系統(tǒng)規(guī)模分

8、類31、目前我們所說的個(gè)人計(jì)算機(jī)屬于（ D ）。A、巨型機(jī) B、中型機(jī) C、小型機(jī) D、微型機(jī)32、微型計(jì)算機(jī)的發(fā)展以（ B ）技術(shù)為標(biāo)志。A、操作系統(tǒng) B、微處理器 C、磁盤 D、軟件33、下列說法中不正確的是（ C ）。A、任何可以由軟件實(shí)現(xiàn)的操作也可以由硬件來實(shí)現(xiàn) B、固件就功能而言類似于軟件，從形態(tài)來說又類似于硬件C、在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序級屬于硬件級，其他四級都是軟件級D、面向高級語言的機(jī)器是完全可以實(shí)現(xiàn)的34、迄今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（ C ）。A、節(jié)約元件 B、運(yùn)算速度快 C、物理器件性能所致 D、信息處理方便第二章必須掌握的概念知識點(diǎn)1、

9、數(shù)的定點(diǎn)表示法2、IEEE754浮點(diǎn)表示法3、漢字的表示4、定點(diǎn)數(shù)補(bǔ)碼加減法及其硬件實(shí)現(xiàn)5、定點(diǎn)數(shù)加減法的溢出及其判斷方法6、定點(diǎn)數(shù)的乘除法及其硬件實(shí)現(xiàn)7、算術(shù)邏輯運(yùn)算單元（ALU）8、浮點(diǎn)數(shù)加減法運(yùn)算步驟一、填空題1、設(shè)X=69， n=8（含符號位），則X的原碼為（11），X的補(bǔ)碼為（10111011）。2、十進(jìn)制64.5所對應(yīng)的二進(jìn)制數(shù)表示為（1000 0000.1），8421BCD碼表示為（0110 0100.0101）。3、階碼8位（最左一位為符號位），用移碼表示，尾數(shù)為24位（最左一位為符號位），用規(guī)格化補(bǔ)碼表示，則它能表示的最大正數(shù)的階碼是（0111 1111），尾數(shù)為（0.111

10、【24位】）；絕對值最小的負(fù)數(shù)的階碼為（1000 0000），尾數(shù)為（1.0111【24位】）。（以上用二進(jìn)制書寫）注：【總共24位】4、0反表示為（1111 1111）。5、8位補(bǔ)碼定點(diǎn)整數(shù)所能表示的絕對值最大的負(fù)數(shù)的值為（-128）。6、補(bǔ)碼定點(diǎn)小數(shù)所能表示的絕對值最大負(fù)數(shù)的值是（-1） 。7、當(dāng)浮點(diǎn)數(shù)的尾數(shù)為補(bǔ)碼時(shí)，其為規(guī)格化數(shù)應(yīng)滿足的條件為（X+X1=1）。8、已知某個(gè)漢字的國標(biāo)碼是3547H，其機(jī)器內(nèi)碼為（B5C7H）。9、已知某數(shù)的補(bǔ)碼為11110101，算術(shù)左移1位后得（1110 1010），算術(shù)右移1位后得（11111010）。10、影響并行加法器速度的關(guān)鍵因素是（進(jìn)位信號的傳

11、遞速度）。二、選擇題1、9位原碼（含一位符號位）能表示的數(shù)據(jù)個(gè)數(shù)是（C）A、10 B、9 C、511 D、5122、零的原碼可以用以下哪個(gè)代碼表示（B）A、11111111 B、10000000 C、01111111 D、110000003、定點(diǎn)8位字長的機(jī)器數(shù)，采用補(bǔ)碼表示，所表示的整數(shù)范圍是（A）。A、128127 B、129128 C、127127 D、1281284、已知X補(bǔ)=1X1X2X3X4X5，若要X1/2，X1X2X3X4X5應(yīng)滿足（A）A、X1必須為1，X2X3X4X5至少有一個(gè)1 B、X1必須為1，X2X3X4X5任意C、X1必須為0，X2X3X4X5至少有一個(gè)1 D、X1

12、必須為0，X2X3X4X5任意5、在定點(diǎn)機(jī)中，下列說法錯(cuò)誤的是（A）。A、除補(bǔ)碼外，原碼和反碼不能表示1 B、+0的原碼不等于0的原碼C、+0的反碼不等于0的反碼D、對于相同的機(jī)器字長，補(bǔ)碼比原碼和反碼能多表示一個(gè)負(fù)數(shù)6、在規(guī)格化浮點(diǎn)數(shù)表示中，保持其他方面不變，將階碼部分的移碼表示改成補(bǔ)碼表示，將會(huì)使數(shù)的表示范圍（ C ）。A、增大 B、減少 C、不變 D、以上都不對7、在浮點(diǎn)數(shù)中，當(dāng)數(shù)據(jù)的絕對值太小，以至于小于所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的（ A ）。A、下溢 B、負(fù)下溢出 C、負(fù)溢 D、正下溢8、設(shè)浮點(diǎn)數(shù)階碼的基數(shù)是2，下列浮點(diǎn)數(shù)尾數(shù)（原碼表示）中規(guī)格化數(shù)是（ B ）。A、1.001110

13、0 B、0.1111000 C、1.0101010 D、0.011110119、已知大寫英文字母A的ASCII碼為41H，現(xiàn)字母F被放在某個(gè)存儲(chǔ)單元中，若采用偶校驗(yàn)（假設(shè)最高位作為校驗(yàn)位），則該存儲(chǔ)單元中存放的十六進(jìn)制數(shù)據(jù)是（ B ）。A、46H B、C6H C、47H D、C7H10、漢字“啊”的十進(jìn)制區(qū)位碼為1601，則它的十六進(jìn)制機(jī)器內(nèi)碼是（ C ）。A、1601H B、9081H C、B0A1H D、B081H11、某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為011110001001，其十進(jìn)制形式為（ A ）A、789 B、789H C、1929 D、11110001001B12、假定下列字

14、符碼中有奇偶檢驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用奇檢驗(yàn)的字符碼是（ D ）。A、11001010 B、11010111 C、11001100 D、1100101113、在串行進(jìn)位的加法器中，影響加法器運(yùn)算速度的關(guān)鍵因素是（ C ）。A、門電路的級延遲 B、元器件速度 C、進(jìn)位傳遞延遲 D、各位加法器速度的不同14、補(bǔ)碼的加減法是指（ C ）A、操作數(shù)用補(bǔ)碼表示，兩數(shù)相加減，符號位單獨(dú)處理，減法用加法代替B、操作數(shù)用補(bǔ)碼表示，符號位和數(shù)值位一起參加運(yùn)算，結(jié)果的符號與加減相同C、操作數(shù)用補(bǔ)碼表示，連同符號位直接相加減，減某數(shù)用加某負(fù)數(shù)的補(bǔ)碼代替，結(jié)果的符號在運(yùn)算中形成 D、操作數(shù)用補(bǔ)碼表示，由數(shù)符決定兩數(shù)

15、的操作，符號位單獨(dú)處理15、兩個(gè)補(bǔ)碼數(shù)相加，采用1位符號位，當(dāng)（ D ）時(shí)，表示結(jié)果溢出。A、符號位有進(jìn)位 B、符號位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為0C、符號位為1 D、符號位進(jìn)位和最高位進(jìn)位異或結(jié)果為116、在補(bǔ)碼的加減法中，用兩位符號位判斷溢出，兩位符號位為01是，表示（ B ）。A、結(jié)果為正數(shù)，無溢出 B、結(jié)果正溢出 C、結(jié)果負(fù)溢出 D、結(jié)果為負(fù)數(shù)，沒有溢出17、當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)進(jìn)行（ C ）。A、向左規(guī)格化 B、向右規(guī)格化 C、發(fā)出出錯(cuò)信息 D、舍入處理18、8位補(bǔ)碼10010011等值擴(kuò)展為16位后，其機(jī)器數(shù)為（ A ）。A、1111111110010011 B、0000000

16、010010011 C、1000000010010011 D、111111110110110119、對于二進(jìn)制數(shù)，若小數(shù)點(diǎn)左移1位，則數(shù)值（ C ），若小數(shù)點(diǎn)右移1位，則數(shù)值（ C ）。A、擴(kuò)大一倍，擴(kuò)大一倍 B、擴(kuò)大一倍，縮小一半 C、縮小一半，擴(kuò)大一倍 D、縮小一半，縮小一半20、原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（ A ）。A、不存在恢復(fù)余數(shù)的操作 B、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作 C、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作D、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作21、采用規(guī)格化的浮點(diǎn)數(shù)是為了（ D ）A、增加數(shù)據(jù)的表示范圍 B、方便浮點(diǎn)運(yùn)算 C、防止運(yùn)算時(shí)數(shù)據(jù)溢出 D

17、、增加數(shù)據(jù)的表示精度22、若浮點(diǎn)數(shù)用補(bǔ)碼表示，判斷運(yùn)算結(jié)果是否是規(guī)格化數(shù)的方法是（ D ）A、階符與數(shù)符相同 B、階符與數(shù)符相異C、數(shù)符與尾數(shù)最高有效數(shù)位相同 D、數(shù)符與尾數(shù)最高有效數(shù)位相異23、使用74LS181構(gòu)成一個(gè)16位的ALU，則需要（ B ）片A、2 B、4 C、8 D、1624、X補(bǔ)=X0X1X2X3Xn（n為整數(shù)），它的模是（ D ）A、2n-1 B、2n C、1 D、225、X補(bǔ)=X0，X1X2X3Xn（n為整數(shù)），它的模是（ A ）A、2n+1 B、2n C、1 D、226、假定一個(gè)十進(jìn)制數(shù)為66，按補(bǔ)碼形式存放在一個(gè)8位寄存器中，該寄存器的內(nèi)容用十六進(jìn)制表示為（ B ）。

18、A、C2H B、BEH C、BDH D、42H27、設(shè)機(jī)器數(shù)采用補(bǔ)碼表示（含1位符號位），若寄存器的內(nèi)容為9BH，則對應(yīng)十進(jìn)制數(shù)為（ C ）A、-27 B、-97 C、-101 D、15528、若寄存器內(nèi)容為10000000，若它等于0，則寄存器內(nèi)容為（D）碼；若它等于-0，則為（A）碼。A、原碼 B、補(bǔ)碼 C、反碼 D、移碼29、若寄存器內(nèi)容為11111111，若它等于+127，則寄存器內(nèi)容為（ D ）碼；若它等于-1，則為（ B ）碼。反碼是-0A、原碼 B、補(bǔ)碼 C、反碼 D、移碼30、若寄存器內(nèi)容為00000000，若它等于-128，則寄存器內(nèi)容為（D）碼；A、原碼 B、補(bǔ)碼 C、反碼

19、 D、移碼31、設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號位）。對應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)容為（ C ）。A、27H B、9BH C、E5HD、FFH32、對真值0表示形式唯一的機(jī)器數(shù)是（ B ）。A、原碼 B、補(bǔ)碼和移碼 C、反碼D、機(jī)器碼33、在整數(shù)定點(diǎn)機(jī)中，下述說法正確的是（ B ）。A、原碼和反碼不能表示-1，補(bǔ)碼可以表示-1B、三種機(jī)器均可表示-1C、三種機(jī)器均可表示-1且三種機(jī)器數(shù)的表示范圍相同34、兩補(bǔ)碼相加，采用一位符號位，則當(dāng)（ D ） 時(shí)，表示結(jié)果溢出A、最高位有進(jìn)位 B、最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為0C、最高位為1D、最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為135

20、、運(yùn)算器的主要功能是進(jìn)行（ C ）。A、算術(shù)運(yùn)算 B、邏輯運(yùn)算C、算術(shù)邏輯運(yùn)算 D、初等函數(shù)運(yùn)算36、芯片74181可完成（ D ）。A、16種算術(shù)運(yùn)算B、16種邏輯運(yùn)算C、8種算術(shù)運(yùn)算和8種邏輯運(yùn)算D、16種算術(shù)運(yùn)算和16種邏輯運(yùn)算37、在浮點(diǎn)數(shù)運(yùn)算中，下溢指的是（A）A、運(yùn)算結(jié)果的絕對值小于機(jī)器所能表示的最小絕對值B、運(yùn)算的結(jié)果小于機(jī)器所能表示的最小負(fù)數(shù)C、運(yùn)算的結(jié)果小于機(jī)器所能表示的最小正數(shù)D、運(yùn)算結(jié)果的最低有效位產(chǎn)生的錯(cuò)誤38、在浮點(diǎn)數(shù)中，當(dāng)絕對值太大，以至于超過機(jī)器所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的（ B ）A、正上溢 B、上溢 C、正溢 D、正下溢39、以下（ D ） 表示法主要用來表

21、示浮點(diǎn)數(shù)中的階碼A、原碼 B、補(bǔ)碼 C、反碼 D、移碼40、在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其原因是（ D ）A、主存容量不夠 B、操作數(shù)過大 C、操作數(shù)地址過大 D、運(yùn)算結(jié)果無法表示41、4片74181ALU和1片74182CLA相配合，具有（ D ）傳遞功能。A、串行進(jìn)位 B、組內(nèi)并行進(jìn)位，組間串行進(jìn)位 C、組內(nèi)串行進(jìn)位，組件并行進(jìn)位 D、組內(nèi)、組間均為并行進(jìn)位42、浮點(diǎn)數(shù)加減中的對階是指（A ）A、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同B、將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同43、假定兩種浮點(diǎn)數(shù)

22、表示格式的位數(shù)都是32位，但格式1的階碼長、尾數(shù)短，格式2的階碼短、尾數(shù)長，其他所有規(guī)定都相同。則它們可表示的數(shù)的精度和范圍為（C）A、兩者可表示的數(shù)的范圍和精度都相同B、格式1可表示的數(shù)的范圍小、但精度高C、格式2可表示的數(shù)的范圍小、但精度高B、格式1可表示的數(shù)的范圍大、且精度高44、在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是（ C ）A、運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或錯(cuò)位B、參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍C、運(yùn)算的結(jié)果的操作數(shù)超出了近期的表示范圍D、寄存器的位數(shù)太少，不得不舍棄最低有效位45、使用74LS181來構(gòu)成一個(gè)16位的ALU，則需要使用（ B ）片A、2 B、4 C、8 D、1646、下

23、列數(shù)中最大的數(shù)為（ D ）A、（10010101）2 B、（227）8 C、（101001）BCD D、（233）16 47、運(yùn)算器雖有許多部件組成，但核心部分是（ B ）A、數(shù)據(jù)總線 B、算術(shù)邏輯運(yùn)算單元 C、多路開關(guān) D、通用寄存器48、加法器采用先行進(jìn)位的目的是（ C ）。A、優(yōu)化加法器的結(jié)構(gòu) B、節(jié)省器材 C、加速傳遞進(jìn)位信號 D、增強(qiáng)加法器結(jié)構(gòu)49、在浮點(diǎn)機(jī)中，（ D ）是隱藏的。A、階碼 B、數(shù)符 C、尾數(shù) D、基數(shù)50、關(guān)于浮點(diǎn)數(shù)在IEEE754標(biāo)準(zhǔn)中的規(guī)定，下列說法中錯(cuò)誤的是（ C ）浮點(diǎn)數(shù)可以表示正無窮大和負(fù)無窮大兩個(gè)值如果需要，也允許使用非格式化的浮點(diǎn)數(shù)對任何形式的浮點(diǎn)數(shù)都

24、要求使用隱藏位技術(shù)對32為浮點(diǎn)數(shù)的階碼采用了偏移值為127的移碼表示，尾數(shù)用原碼表示A、， B、， C、只有 D、，51、float型數(shù)據(jù)通常用IEEE754標(biāo)準(zhǔn)中的單精度浮點(diǎn)格式表示。如果編譯器將float型變量X分配在一個(gè)32為浮點(diǎn)寄存器FR1中，且X=-8.25，則FR1的內(nèi)容是（ A ）A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H52、float類型（IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是（ D ）A、2126-2103 B、2127-2104 C、2127-2103 D、2128-210453、組成一個(gè)運(yùn)算器需要

25、多個(gè)部件，但下列所列（ D ）不是組成運(yùn)算器的部件。A、通用寄存器組 B、數(shù)據(jù)總線 C、ALU D、地址寄存器54、串行運(yùn)算器結(jié)構(gòu)簡單，其運(yùn)算規(guī)律是（ C ）A、由低位到高位先行進(jìn)行進(jìn)位運(yùn)算 B、由低位到高位先行進(jìn)行借位運(yùn)算 C、由低位到高位逐位運(yùn)算 D、由高位到低位逐位運(yùn)算55、ALU屬于（ C ）A、時(shí)序電路 B、控制器 C、組合邏輯電路 D、寄存器第三章一、填空題1、在多級存儲(chǔ)體系中，Cache的主要功能是 提高存儲(chǔ)速度，虛擬存儲(chǔ)器的主要功能是 擴(kuò)大主存容量 。2、SRAM靠觸發(fā)器存儲(chǔ)信息，DRAM靠柵極電容存儲(chǔ)信息。DRAM存儲(chǔ)器器需要定時(shí)刷新。3、動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的刷新一般有分散式、

26、集中式和異步式。4、一個(gè)512KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是 27 。5、若RAM芯片內(nèi)有1024個(gè)單元，用單譯碼方式，地址譯碼器有1024條輸出線；用雙譯碼方式，地址譯碼器有64條輸出線。6、高速緩沖存儲(chǔ)器中保存的信息是主存信息的最活躍的副本。二、選擇題1、存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來（ C ）A、存放數(shù)據(jù) B、存放程序 C、存放數(shù)據(jù)和程序 D、存放微程序2、和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是（ C ）A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低3、磁盤屬于（ D ）類型的存儲(chǔ)器A、隨機(jī)存取存儲(chǔ)器（RAM）

27、 B、只讀存儲(chǔ)器（ROM） C、順序存儲(chǔ)器（SAM） D、直接存取存儲(chǔ)器（DAM）4、某計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存在硬盤上，其內(nèi)存儲(chǔ)器應(yīng)該采用（ C ）A、RAM B、ROM C、RAM和ROM D、都不對5、計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ D ）A、RAM B、ROM C、主存儲(chǔ)器 D、cache、主存儲(chǔ)器和外存儲(chǔ)器6、以下器件中存取速度最快的是（ C ）A、cache B、主存 C、寄存器 D、磁盤7、下列幾種存儲(chǔ)器中，CPU可直接訪問的是（ A ）A、主存儲(chǔ)器 B、磁盤 C、磁帶 D、光盤8、下列敘述中，正確的是（ A）A、主存可由RAM和ROM組成 B、主存只能由RAM和ROM組成 C、主存

28、只能由ROM組成 D、都不對9、在存儲(chǔ)器分層體系結(jié)構(gòu)中，存儲(chǔ)器從速度最快到最慢的排列順序是（ D）A、寄存器主存cache輔存 B、寄存器主存輔存cacheC、寄存器cache輔存主存 D、寄存器cache主存輔存9、在存儲(chǔ)器分層體系結(jié)構(gòu)中，存儲(chǔ)器從容量最大到最小的排列順序是（C ）A、寄存器主存cache輔存 B、寄存器主存輔存cacheC、輔存主存cache寄存器 D、寄存器cache主存輔存10、以下（ A ）表示從主存M中讀出數(shù)據(jù)。A、M(MAR)MDR B、(MDR)M(MAR) C、M(MDR)MAR D、(MAR)M(MDR)11、以下（ B ）表示將數(shù)據(jù)寫入主存M中。A、M(M

29、AR)MDR B、(MDR)M(MAR) C、M(MDR)MAR D、(MAR)M(MDR)12、若存儲(chǔ)周期250ns，每次讀出16位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為（ C ）A、4106字節(jié)/秒 B、4M字節(jié)/秒 C、8106字節(jié)/秒 D、48M字節(jié)/秒13、存儲(chǔ)周期是指（ C ）A、存儲(chǔ)器的讀出時(shí)間 B、存儲(chǔ)器的寫入時(shí)間C、存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔D、存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔14、某單片機(jī)字長16位，它的存儲(chǔ)量64KB，若按字編址，那么它的尋址范圍是(B)A、64K B、32K C、64KB D、32KB15、某DRAM芯片，其存儲(chǔ)容量為512K X 16位，

30、該芯片的地址線盒數(shù)據(jù)線的數(shù)目是(D)A、8，512 B、512,8 C、18,8 D、19,816、交叉存儲(chǔ)器實(shí)質(zhì)上是一種 存儲(chǔ)器，它能 執(zhí)行 獨(dú)立的讀寫操作(A)A、模塊式，并行，多個(gè) B、模塊式，串行，多個(gè)B、整體式，并行，多個(gè) D、整體式，串行，多個(gè)17、主存儲(chǔ)器和CPU之間增加cache的目的是（ A ）。A、解決CPU和主存之間的速度匹配問題 B、擴(kuò)大主存儲(chǔ)器的容量C、擴(kuò)大CPU中通用寄存器的數(shù)量 D、既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量18、下列因素下，與chahe的命中率無關(guān)的是(A)A、主存的存取時(shí)間 B、塊的大小 C、cache的組織方式 D、cache的容量19、某存儲(chǔ)

31、器容量為32Kx16位，則（ C ）。A、地址線為16根，數(shù)據(jù)線為32根B、地址線為32根，數(shù)據(jù)線為16根C、地址線為15根，數(shù)據(jù)線為16根20、EPROM是指（ C ）。A、只讀存儲(chǔ)器B、可編程的只讀存儲(chǔ)器C、可擦洗可編程的只讀存儲(chǔ)器21、下述說法中（ C ）是正確的。A、半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶B、半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲(chǔ)信息時(shí)不易失的C、半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉電時(shí)，所存信息是不易失的22、設(shè)機(jī)器字長為64位，存儲(chǔ)容量為128MB，若按字編址，它的尋址范圍是（ A ）A、16MB B、2M C、32M23、存儲(chǔ)器

32、進(jìn)行一次完整的讀寫操作所需的全部時(shí)間稱為（ B ）A、存取時(shí)間 B、存取周期 C、CPU周期 D、機(jī)器周期24、半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM指（ C ）A、在工作過程中，存儲(chǔ)內(nèi)容保持不變 B、在斷電后信息仍能維持不變 C、不需要?jiǎng)討B(tài)刷新 D、芯片內(nèi)部有自動(dòng)刷新邏輯25、某SRAM芯片，其存儲(chǔ)容量為5128位，包括電源端和接地電線，該芯片引出線的數(shù)目為（ D ）A、23 B、25 C、50 D、1926、存儲(chǔ)器容量為32K16，則（ C ）A、地址線為16根，數(shù)據(jù)線為32根 B、地址線為32根，數(shù)據(jù)線為16根 C、地址線為15根，數(shù)據(jù)線為16根 D、地址線為16根，數(shù)據(jù)線為15根27、雙端口RAM之

33、所以能高速進(jìn)行讀、寫，是因?yàn)椴捎茫?B ）A、高速芯片 B、兩套相互獨(dú)立的讀寫電路C、流水技術(shù) D、新型器件27、雙端口RAM在（ B ）情況下會(huì)發(fā)生讀/寫沖突。A、左右端口的地址碼不同 B、左右端口的地址碼相同 C、左右端口的數(shù)據(jù)碼不同 D、左右端口的數(shù)據(jù)碼相同28、一個(gè)四體并行低位交叉存儲(chǔ)器，每個(gè)模塊的容量是64K32位，存取周期為200ns，在以下說法中，（ B ）是正確的。A、在200ns內(nèi)，存儲(chǔ)器能向CPU提供256位二進(jìn)制信息B、在200ns內(nèi)，存儲(chǔ)器能向CPU提供128位二進(jìn)制信息C、在50ns內(nèi)，每個(gè)模塊能向CPU提供32位二進(jìn)制信息 D、都不對29、一個(gè)四體并行低位交叉存儲(chǔ)器

34、，每個(gè)模塊的容量是32K16位，存取周期為400ns，在以下說法中，（ C ）是正確的。A、在0.1us內(nèi)，存儲(chǔ)器能向CPU提供26位二進(jìn)制信息B、在0.1us內(nèi)，存儲(chǔ)器能向CPU提供16位二進(jìn)制信息C、在0.4us內(nèi)，存儲(chǔ)器能向CPU提供26位二進(jìn)制信息 D、都不對30、在磁盤和磁帶這兩種磁介質(zhì)存儲(chǔ)器中，存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，按存儲(chǔ)方式分（ C ）。A、二者都是順序存取 B、二者都是直接存取C、磁盤是直接存取，磁帶是順序存取 D、磁帶是直接存取，磁盤是順序存儲(chǔ)31、用戶程序所放的主存空間屬于（ A ）。A、隨機(jī)存取存儲(chǔ)器 B、只讀存儲(chǔ)器 C、順序存取存儲(chǔ)器 D、直接存取存儲(chǔ)器32

35、、在對破壞性讀出的存儲(chǔ)器進(jìn)行讀寫操作時(shí)，為維持原存信息不變，必須輔以的操作是（ B ）。A、刷新 B、再生 C、寫保護(hù) D、主存校驗(yàn)33、DRAM的刷新是以（ B ）為單位進(jìn)行的。A、存儲(chǔ)單元 B、行 C、列 D、存儲(chǔ)位34、若數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字節(jié)地址的存放方式，則十六進(jìn)制數(shù)12345678H的存儲(chǔ)字節(jié)順序按地址由小到大依次為（ B ）。A、12345678H B、78563412H C、87654321H D、34127856H35、設(shè)機(jī)器字長為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其可尋址的單元數(shù)是（ B ）。A、224 B、223 C、222 D、2213

36、6、某計(jì)算機(jī)字長為32位，存儲(chǔ)器容量為4MB，若按字編址，其尋址范圍是0到（ A ）。A、220 -1 B、221 -1 C、223 -1 D、224 -1 37、下述說法正確的是（ B ）。A、EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種 B、EPROM是可改寫的但它不能用作為隨機(jī)存儲(chǔ)器用C、EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用D、EPROM是只能改寫一次的只讀存儲(chǔ)器40、存儲(chǔ)器采用部分譯碼法片選時(shí)（ C ）。A、不需要地址譯碼器 B、不能充分利用存儲(chǔ)器空間 C、會(huì)產(chǎn)生地址重疊 D、CPU的地址線全參與譯碼41、如果一個(gè)存儲(chǔ)單元被訪問，則可能這個(gè)存儲(chǔ)單元會(huì)很快地再次被訪問，這稱為

37、（ A ）。A、時(shí)間局部性 B、空間局部性 C、程序局部性 D、數(shù)據(jù)局部性42、在主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是（ A ）。A、解決CPU和主存之間的速度匹配問題 B、擴(kuò)大主存容量C、擴(kuò)大CPU通用寄存器的數(shù)目 D、既擴(kuò)大主存容量又?jǐn)U大CPU中通用寄存器的數(shù)量43、在程序的執(zhí)行過程中，Cache與主存的地址映射是由（ C ）。A、操作系統(tǒng)來管理的 B、程序員調(diào)度的C、由硬件自動(dòng)完成的 D、由軟、硬件共同完成的44、容量為64塊的Cache采用組相聯(lián)映射方式，字塊大小為128字，每4塊為一組，若主存4096塊，且以字編址，那么主存地址和主存標(biāo)記的位數(shù)分別為（ D ）。A、16，6 B

38、、17，6 C、18，8 D、19，845、采用虛擬存儲(chǔ)器的目的是（ D ）。A、提高主存的速度 B、擴(kuò)大輔存的存取空間C、擴(kuò)大主存的尋址空間 D、擴(kuò)大存儲(chǔ)器的尋址空間46、下列關(guān)于虛擬存儲(chǔ)器的論述中，正確的是（ A ）。A、對應(yīng)用程序員透明，對系統(tǒng)程序員不透明 B、對應(yīng)用程序員不透明，對系統(tǒng)程序員透明 C、對應(yīng)用程序員、系統(tǒng)程序員都不透明 D、對應(yīng)用程序員、系統(tǒng)程序員都透明 47、在虛擬存儲(chǔ)器中，輔存的編址方式是（ A ）。A、按信息塊編址 B、按字編址 C、按字節(jié)編址 D、按位編址48、虛擬存儲(chǔ)器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是（ D ）。A、快表與慢表都存儲(chǔ)在主存中

39、，但快表比慢表容量小 B、快表采用優(yōu)化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果 D、快表采用快速存儲(chǔ)器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快三、分析與設(shè)計(jì)題1、某存儲(chǔ)器容量為4KB。其中，ROM 2KB，選用EPROM 2K8位；RAM 2KB，選用RAM 1K8位；地址線A15A0。寫出全部片選信號的邏輯式。2、要求用128K16位的SRAM芯片組成512K16位的隨機(jī)存儲(chǔ)器，用64K16位的EPROM芯片組成128K16位的只讀存儲(chǔ)器。試問：（1）數(shù)據(jù)寄存器、地址寄存器分別多少位？（2）兩種芯片各需多少片？（3）若EPROM的地址從000

40、00H開始，RAM的地址從60000H開始，寫出各芯片的地址分配情況。3、已知地址總線A15A0，其中A0是最低位。用ROM芯片（4K4位）和RAM（2K8位）芯片組成一個(gè)半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。該存儲(chǔ)器ROM區(qū)的容量為16KB，RAM的容量為10KB。（1）組成該存儲(chǔ)器需要多少塊ROM芯片和RAM芯片？（2）該存儲(chǔ)器共需要多少根地址線？ROM芯片、RAM芯片各需要連入哪幾根地址線？（3）需要設(shè)置多少個(gè)片選信號，分別寫出各片選信號的邏輯表達(dá)式。4、某機(jī)CPU可尋址的最大存儲(chǔ)空間為64KB，存儲(chǔ)器按字節(jié)編址，CPU的數(shù)據(jù)總線寬度為8位，可提供一個(gè)控制信號為#RD(低電平為讀，高電平為寫)。目前

41、系統(tǒng)中使用的存儲(chǔ)器容量為8KB，其中4KB為ROM，擬采用容量為2K8位的ROM芯片，其地址范圍為0000H0FFFH。4KB為RAM，擬采用容量為4K2位的RAM芯片，其地址范圍為4000H4FFFH。（1）需RAM和ROM芯片各多少片？（2）畫出CPU與存儲(chǔ)器之間的連接圖（譯碼器自定）。5、CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知Cache存取周期為50ns，主存存取周期為250ns。求：Cache主存系統(tǒng)的命中率，平均訪問時(shí)間和效率。6、假設(shè)主存容量為512K16位，Cache容量為409616位，塊長為4個(gè)16位的字，訪存地址為字地

42、址。（1）在直接映射方式下，設(shè)計(jì)主存的地址格式。（2）在全相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式。（3）在二路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式。（4）若主存容量為512K32位，塊長不變，在四路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式。7、某機(jī)字長32位，主存按字節(jié)編址，現(xiàn)有4種不同長度的數(shù)據(jù)（字節(jié)、半字、單字、雙字），請采用一種既節(jié)省存儲(chǔ)空間，又能保證任何長度的數(shù)據(jù)在單個(gè)存取周期內(nèi)完成讀寫的方法，將一批數(shù)據(jù)順序地存入主存，畫出主存中數(shù)據(jù)的存放示意圖。這批數(shù)據(jù)一共有10個(gè)，它們依次為字節(jié)、半字、雙字、單字，字節(jié)，單字、雙字、半字、單字、字節(jié)。8、若低位交叉的8體并行主存按字節(jié)編址，每個(gè)模塊的讀寫寬

43、度為兩個(gè)字節(jié)，請圖示8體交叉并行主存的編址情況，若每個(gè)模塊的讀寫周期均為250ns,求8體交叉并行主存的帶寬。若讀操作所涉及的8個(gè)單元地址為下列兩種情況，是分別計(jì)算這兩種情況時(shí)8體交叉并行主存的實(shí)際帶寬。（1）8880H, 8881H,8882H, 8883H, 8884H,8885H, 8886H,8887H(2) 8880H, 8884H, 8888H，888CH, 8890H, 8894H, 8898H，889CH.第四章一、填空題1、零地址運(yùn)算指令的操作數(shù)來自（堆棧）。2、根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在寄存器中稱為（寄存器）尋址方式；操作數(shù)地址在寄存器中，稱為（寄存器間接

44、）尋址方式；操作數(shù)在指令中，稱為（立即）尋址方式；操作數(shù)地址在指令中，稱為（直接）尋址方式。操作數(shù)的地址，為某一個(gè)寄存器的內(nèi)容與位移之和，則可以是（變址）、（基址）和（相對）尋址方式。3、設(shè)字長和指令長度均為24位，若指令系統(tǒng)可完成108種操作，并且具有直接、間接（一次間址）、變址、基址、相對、立即6種尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占（ 7 ）位，尋址特征位占（ 3 ）位，可直接尋址的范圍是（ 214 ），一次間址的范圍是（ 224 ）。二、選擇題1、 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。A 可以降低指令譯碼難度 B 縮短指令字長，擴(kuò)大尋址空間，提高

45、編程靈活性C 實(shí)現(xiàn)程序控制2、一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼器指明的一個(gè)操作數(shù)外，另一個(gè)操作數(shù)常用（ C ）。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式3、操作數(shù)在寄存器中的尋址方式稱為（ B ）尋址。A 直接 B 寄存器直接 C 寄存器間接4、寄存器間接尋址方式中，操作數(shù)在（ C ）中。A 通用寄存器 B 堆棧 C 主存單元5、擴(kuò)展操作碼是（ C ）。A 操作碼字段以外的輔助操作字段的代碼B 指令格式中不同字段設(shè)置的操作碼C 一種指令優(yōu)化技術(shù)，即讓操作碼的長度隨地址數(shù)的減少而增加，不同地址數(shù)的指令可以具有不同的操作碼長度。6、（ B ）方式便于數(shù)組的處理。A、間接

46、尋址 B、變址尋址 C、相對尋址 D、基址尋址7、以下有關(guān)指令系統(tǒng)的說法，錯(cuò)誤的是（ D ）A、指令系統(tǒng)是計(jì)算機(jī)硬件設(shè)計(jì)的重要依據(jù) B、指令系統(tǒng)是表征一臺計(jì)算機(jī)功能的重要因素C、指令系統(tǒng)是計(jì)算機(jī)軟件、硬件的界面 D、指令系統(tǒng)與機(jī)器語言無關(guān)8、程序控制類指令的功能是（ A ）A、改變程序執(zhí)行順序 B、進(jìn)行主存和CPU之間的數(shù)據(jù)傳送C、進(jìn)行CPU和外設(shè)之間的數(shù)據(jù)傳送 D、控制進(jìn)、出棧操作9、RISC思想主要基于的是（ C ）A、減少指令的平均執(zhí)行周期數(shù) B、減少指令的復(fù)雜度 C、減少硬件的復(fù)雜程度 D、便于編譯器的編寫10、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)的特點(diǎn)是（ B ）A、指令長度固定，指令

47、種類少 B、尋址方式種類盡量減少，指令功能盡可能強(qiáng)C、增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D、選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令11、（ C ）方式對實(shí)現(xiàn)程序浮動(dòng)提供了支持。A、間接尋址 B、變址尋址 C、相對尋址 D、基址尋址12、假定指令中地址碼所給出的是操作數(shù)的有效地址，則該指令采用（ B ）尋址方式。A、立即 B、直接 C、基址 D、變址13、以下幾種尋址方式中，（ B ）方式取操作數(shù)最快。A、直接尋址 B、寄存器尋址 C、相對尋址 D、基址尋址14、以下關(guān)于RISC的描述正確的是（ C ）A、支持的尋址方式更多 B、指令條數(shù)多C、只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作均在寄存器之間進(jìn)行 D、指令字長不固定15、執(zhí)行一條一地址的加法指令共需要（ B ）次訪問主存（含取指令）。A、1 B、2 C、3 D、416、零地址的運(yùn)算類指令在指令格式中不給出操作數(shù)地址，參加的兩個(gè)操作數(shù)來自（ C ）。A、累加器和寄存器 B、累加器和暫存器 C、堆棧的棧頂和次棧頂單元 D、暫存器和堆棧的棧頂單元17、在關(guān)于一地址運(yùn)算類指令的敘述中，正確的是（ B ）。A、僅有一個(gè)操作數(shù)，其地址由指令的操作碼提供 B、可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù) C、一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的 D、指令的地址碼字段存放的一定是操作碼18、一個(gè)計(jì)算機(jī)系統(tǒng)采用32位單