CMOS邊沿D觸發(fā)器

1、數(shù)字電子技術(shù)課程研究性學(xué)習(xí)報告CMOS邊沿D觸發(fā)器 目 錄1 設(shè)計任務(wù)及要求32 概述32.1 觸發(fā)器簡介32.2 觸發(fā)器優(yōu)點43 相關(guān)門電路43.1 CMOS傳輸門43.2 CMOS非門53.3 邊沿D觸發(fā)器63.3.1 簡介63.3.2 工作原理74 CMOS D觸發(fā)器74.1 分析74.2 仿真94.3 脈沖特性114.2.1 建立信號時間124.2.2 保持信號時間124.3.3 最高時鐘頻率125 異步置位和復(fù)位設(shè)計135.1 電路構(gòu)成135.2 原理分析136 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器146.1 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器146.2 D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器157 個人感想1

2、5摘 要：我們所學(xué)習(xí)的邊沿D觸發(fā)器是維持阻塞邊沿D觸發(fā)器，它用TTL管制成。而本文突破常規(guī)，用CMOS傳輸門和非門來做邊沿D觸發(fā)器。同時還分析了建立時間、保持時間、和延遲時間、最高頻率的計算方法，建立了實現(xiàn)要求的邏輯圖形并加以分析。關(guān)鍵詞：D觸發(fā)器；邊沿觸發(fā)；CMOS傳輸門;CMOS非門；邏輯圖中圖分類號： 文獻標(biāo)志碼：AAbstract: the edge D trigger we study is maintaining block edge D flip-flop,use TTL controls into,and this practice breaks the convention:

3、with the use of CMOS transmission gate and the gate to the edge D flip-flop.At the same time also analyzed the setup time, hold time, and delay time, the highest frequency Calculate method.,also establish a logical pattern to meet the requirements and analyze them.Key words: D trigger;edge trigger;

4、CMOS transmission gate ;CMOS gate;logic diagram前言觸發(fā)器，學(xué)名雙穩(wěn)態(tài)多諧振蕩器（Bistable Multivibrator），是一種應(yīng)用在數(shù)字電路上具有記憶功能的循序邏輯組件，可記錄二進位制數(shù)字信號“1”和“0”。觸發(fā)器是構(gòu)成時序邏輯電路以及各種復(fù)雜數(shù)字系統(tǒng)的基本邏輯單元。觸發(fā)器的線路圖由邏輯門組合而成，其結(jié)構(gòu)均由SR鎖存器派生而來（廣義的觸發(fā)器包括鎖存器）。觸發(fā)器可以處理輸入、輸出信號和時鐘頻率之間的相互影響。CMOS D觸發(fā)器是主- 從結(jié)構(gòu)形式的一種邊沿觸發(fā)器, CMOS T 型觸發(fā)器、JK 觸發(fā)器、計數(shù)單元、移位單元和各種時序電路都由其組

5、成。TTL主從JK觸發(fā)器抗干擾能力較差，而CMOS主從JK觸發(fā)器抗干擾能力較好。1 設(shè)計任務(wù)及要求用CMOS傳輸門和CMOS非門設(shè)計邊沿D觸發(fā)器。（1） 說明電路組成結(jié)構(gòu)；（2） 闡述電路工作原理；（3） 寫出特征方程，畫出特征表，激勵表與狀態(tài)圖；（4） 計算出激勵信號D的保持時間和時鐘CP的最大頻率；（5） 將設(shè)計的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器。2 概述2.1 觸發(fā)器簡介 數(shù)字電路按照功能的不同可以分為兩類：組合邏輯電路和時序邏輯電路。組合邏輯電路的特點是不具有記憶功能，它由門電路組成；時序電路的特點是具有記憶功能，觸發(fā)器是它的記憶元件。按功能，觸發(fā)器可以分為RS觸發(fā)器、JK觸發(fā)器、D

6、觸發(fā)器和T觸發(fā)器。按觸發(fā)方式可分為電位觸發(fā)方式、主從觸發(fā)方式及邊沿觸發(fā)方式。觸發(fā)器是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。它具有以下特點：有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。2.2 觸發(fā)器優(yōu)點使用觸發(fā)器有如下優(yōu)點：自動執(zhí)行。觸發(fā)器在對表的數(shù)據(jù)作了任何修改（比如手工輸入或者應(yīng)用程序的操作）之后立即被激活。 級聯(lián)更新。觸發(fā)器可以通過數(shù)據(jù)庫中的相關(guān)表進行層疊更改，這比直接把代碼寫在前臺的做法更安全合理。強化約束。觸發(fā)器可以引用其它表中的列，能夠?qū)崿F(xiàn)比CHECK約束更為復(fù)雜的約

7、束。 跟蹤變化。觸發(fā)器可以阻止數(shù)據(jù)庫中未經(jīng)許可的指定更新和變化。 強制業(yè)務(wù)邏輯。觸發(fā)器可用于執(zhí)行管理任務(wù)，并強制影響數(shù)據(jù)庫的復(fù)雜業(yè)務(wù)規(guī)則。3 相關(guān)門電路3.1 CMOS傳輸門 所謂傳輸門(TG)就是一種傳輸模擬信號的模擬開關(guān)。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET并聯(lián)而成，如圖3-1所示。TP和TN是結(jié)構(gòu)對稱的器件，它們的漏極和源極是可互換的。設(shè)它們的開啟電壓|UT|=2V且輸入模擬信號的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結(jié)任何時刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補的信號電壓(+5V和-5V)來控制，分別用C和表

8、示。傳輸門的工作情況如下:當(dāng)C端接低電壓-5V時TN的柵壓即為-5V，取-5V到+5V范圍內(nèi)的任意值時，TN均不導(dǎo)通。同時、TP的柵壓為+5V，TP亦不導(dǎo)通?？梢?，當(dāng)C端接低電壓時，開關(guān)是斷開的。為使開關(guān)接通，可將C端接高電壓+5V。此時TN的柵壓為+5V，在-5V到+3V的范圍內(nèi)，TN導(dǎo)通。同時TP的棚壓為-5V，在-3V到+5V的范圍內(nèi)TP將導(dǎo)通。由上分析可知，當(dāng)+3V時，僅有TP導(dǎo)通當(dāng)在-3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。進一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運行，可近似地認(rèn)

9、為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸出門的優(yōu)點。在正常工作時，模擬開關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。MOSFET的輸出特性在原點附近呈線性對稱關(guān)系，因而它們常用作模擬開關(guān)。在數(shù)字邏輯電路設(shè)計中，傳輸門左端為輸入，右端為輸出，上端C反、下端C為控制端，當(dāng)C反為0，C為1時TG門開通，此時右端輸出out=左端輸入in。 3.2 CMOS非門 兩個MOS管的開啟電壓，通常為了保證正常工作，要求。若輸入為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接近。若輸入為高電平(如)，則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近0V。綜上所述，當(dāng)為低電平時

10、為高電平；I為高電平時為低電平，電路實現(xiàn)了非邏輯運算。 CMOS反相器特點為： (1)靜態(tài)功耗極低。在穩(wěn)定時，CMOS反相器工作在工作區(qū)和工作區(qū)，總有一個MOS管處于截止?fàn)顟B(tài)，流過的電流為極小的漏電流。 (2)抗干擾能力較強。由于其閾值電平近似為0.5，輸入信號變化時，過渡變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等，且隨電源電壓升高，抗干擾能力增強。 (3)電源利用率高。，同時由于閾值電壓隨變化而變化，所以允許有較寬的變化范圍，一般為+3+18V。 (4)輸入阻抗高，帶負(fù)載能力強。圖3-3 CMOS反相器電路圖3.3 邊沿D觸發(fā)器 3.3.1 簡介 觸發(fā)器是一種時鐘控制的記憶元件，觸

11、發(fā)器具有一個控制輸入訊號（CLOCK），CLOCK訊號是觸發(fā)器只在特定時刻才按輸入訊號改變輸出狀態(tài)。若觸發(fā)器只在時鐘由L到H（H到L）的轉(zhuǎn)換時刻接受輸入，則稱這種觸發(fā)器是上升沿（下降沿）觸發(fā)的。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。 圖3-4 阻塞D觸發(fā)器 為阻塞復(fù)位線，為維持復(fù)位線，為維持置位線，為阻塞置位線。觸發(fā)器輸出為1時，利用維持置位線和阻塞復(fù)

12、位線，保持輸出不變。觸發(fā)器輸出為0時，利用維持置位線和阻塞復(fù)位線，保持輸出為復(fù)位狀態(tài)。 3.3.2 工作原理1）CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。2）當(dāng)CP由0變1時觸發(fā)器翻轉(zhuǎn)。這時G3和G4打開，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。3）觸發(fā)器翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態(tài)是互補的,即必定有一個是0，若Q

13、3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線稱為置0維持線,置1阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置0的作用,稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器?？傊撚|發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器

14、有更強的抗干擾能力和更高的工作速度。4 CMOS D觸發(fā)器4.1 分析 傳輸門TG1、TG2和非門G1、G2組成主觸發(fā)器，TG3、TG4和G3、G4組成從觸發(fā)器，TG1和TG3分別作為主觸發(fā)器和從觸發(fā)器的輸入控制門，C和是互為反量的時鐘脈沖，在它們的作用下TG1、TG4和TG2、TG3不會同時開通和關(guān)斷，以保證主觸發(fā)器和從觸發(fā)器一開一關(guān)。該觸發(fā)器結(jié)構(gòu)上為主從形式，但其觸發(fā)方式為邊沿型，而不是主從型。1）C=1時 TG1開通而TG2關(guān)斷，D輸入信號送入主觸發(fā)器，使,。同時，TG3關(guān)斷而TG4開通，從觸發(fā)器與主觸發(fā)器之間的聯(lián)系被TG3切斷，從觸發(fā)器保持原狀態(tài)不變。2）C=0時 TG1關(guān)斷而TG2開

15、通，主觸發(fā)器切斷了與D端的聯(lián)系，并保存了TG1關(guān)斷前的狀態(tài)。同時TG3開通而TG4關(guān)斷，主觸發(fā)器的狀態(tài)送入從觸發(fā)器，使輸出端。由分析得，該圖的D觸發(fā)器是在脈沖C的上升沿觸發(fā)的。圖4-1 CMOS D觸發(fā)器的邏輯圖圖4-2 上升沿觸發(fā)D觸發(fā)器的時序圖圖4-3 邊沿D觸發(fā)器的特征表與激勵表圖4-4 邊沿D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖4.2 仿真圖4-5 仿真原理圖圖4-6 D波形圖圖4-7 CP波形圖圖4-7 Q非波形圖圖4-8 Q波形圖4.3 脈沖特性圖4-9 門電路傳輸延遲時間 導(dǎo)通延遲時間 ：輸入波形上升沿的50%幅值處到輸出波形下降沿50% 幅值處所需要的時間。 截止延遲時間：從輸入波形下降沿50%

16、 幅值處到輸出波形上升沿50% 幅值處所需要的時間。 平均傳輸延遲時間是表示門電路開關(guān)速度的參數(shù)，它是指門電路在輸入脈沖波形的作用下，輸出波形相對于輸入波形延遲了多少時間。 平均傳輸延遲時間： 四個傳輸門具有傳輸延遲（），五個反相器也具有傳輸延遲（），傳輸門在導(dǎo)通和截止轉(zhuǎn)換時會存在延遲（）（傳輸門TG由具有延時效應(yīng)的MOS管和負(fù)載電容CL構(gòu)成，所以導(dǎo)通和截止轉(zhuǎn)換時存在延遲）。4.2.1 建立信號時間由于CP信號是加到門G3和G4上的,因而在CP上升沿到達(dá)之前門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來。輸入信號到達(dá)D端以后，要經(jīng)過一級門電路的傳輸延遲時間G5的輸出狀態(tài)才能建立起來,而G6的輸出狀

17、態(tài)需要經(jīng)過兩級門電路的傳輸延遲時間才能建立,因此D端的輸入信號必須先于CP的上升沿到達(dá)，而且建立時間應(yīng)滿足：。4.2.2 保持信號時間 當(dāng)CP=1時，TG1導(dǎo)通，TG2截止，D端輸入信號送入主觸發(fā)器中，使，這時主觸發(fā)器尚未形成反饋連接，不能自行保持。跟隨輸入端D端狀態(tài)變化。由于TG1和G1存在傳輸延遲，設(shè)兩者總的延遲時間為，則輸入信號只有在CP跳變之前大于的時間內(nèi)準(zhǔn)備好，觸發(fā)器才能將數(shù)據(jù)鎖存到Q輸出端口，也就是能夠保證信號的建立時間。 設(shè)為狀態(tài)轉(zhuǎn)換延遲，T2為信號傳輸延遲。將兩者進行比較：1）T2時，不需要有維持信號時間 以極限的思想討論，無限小，T2正常延遲數(shù)量級。此時TG門相當(dāng)于理想開關(guān)，

18、當(dāng)時鐘下降沿時瞬時關(guān)閉。因此此后的輸入端D的狀態(tài)不可能傳到Q1，更不可能影響到后續(xù)的信號傳輸。2）T2時，信號輸入維持時間為：T2 當(dāng)信號輸入端D在CP由1跳變?yōu)?后，如果在某個時間經(jīng)過TG1傳入到Q1后，會通過G1門傳送到Q2或者反饋電路Q1-TG2-G2-Q2傳送到Q2，進而影響到Q3和輸出端的狀態(tài)，使之出現(xiàn)振蕩。由于狀態(tài)轉(zhuǎn)換延遲時間為，傳輸時間為T2，只需在D跳變信號沒有在TG1開關(guān)截止前傳輸?shù)絈1即可，即D跳變信號如果在TG1確定截止后仍沒傳送到Q1，就不會對后續(xù)信號造成影響。那么需要的保持時間為T=T2。也就是說，如果信號D在信號下降沿后T的時間段內(nèi)發(fā)生了跳變，那么跳變的信號就會干擾

19、到后面的信號。4.3.3 最高時鐘頻率 為保證由門G1G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn)，CP高電平的持續(xù)時間應(yīng)大于，所以時鐘信號高電平的寬度應(yīng)大于。而為了在下一個CP上升沿到達(dá)之前確保門G5和G6新的輸出電平得以穩(wěn)定地建立，CP低電平的持續(xù)時間不應(yīng)小于門G4的傳輸延遲時間和之和，即時鐘信號低電平的寬度，則有：5 異步置位和復(fù)位設(shè)計圖5-1 復(fù)位電路邏輯圖 為保證時序數(shù)字電路穩(wěn)定可靠地工作，復(fù)位電路是必不可少的一部分。設(shè)計要求是低電平復(fù)位，即加上一個復(fù)位信號（負(fù)脈沖），電路會自動清零，即輸出Q=0。當(dāng)復(fù)位信號消失時，電路能夠恢復(fù)正常工作。5.1 電路構(gòu)成 由兩個基本觸發(fā)器級聯(lián)構(gòu)成主從結(jié)構(gòu)形式

20、。主觸發(fā)器是由TG1、TG2和或非門G1、G2構(gòu)成。從觸發(fā)器是由傳輸門TG3、TG4和門G3、G4構(gòu)成。兩個反相器為輸出門，圖中、為異步置0、置1輸入端，如圖5-1中虛線所示。5.2 原理分析 當(dāng)CP=0，=1時,TG1導(dǎo)通，TG2關(guān)斷主觸發(fā)器接收輸入信號D，使所以CP=0的時間為主觸發(fā)器狀態(tài)轉(zhuǎn)換。而這時TG3關(guān)斷，TG4導(dǎo)通，主從觸發(fā)器斷開，從觸發(fā)器保持原狀態(tài)不變。以上是準(zhǔn)備階段。 當(dāng)CP由0跳變到1時，由1跳變到0，由于CP=1，=0，傳輸門TG1關(guān)斷，TG2導(dǎo)通，D信號加不進來，而或非門G1和G3形成交叉耦合，保持CP前沿時刻所接收的D信號，且在CP=1期間主觸發(fā)器狀態(tài)一直保持不變。與此

21、同時，傳輸門TG3導(dǎo)通，TG4關(guān)斷，從觸發(fā)器和主觸發(fā)器連通，接收主觸發(fā)器這一時刻的狀態(tài)，使，輸出。這一時刻為觸發(fā)器狀態(tài)轉(zhuǎn)換。 D觸發(fā)器的狀態(tài)轉(zhuǎn)換是發(fā)生在CP上升沿(前沿)到達(dá)時刻，且接收這一時刻的輸入D信號，因此特征方程為： 異步置1置0均使主觸發(fā)器和從觸發(fā)器同時異步置1置0。和輸入D信號及CP都無關(guān)。6 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器6.1 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器圖6-1 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器JK觸發(fā)器特征方程：D觸發(fā)器特征方程：比較得：若用與非門實現(xiàn)，則有：由以上分析可得D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路邏輯圖為：圖6-2 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器電路邏輯圖6.2 D觸發(fā)器轉(zhuǎn)換成T觸