組合邏輯分析設(shè)計(jì)

1、 組合邏輯電路組合邏輯電路數(shù)字電子技術(shù)第十一講 組合邏輯電路組合邏輯電路概述概述第第 6 章組合邏輯電路章組合邏輯電路 組合邏輯電路的組合邏輯電路的分析和設(shè)計(jì)方法分析和設(shè)計(jì)方法小結(jié)小結(jié) 組合邏輯電路組合邏輯電路主要要求：主要要求： 掌握掌握組合邏輯電路和時(shí)序邏輯電路的概念組合邏輯電路和時(shí)序邏輯電路的概念。 了解組合邏輯電路的特點(diǎn)與描述方法。了解組合邏輯電路的特點(diǎn)與描述方法。 6.1概述概述 組合邏輯電路組合邏輯電路一、組合邏輯電路的概念一、組合邏輯電路的概念 指任何時(shí)刻的輸出僅取決于指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。路原有的

2、狀態(tài)無(wú)關(guān)的電路。 數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為 組合邏輯電路組合邏輯電路 時(shí)序邏輯電路時(shí)序邏輯電路 指任何時(shí)刻的輸出不僅取決指任何時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且于該時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。與電路原有的狀態(tài)有關(guān)的電路。 組合邏輯電路組合邏輯電路二、組合邏輯電路的特點(diǎn)與描述方法二、組合邏輯電路的特點(diǎn)與描述方法 組合邏輯電路的邏輯功能特點(diǎn)：組合邏輯電路的邏輯功能特點(diǎn)： 沒(méi)有存儲(chǔ)和記憶作用。沒(méi)有存儲(chǔ)和記憶作用。 組合電路的組成特點(diǎn)：組合電路的組成特點(diǎn)： 由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸由門電路構(gòu)成，不含記憶

3、單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。出的通路，沒(méi)有反饋回路。 組合電路的描述方法主要有邏輯表達(dá)式、組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。真值表、卡諾圖和邏輯圖等。 組合邏輯電路組合邏輯電路主要要求：主要要求：理解組合邏輯電路理解組合邏輯電路分析與設(shè)計(jì)的基本方法分析與設(shè)計(jì)的基本方法。熟練掌握邏輯功能的熟練掌握邏輯功能的邏輯表達(dá)式、真值表、邏輯表達(dá)式、真值表、卡諾圖和邏輯圖卡諾圖和邏輯圖表示法及其相互轉(zhuǎn)換。表示法及其相互轉(zhuǎn)換。6.2組合邏輯電路的組合邏輯電路的分析方法和設(shè)計(jì)方法分析方法和設(shè)計(jì)方法 組合邏輯電路組合邏輯電路一、組合邏輯電路的基本分析方法一、組合邏輯電

4、路的基本分析方法分析思路：分析思路：基本步驟：基本步驟：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。從而確定電路的邏輯功能。 根據(jù)給定邏輯圖根據(jù)給定邏輯圖寫出輸出邏輯式寫出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)，并進(jìn)行必要的化簡(jiǎn)列真值表列真值表分析邏輯功能分析邏輯功能 組合邏輯電路組合邏輯電路 例例 分析下圖所示邏輯分析下圖所示邏輯 電路的功能。電路的功能。解：解： ( (1) )寫出輸出邏輯函數(shù)式寫出輸出邏輯函數(shù)式BAY 1ABCCBACBACBA CBACBA )(CYY 1CBA ABCYY1YY1001010100111( (3

5、) )分析邏輯功能分析邏輯功能( (2) )列邏輯函數(shù)真值表列邏輯函數(shù)真值表111011101001110010100000YCBA輸輸 出出輸輸 入入01010000111100001111根據(jù)異或功能可列出真值表如右表；根據(jù)異或功能可列出真值表如右表；也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。者是分析電路的常用方法，下面介紹之。通過(guò)分析真值表通過(guò)分析真值表特點(diǎn)來(lái)說(shuō)明功能。特點(diǎn)來(lái)說(shuō)明功能。 A、B、C 三個(gè)輸入變量中，有奇數(shù)個(gè)三個(gè)輸入變量中，有奇數(shù)個(gè) 1時(shí)，輸出為時(shí)，輸出為 1，否則輸出為，否則輸出為 0。因此，圖示。因此，圖

6、示電路為三位判奇電路，又稱奇校驗(yàn)電路。電路為三位判奇電路，又稱奇校驗(yàn)電路。0101001100111111 組合邏輯電路組合邏輯電路 初學(xué)者一般從輸入向輸出逐級(jí)寫出各初學(xué)者一般從輸入向輸出逐級(jí)寫出各個(gè)門的輸出邏輯式。熟練后可從輸出向輸個(gè)門的輸出邏輯式。熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式。入直接推出整個(gè)電路的輸出邏輯式。 由由 Si 表達(dá)式可知，表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè)當(dāng)輸入有奇數(shù)個(gè) 1 時(shí)，時(shí)，Si = 1，否則，否則 Si = 0。 例例 分析下圖電路的邏輯功能。分析下圖電路的邏輯功能。解：解：( (2) )列真值表列真值表( (1) )寫出輸出邏輯函數(shù)式寫出輸出邏輯函數(shù)式A

7、iBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi-1BiAi輸輸 出出輸輸 入入11110000由由 Ci-1 表達(dá)表達(dá)式可畫出其式可畫出其卡諾圖為：卡諾圖為：11101000可列出真值表為可列出真值表為1 iiiiCBAS( (3) )分析邏輯功能分析邏輯功能將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù) Ai 、Bi 與低位來(lái)的進(jìn)與低位來(lái)的進(jìn)位位 Ci- -1 相加，相加，Si 為本位和，為本位和，Ci 為向高位產(chǎn)生的為向高位產(chǎn)生的進(jìn)位。

8、這種功能的電路稱為全加器。進(jìn)位。這種功能的電路稱為全加器。 組合邏輯電路組合邏輯電路二、組合邏輯電路的基本設(shè)計(jì)方法二、組合邏輯電路的基本設(shè)計(jì)方法 設(shè)計(jì)思路：設(shè)計(jì)思路：基本步驟：基本步驟： 分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。的組合邏輯電路。 分析設(shè)計(jì)要求并分析設(shè)計(jì)要求并列出真值表列出真值表求最簡(jiǎn)輸出求最簡(jiǎn)輸出邏輯式邏輯式畫邏輯圖。畫邏輯圖。 首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值哪些，并規(guī)定它們的符號(hào)與邏輯取值( (即規(guī)定它們何時(shí)即規(guī)定它們何時(shí)取值取值 0 ，何

9、時(shí)取值，何時(shí)取值1) ) 。然后分析輸出變量和輸入變量。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與或式變?nèi)缓蟾鶕?jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與或式變換為與門類型對(duì)應(yīng)的最簡(jiǎn)式。換為與門類型對(duì)應(yīng)的最簡(jiǎn)式。 組合邏輯電路組合邏輯電路下面通過(guò)例題學(xué)習(xí)下面通過(guò)例題學(xué)習(xí)如何設(shè)計(jì)組合邏輯電路如何設(shè)計(jì)組合邏輯電路 ( (一一) )單輸出組合邏輯電路設(shè)計(jì)舉例單輸出組合邏輯電路設(shè)計(jì)舉例 例例 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，三人

10、表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，則提案通過(guò)，但多數(shù)人同意，則提案通過(guò)，但A具有否決權(quán)。用與非門實(shí)現(xiàn)。具有否決權(quán)。用與非門實(shí)現(xiàn)。解：解： ( (1) )分析設(shè)計(jì)要求，列出真值表分析設(shè)計(jì)要求，列出真值表設(shè)設(shè) A、B、C 同意提案時(shí)取值同意提案時(shí)取值為為 1，不同意時(shí)取值為，不同意時(shí)取值為 0；Y 表示表示表決結(jié)果，提案通過(guò)則取值為表決結(jié)果，提案通過(guò)則取值為 1，否則取值為否則取值為 0?？傻谜嬷当砣缬摇？傻谜嬷当砣缬摇、B、C三人表決電路三人表決電路多數(shù)人同意，則提案通過(guò)，但多數(shù)人同意，則提案通過(guò)，但A具有否決權(quán)具有否決權(quán)111011101001110010100000YCBA輸出輸出輸

11、輸 入入0000000011111111110( (2) )化簡(jiǎn)輸出函數(shù)化簡(jiǎn)輸出函數(shù)Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)，并求最簡(jiǎn)與非式，并求最簡(jiǎn)與非式=AC+AB=ACAB 組合邏輯電路組合邏輯電路( (3) )根據(jù)輸出邏輯式畫邏輯圖根據(jù)輸出邏輯式畫邏輯圖YABCY =ACAB ( (二二) )多多輸出組合邏輯電路設(shè)計(jì)舉例輸出組合邏輯電路設(shè)計(jì)舉例 組合邏輯電路組合邏輯電路BiAi輸輸 入入CiSi輸輸 出出相加的兩個(gè)數(shù)相加的兩個(gè)數(shù)本位和本位和向高位的進(jìn)位向高位的進(jìn)位解：解：( (2) ) 求最簡(jiǎn)輸出函數(shù)式求最簡(jiǎn)輸出函數(shù)式Ci

12、= Ai Bi( (3) ) 畫邏輯圖畫邏輯圖iiiBAS 10110101011000111BiAi輸輸 入入CiSi輸輸 出出00 例例 試設(shè)計(jì)半加器試設(shè)計(jì)半加器電路。電路。將兩個(gè)將兩個(gè) 1 位二進(jìn)制位二進(jìn)制數(shù)相加，而不考慮低位數(shù)相加，而不考慮低位進(jìn)位的運(yùn)算電路，稱為進(jìn)位的運(yùn)算電路，稱為半加器。半加器。SiCiAiBi( (1) )分析設(shè)計(jì)要求，分析設(shè)計(jì)要求， 列真值表。列真值表。 組合邏輯電路組合邏輯電路半加器電路能用半加器電路能用與非門實(shí)現(xiàn)嗎？與非門實(shí)現(xiàn)嗎？用與非門實(shí)現(xiàn)的半加器電路為用與非門實(shí)現(xiàn)的半加器電路為AiBiSiCi1 iiiBAC iiBA iiiiiBABAS iiiiBA

13、BA iiiiiiABABBA. . 此式雖非最簡(jiǎn)，但這樣可利用此式雖非最簡(jiǎn)，但這樣可利用 Ci 中的中的信號(hào)信號(hào) Ai Bi ，省去實(shí)現(xiàn)省去實(shí)現(xiàn) Ai 和和 Bi 的兩個(gè)非門，的兩個(gè)非門，從而使整體電路最簡(jiǎn)。從而使整體電路最簡(jiǎn)。 組合邏輯電路組合邏輯電路組合邏輯電路指組合邏輯電路指任一時(shí)刻的輸出僅取決于任一時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的取值組合，而與電路原該時(shí)刻輸入信號(hào)的取值組合，而與電路原有狀態(tài)無(wú)關(guān)有狀態(tài)無(wú)關(guān)的電路。它在邏輯功能上的特的電路。它在邏輯功能上的特點(diǎn)是：沒(méi)有點(diǎn)是：沒(méi)有存儲(chǔ)和記憶作用存儲(chǔ)和記憶作用；在電路結(jié)構(gòu)；在電路結(jié)構(gòu)上的特點(diǎn)是：由各種門電路組成，不含記上的特點(diǎn)是：由各種門電路組成，不含記憶單元，只存在從輸入到輸出的通路，憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。沒(méi)有反饋回路。 小結(jié)小結(jié) 組合邏輯電路組合邏輯電路組合邏輯電路的描述方法主要有邏輯表達(dá)式、組合邏輯電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。真值表、卡諾圖和邏輯圖等。 組合邏輯電路的組合邏輯電路的基本分析方法基本分析方法是：根據(jù)給定電是：根據(jù)給定電路逐級(jí)寫出輸出函數(shù)式，并進(jìn)行必要的化簡(jiǎn)和路逐級(jí)寫出輸出函數(shù)式，并進(jìn)行必要的化簡(jiǎn)和變換，然后列出真值表，確定電路的邏輯功能。變換，然