第12章 集成邏輯門(mén)電路

1、第十二章 集成邏輯門(mén)電路12.112.212.3TTL與非門(mén)電路場(chǎng)效應(yīng)管與MOS邏輯門(mén)半導(dǎo)體二極管和晶體管的開(kāi)關(guān)特性邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱(chēng)門(mén)電路。所謂門(mén)就是一種開(kāi)關(guān)，它能按照一定的條件去控制信號(hào)的通過(guò)或不通過(guò)。 門(mén)電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門(mén)電路又稱(chēng)為邏輯門(mén)電路。 基本和常用門(mén)電路有與門(mén)、或門(mén)、非門(mén)（反相器）、與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。在數(shù)字電路中，一般用高電平代表1、低電平代表0。獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)。二極管門(mén)電路二極管門(mén)電路三極管門(mén)電路三極管門(mén)電路TTL門(mén)電路

2、門(mén)電路MOS門(mén)電路門(mén)電路PMOS門(mén)門(mén)CMOS門(mén)門(mén)邏邏輯輯門(mén)門(mén)電電路路分立門(mén)電路分立門(mén)電路NMOS門(mén)門(mén) 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2 A 2Y 3 A 3Y GND6 反相器 74LS04 的引腳排列圖集成門(mén)電路集成門(mén)電路12.1 半導(dǎo)體二極管和晶體管的開(kāi)關(guān)特性p 二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性 re二極管的伏安特性二極管的伏安特性： IF 0.5 0.7 iD (mA) uD (V) 伏安特性 UBR 0 反向擊穿電壓反向擊穿電壓當(dāng)電壓當(dāng)電壓uD0.7V 二極管導(dǎo)通二極管導(dǎo)通當(dāng)電壓當(dāng)電壓

3、uD1.4V1.4V， T T5 5處于深度飽和狀態(tài)，輸出處于深度飽和狀態(tài)，輸出電壓維持低電平不變。電壓維持低電平不變。12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的主要參數(shù)與非門(mén)的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A1. 輸出高電平輸出高電平UOH ：標(biāo)準(zhǔn)高電平的值應(yīng)：標(biāo)準(zhǔn)高電平的值應(yīng)大于大于2.4V，典型值為，典型值為3.5V2. 輸出低電平輸出低電平UOL ：標(biāo)準(zhǔn)低電平的值應(yīng)：標(biāo)準(zhǔn)低電平的值應(yīng)小于小于0.4V，典型值為，典型值為0.35V高電平表示一種狀態(tài)，低電平表示高電平表示一種狀態(tài)，低電平表示另一種狀態(tài)，一種狀態(tài)對(duì)應(yīng)一定的另一種狀態(tài)，一種狀態(tài)

4、對(duì)應(yīng)一定的電壓范圍，而不是一個(gè)固定值。電壓范圍，而不是一個(gè)固定值。0V5V3.5VUSLUSH0.4V12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的主要參數(shù)與非門(mén)的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A3. 輸入端短路電流輸入端短路電流 IIS ：任意輸入端接地，其余輸入端開(kāi)路時(shí)，流過(guò)接地輸入端的電流。 IIS 要盡可能地小。4. 扇出系數(shù)扇出系數(shù) N ：表征帶負(fù)載的能力。它：表征帶負(fù)載的能力。它表示與非門(mén)輸出端最多能與幾個(gè)同類(lèi)的表示與非門(mén)輸出端最多能與幾個(gè)同類(lèi)的與非門(mén)進(jìn)行連接。典型電路的與非門(mén)進(jìn)行連接。典型電路的 N8。+5VR4R2R5T3T4T1前

5、級(jí)前級(jí)T1T1T5IiH1IiH3IiH2IOH 12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的主要參數(shù)與非門(mén)的主要參數(shù)12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的主要參數(shù)與非門(mén)的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A5. 空載功耗空載功耗 ：與非門(mén)空載時(shí)，電源總電流與電源電壓的乘積。6. 開(kāi)門(mén)電平開(kāi)門(mén)電平 UON ：額定負(fù)載下，確保輸出為標(biāo)準(zhǔn)低電平時(shí)的輸入電平稱(chēng)為。它表示使與非門(mén)開(kāi)通時(shí)的最小輸入電平。它表示使與非門(mén)開(kāi)通時(shí)的最小輸入電平。7. 關(guān)門(mén)電平關(guān)門(mén)電平 UOFF ：額定負(fù)載下，使輸出電平上升到標(biāo)準(zhǔn)高電平時(shí)的輸入電平。12.2 TTL與非門(mén)電

6、路p TTLTTL與非門(mén)的主要參數(shù)與非門(mén)的主要參數(shù)8. 高電平輸入電流高電平輸入電流 IIH ：一個(gè)輸入端接高電平，其余輸入端接地時(shí)的反向電流。此值越小越好。此值越小越好。9. 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間 tpd ：輸入端接一方波電壓，輸出電壓與輸入電壓相比所產(chǎn)生的時(shí)間延遲。此值越小越好。此值越小越好。tPHLtPLH50%50%輸出輸入tPd=(tPHL+ tPLH)/212.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的派生門(mén)電路與非門(mén)的派生門(mén)電路1 1非門(mén)非門(mén)+5VFR4R2R1T2R5R3T3T4T1T5A12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的派生門(mén)電路與非門(mén)的派生門(mén)電

7、路2 2或或非門(mén)非門(mén)+5VFR4R2R1AT2AR5R3T3T4T1AT5AT1BBT2BR1B12.2 TTL與非門(mén)電路p TTLTTL與非門(mén)的派生門(mén)電路與非門(mén)的派生門(mén)電路3 3與或與或非門(mén)非門(mén)+5VFR4R2R1AT2AR5R3T3T4T1AT5AT1BDT2BR1BBC12.2 TTL與非門(mén)電路p 淺飽和淺飽和TTLTTL與非門(mén)與非門(mén)電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABC前面介紹的TTL電路屬于中速門(mén)電路，為了使電路響應(yīng)更快速的時(shí)鐘信號(hào)，需要將晶體管T5的工作狀態(tài)由深度飽和更改為淺飽和。存在問(wèn)題：存在問(wèn)題：TTLTTL門(mén)電路工作速度相對(duì)于門(mén)電路工作速度相對(duì)于

8、MOSMOS較快，但由于當(dāng)輸出為低電平時(shí)較快，但由于當(dāng)輸出為低電平時(shí)T T5 5工工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由于在基區(qū)和集電區(qū)有存儲(chǔ)電荷電平，由于在基區(qū)和集電區(qū)有存儲(chǔ)電荷不能馬上消散，而影響工作速度不能馬上消散，而影響工作速度。12.2 TTL與非門(mén)電路p 淺飽和淺飽和TTLTTL與非門(mén)與非門(mén)電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABCR6T6通過(guò)適當(dāng)?shù)剡x擇電路參數(shù)：R2、R3和R6 ，可保證T5導(dǎo)通時(shí)處于淺飽和狀態(tài)，從而縮短了存儲(chǔ)時(shí)間，提高了電路的工作速度。為了進(jìn)一步提高門(mén)電路的速度，可采用肖特基TTL電路。12.2

9、TTL與非門(mén)電路p 肖特基肖特基TTLTTL電路電路 re肖特基二極管：借助金屬鋁和N型硅的接觸勢(shì)壘產(chǎn)生整流作用的半導(dǎo)體器件。特點(diǎn)：1）正向壓降小，約為0.30.4 V。 2）到點(diǎn)機(jī)制是多數(shù)載流子，幾乎沒(méi)有電荷存儲(chǔ)效應(yīng)12.2 TTL與非門(mén)電路p 肖特基肖特基TTLTTL電路電路 reT5becT5bec12.2 TTL與非門(mén)電路p 肖特基肖特基TTLTTL電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABCR6T612.2 TTL與非門(mén)電路p 集電極開(kāi)路集電極開(kāi)路TTLTTL電路電路 (OC門(mén))re+5VR4R5T3T4T5+5VR4R5T3T4T5輸出低電平問(wèn)題的提出問(wèn)題的

10、提出工程中常常將兩個(gè)門(mén)電路并聯(lián)起來(lái)實(shí)現(xiàn)邏輯與功能，稱(chēng)為線與線與。那么這兩個(gè)邏輯門(mén)是否可以并聯(lián)？當(dāng)F1，F(xiàn)2中一個(gè)為低電平，一個(gè)為高電平時(shí)，會(huì)形成一個(gè)低阻通道，導(dǎo)致T5損壞，因此實(shí)際中無(wú)法實(shí)現(xiàn)與邏輯。輸出高電平12.2 TTL與非門(mén)電路p 集電極開(kāi)路集電極開(kāi)路TTLTTL電路電路 (OC門(mén))re+5VFR4R2R1T2R5R3T3T4T1T5ABC問(wèn)題的解決問(wèn)題的解決去掉低阻通道，將集電極開(kāi)路，稱(chēng)為集電極開(kāi)路門(mén)集電極開(kāi)路門(mén)出現(xiàn)新問(wèn)題出現(xiàn)新問(wèn)題：當(dāng)輸出為低電平時(shí)正常，但是如果輸出應(yīng)為高電平時(shí)，此時(shí)T5截止，無(wú)法輸出高電平，因此在工作時(shí)，必須接入外接電阻和電源。12.2 TTL與非門(mén)電路p 集電極開(kāi)

11、路集電極開(kāi)路TTLTTL電路電路 (OC門(mén))re+5VFRLR2R1T2R3T1T5ABC+UCCAB FCAB F&ABCABC&F12.2 TTL與非門(mén)電路p OCOC門(mén)的應(yīng)用門(mén)的應(yīng)用e1.1.實(shí)現(xiàn)與或非邏輯功能實(shí)現(xiàn)與或非邏輯功能CD F2AB F1RL+UCCF12FF FAB CD= =ABCD=+12.2 TTL與非門(mén)電路p OCOC門(mén)的應(yīng)用門(mén)的應(yīng)用e2.2.實(shí)現(xiàn)電平轉(zhuǎn)換實(shí)現(xiàn)電平轉(zhuǎn)換TTL電平電平“1”3.6V“0”0.3V轉(zhuǎn)移電平轉(zhuǎn)移電平“1” 10V“0” 0VVCC2 =10VF1FRLVCC1 = 5V用于接口電路；用于接口電路；OCOC門(mén)可用于數(shù)據(jù)總線系統(tǒng)中

12、；門(mén)可用于數(shù)據(jù)總線系統(tǒng)中；12.2 TTL與非門(mén)電路p OCOC門(mén)的應(yīng)用門(mén)的應(yīng)用eAB 3.3.用做驅(qū)動(dòng)器用做驅(qū)動(dòng)器+5VRL可驅(qū)動(dòng)七段譯碼管可驅(qū)動(dòng)七段譯碼管12.2 TTL與非門(mén)電路p OCOC門(mén)線與時(shí)上拉電阻的選擇門(mén)線與時(shí)上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：并聯(lián)在一起的驅(qū)動(dòng)門(mén)的個(gè)數(shù) nA1B1 A2B2 AnBn nRL+UCC12.2 TTL與非門(mén)電路p OCOC門(mén)線與時(shí)上拉電阻的選擇門(mén)線與時(shí)上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：所接負(fù)載門(mén)的輸入端數(shù) mA1B1 A2B2 AnBn nRL+UCC m12.2 TTL與非門(mén)電路p OCOC門(mén)線與時(shí)上拉電阻的選

13、擇門(mén)線與時(shí)上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：線與輸出的邏輯狀態(tài)有關(guān)A1B1 A2B2 AnBn nRL+UCC mIOHIOHIIHIIHIRL如果如果RL取值太大，則取值太大，則RL上的分上的分壓太大，可能使負(fù)載的輸入被壓太大，可能使負(fù)載的輸入被拉低到規(guī)定值以下，引起邏輯拉低到規(guī)定值以下，引起邏輯錯(cuò)誤。這里必須限制錯(cuò)誤。這里必須限制RL的最大的最大值。值。假設(shè)輸出都為高電平假設(shè)輸出都為高電平UOH(min) UCC - RLIRLRL UCC - UOH(min)mIIH + nIOHUOH(min) 為門(mén)電路輸出高電平最小值12.2 TTL與非門(mén)電路p OCOC門(mén)線與時(shí)上

14、拉電阻的選擇門(mén)線與時(shí)上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：線與輸出的邏輯狀態(tài)有關(guān)A1B1 A2B2 AnBn nRL+UCC mIOHIOHIIHIIHIRL如果如果RL太小，太小，RL上的電壓上的電壓降不夠，則會(huì)使輸出的低降不夠，則會(huì)使輸出的低電平被抬高到規(guī)定值以上，電平被抬高到規(guī)定值以上，出現(xiàn)邏輯錯(cuò)誤。出現(xiàn)邏輯錯(cuò)誤。假設(shè)有一個(gè)是輸出低電平假設(shè)有一個(gè)是輸出低電平VOL(max) UCC IRLRLIRL = IOL mIISIIS : 輸入為低電平時(shí)的電流，輸入為低電平時(shí)的電流，也稱(chēng)短路電流也稱(chēng)短路電流此處沒(méi)有此處沒(méi)有n，因?yàn)榍凹?jí)只要有一個(gè)因?yàn)榍凹?jí)只要有一個(gè)門(mén)輸出為低，線與結(jié)果

15、即為低門(mén)輸出為低，線與結(jié)果即為低。RL UCC-UOL(max)IOL-mIIS12.2 TTL與非門(mén)電路p 三態(tài)門(mén)三態(tài)門(mén)e 通常數(shù)字邏輯是二值的，即僅0，1值，其所對(duì)應(yīng)電路的輸出電平是高、低兩種狀態(tài)。 在實(shí)際電路中，還有一種輸出為高阻抗的狀態(tài)(既非高電平又非低電平的狀態(tài)) ，被稱(chēng)之為第三狀態(tài)。 于是數(shù)字電路的輸出就有：0、1和Z（高阻）的三種狀態(tài)。具有這種功能輸出的電路稱(chēng)三態(tài)邏輯電路或稱(chēng)三態(tài)門(mén)電路。12.2 TTL與非門(mén)電路p 三態(tài)門(mén)三態(tài)門(mén)e+5VFR5R2R1T2R4R3T3T4T1T5ABEL&BENAE 稱(chēng)為控制端、使能端AB FETS12.2 TTL與非門(mén)電路p 三態(tài)門(mén)三態(tài)門(mén)

16、e+5VFR5R2R1T2R4R3T3T4T1T5ABEE=1截止截止相當(dāng)于一個(gè)正常的二輸入端與非門(mén)相當(dāng)于一個(gè)正常的二輸入端與非門(mén)ABF 12.2 TTL與非門(mén)電路p 三態(tài)門(mén)三態(tài)門(mén)e+5VFR5R2R1T2R4R3T3T4T1T5ABEE=0導(dǎo)通導(dǎo)通電路輸出為高阻態(tài)，與輸入端電路輸出為高阻態(tài)，與輸入端A A和和B B的值無(wú)關(guān)的值無(wú)關(guān)1V1V截止截止截止截止高阻態(tài)高阻態(tài)F = Z12.2 TTL與非門(mén)電路p 三態(tài)門(mén)的應(yīng)用三態(tài)門(mén)的應(yīng)用e在數(shù)字系統(tǒng)中，當(dāng)某一邏輯器件被置于高阻狀態(tài)時(shí)，相當(dāng)于把這個(gè)器件從系統(tǒng)中移除，與系統(tǒng)互不產(chǎn)生任何影響。三態(tài)門(mén)在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。組成單向總線，實(shí)現(xiàn)信號(hào)的

17、分時(shí)單向傳送組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送12.2 TTL與非門(mén)電路p 三態(tài)門(mén)的應(yīng)用三態(tài)門(mén)的應(yīng)用e總線總線&A3B3E3&A2B2E2&A1B1E1&A4B4100分時(shí)控制各個(gè)門(mén)的使能端，就可以讓各個(gè)門(mén)的輸出信號(hào)分別進(jìn)入總線。同一時(shí)刻，只允許一個(gè)門(mén)進(jìn)入總線。其他門(mén)必須保持為高阻狀態(tài)單向數(shù)據(jù)傳輸單向數(shù)據(jù)傳輸12.2 TTL與非門(mén)電路p 三態(tài)門(mén)的應(yīng)用三態(tài)門(mén)的應(yīng)用eE&A1&BE=1，數(shù)據(jù)從，數(shù)據(jù)從ABE=0，數(shù)據(jù)從，數(shù)據(jù)從BA雙向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸12.2 TTL與非門(mén)電路p 三態(tài)門(mén)的應(yīng)用三態(tài)門(mén)的應(yīng)用e&A1E&BFE=1時(shí)，

18、門(mén)時(shí)，門(mén)G1使能，使能，G2禁止，禁止，F(xiàn) = A；E=0時(shí)，門(mén)時(shí)，門(mén)G1禁止，禁止，G2使能，使能，F(xiàn) = B。G1G2多路開(kāi)關(guān)多路開(kāi)關(guān)如果要實(shí)現(xiàn)如果要實(shí)現(xiàn) n (n2)路開(kāi)路開(kāi)關(guān)，如何搭建電路關(guān)，如何搭建電路？譯碼器u 單極型晶體管場(chǎng)效應(yīng)管（FET）利用輸入回路的電場(chǎng)效應(yīng)來(lái)控制輸出回路電流的半導(dǎo)體器件l 場(chǎng)效應(yīng)管緊靠多數(shù)載流子導(dǎo)電，又稱(chēng)單極型晶體管l 體積小、重量輕、壽命長(zhǎng)l 輸入內(nèi)阻高：1071012l 噪聲低、熱穩(wěn)定性好、抗輻射能力強(qiáng)l 耗電省12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u 單極型晶體管場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管分類(lèi)結(jié)型絕緣柵型N 溝道P 溝道N 溝道P 溝道增強(qiáng)型耗盡型增強(qiáng)型耗盡型12.3

19、 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u 結(jié)型場(chǎng)效應(yīng)管NoImageNoImageNoImage12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u N溝道結(jié)型場(chǎng)效應(yīng)管N溝道結(jié)型場(chǎng)效應(yīng)管是在同一塊N型半導(dǎo)體上制作兩個(gè)高摻雜的P區(qū)。將它們連接在一起引出電極柵極柵極G G。N溝道結(jié)構(gòu)示意圖SiO2N源極S柵極G漏極D NNPP N 型半導(dǎo)體兩端加上一定的電壓，便在溝道中形成電場(chǎng)，在此電場(chǎng)作用下，形成由多數(shù)載流子(自由電子)產(chǎn)生的漂移電流。我們將電子發(fā)源端稱(chēng)為源源極極S S ，接收端稱(chēng)為漏極漏極D D。源極源極S柵極柵極G漏極漏極D 12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u 結(jié)型場(chǎng)效應(yīng)管dsgP+N導(dǎo)電溝道N N溝道結(jié)型結(jié)構(gòu)示意圖溝道結(jié)

20、型結(jié)構(gòu)示意圖P+ 這樣既保證了柵-源之間的電阻很高，又實(shí)現(xiàn)了UGS對(duì)溝道電流ID的控制。正常工作時(shí)：正常工作時(shí)：在柵-源之間加負(fù)向電壓，(保證耗盡層承受反向電壓) 漏-源之間加正向電壓，(以形成漏極電流）P區(qū)和N區(qū)的交界面形成耗盡層。源極和漏極之間的非耗盡層稱(chēng)為導(dǎo)電溝道。 耗盡層12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u 結(jié)型場(chǎng)效應(yīng)管當(dāng)uGS=0時(shí)，耗盡層很窄,導(dǎo)電溝道寬。隨| uGS |增大，耗盡層增寬,溝道變窄,電阻增大。| uGS |增加到某一數(shù)值,耗盡層閉和,溝道消失,溝道電阻趨于無(wú)窮大。夾斷電壓夾斷電壓 UGS(off )12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén) 當(dāng) uDS =0時(shí)，雖有導(dǎo)電溝道，但

21、 iD 為零。 當(dāng)uDS 0時(shí)，產(chǎn)生 iD，隨著uDS增加， iD 增加。 注意，此時(shí)產(chǎn)生了一個(gè)沿溝道的電位梯度，靠近漏極附近的電位高于源極附近的電位。 導(dǎo)電溝道呈楔形。uGS 為UGS(off )0 0中某一固定值， uDS 對(duì)漏極電流iD的影響uGSDSGiDuDS12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén) 只要柵漏電壓 uGD 小于夾小于夾斷電壓斷電壓UGS(off ) ，iD 就隨 uDS 的增大而增大的增大而增大。uGS 為UGS(off )0 0中某一固定值， uDS 對(duì)漏極電流iD的影響uGSDSGiDuDS12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén) 當(dāng)uGD=UGS(off ) ，漏極一邊的耗盡層

22、就會(huì)出現(xiàn)夾斷區(qū)。此時(shí)稱(chēng)為預(yù)夾斷。 此時(shí)的 iD 稱(chēng)為“飽和漏極電流 iDSS”uGS 為UGS(off )0 0中某一固定值， uDS 對(duì)漏極電流iD的影響uGSDSGiDuDS12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén) 當(dāng)uGD=UGS(off ) ，漏極一邊的耗盡層就會(huì)出現(xiàn)夾斷區(qū)。此時(shí)稱(chēng)為預(yù)夾斷。 此時(shí)的 iD 稱(chēng)為“飽和漏極電流 iDSS” 若uDS 繼續(xù)增大，即uGDUGS(off )，夾斷區(qū)下移， 此時(shí)若uDS繼續(xù)增加， iD 幾乎不變。uGS 為UGS(off )0 0中某一固定值， uDS 對(duì)漏極電流iD的影響uGSDSGiDuDS12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén) 此時(shí)iD的值由uGS 決

23、定，iD 表現(xiàn)為恒流特性。 注意iD是載流子通過(guò)電場(chǎng)效應(yīng)被漏極吸收形成的 。 當(dāng)uGD UGS（off） 時(shí)，對(duì)于不同的 uGS ，漏源之間等效成不同阻值的電阻，iD 隨 uDS 的增加線性增加。可變電阻區(qū)預(yù)夾斷軌跡輸出特性曲線12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u 結(jié)型場(chǎng)效應(yīng)管p當(dāng)uGD UGS（off）時(shí)， iD 幾乎只決定于uGS，而與uDS 無(wú)關(guān)，可以把 iD 近似看成 uGS 控制的電流源。（對(duì)應(yīng)恒流區(qū)）p當(dāng)uGS0 ,0 ,u uDS =0=0：由于絕緣層SiO2的存在，柵極電流為零。柵極金屬層將聚集大量正電荷，排斥P型襯底靠近SiO2 絕緣層的空穴;便剩下不能移動(dòng)的負(fù)離子區(qū)，形成耗盡

24、層。襯底Bu N溝道增強(qiáng)型MOS管12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)3） uGS繼續(xù)增加，uDS=0=0：使導(dǎo)電溝道剛剛形成的柵-源電壓稱(chēng)為開(kāi)啟電壓 uGS(th) 。 一方面：耗盡層增寬； 另外：將襯底的自由電子吸引到耗盡層與絕緣層之間，形成N型薄層，稱(chēng)為反型層。 這個(gè)反型層就構(gòu)成了漏源之間的導(dǎo)電溝道。uGS越大，反型層越厚，導(dǎo)電溝道電阻越小。 PN+N+SGD襯底Bu N溝道增強(qiáng)型MOS管反型層12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)將產(chǎn)生一定的漏極電流 iD 。 iD 隨著的uDS增加而線性增大。P襯底BN+N+SGD4） uGS uGS(th) ，uDS 0：此時(shí)導(dǎo)電溝道的寬度不再處處相等。u

25、N溝道增強(qiáng)型MOS管12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)5）uGS uGS(th) , uGD =uGS(th) ：隨著 uDS 的增大，uGD 減小，當(dāng)uDS增大到 uGD = =uGS(th)時(shí)，導(dǎo)電溝道在漏極一端產(chǎn)生夾斷，稱(chēng)為預(yù)夾斷。 此時(shí)繼續(xù)增加 uDS，夾斷區(qū)會(huì)繼續(xù)左移。 但仍然有 iD 。襯底u(yù) N溝道增強(qiáng)型MOS管此時(shí)溝道兩端電壓保持不變，因此漏電流 iD 幾乎不變化，管子進(jìn)入恒流區(qū)。12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)iD幾乎僅僅決定于uGS 。此時(shí)可以把 iD 近似看成 uGS 控制的電流源。u N溝道增強(qiáng)型MOS管5）uGS uGS(th) , uGD =uGS(th) ：襯底12

26、.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)恒流區(qū)擊穿區(qū)可變電阻區(qū)4321051015UGS =5V6V4V3V2VID /mAUDS =10V0123246UGS / VUGs(th)輸出特性轉(zhuǎn)移特性 UDS / VID /mA夾斷區(qū)u N溝道增強(qiáng)型MOS管12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u N溝道耗盡型MOS管制造時(shí),在sio2絕緣層中摻入大量的正離子,即使uGS =0，在正離子的作用下，源-漏之間也存在導(dǎo)電溝道。只要加正向uDS ，就會(huì)產(chǎn)生iD。結(jié)構(gòu)示意圖P源極S漏極D 柵極GBN+N+正離子反型層SiO2只有當(dāng)uGS小于某一值時(shí)，才會(huì)使導(dǎo)電溝道消失，此時(shí)的uGS稱(chēng)為夾斷電壓uGS(off) 。12.3

27、 場(chǎng)效應(yīng)管與MOS邏輯門(mén)u N溝道耗盡型MOS管dN溝道符號(hào)BsgP溝道符號(hào)dBsgdBsgN溝道符號(hào)dBsgP溝道符號(hào)耗盡型MOS管符號(hào)增強(qiáng)型MOS管符號(hào)12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p NMOS NMOS管的開(kāi)關(guān)作用管的開(kāi)關(guān)作用 reRDuiGDS+UDDuouiuoGDSRD+UDD截止?fàn)顟B(tài)等效電路截止?fàn)顟B(tài)等效電路uiuoGDSRD+UDD導(dǎo)通狀態(tài)等效電路導(dǎo)通狀態(tài)等效電路當(dāng)當(dāng) ui UGS(th) 截止時(shí)：iS = 0 ，RDS 109 ，相當(dāng)于漏極和源極斷開(kāi)。導(dǎo)通時(shí)：RDS RDS ，相當(dāng)于漏極和源極短路。12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p NMOS

28、NMOS反相器反相器 reRDuiGDS+UDDuo導(dǎo)通時(shí)，要求 RD RDS ，但集成電路內(nèi)部比較難集成大阻值電阻。T2ui+UDD (10V)uoT1開(kāi)關(guān)管開(kāi)關(guān)管負(fù)載管負(fù)載管12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p NMOS NMOS反相器反相器 reT2ui+UDD (10V)uoT1當(dāng) ui = 8V 時(shí)，T1管導(dǎo)通，輸出uo為低電平當(dāng) ui = 0V 時(shí)，T1管截止，輸出電壓為：uo = uDS1 = UDD uDS2 = (10-2)V = 8V12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS非門(mén)電路非門(mén)電路 re互補(bǔ)對(duì)稱(chēng)MOS電路結(jié)構(gòu)采用P溝道和N溝道增強(qiáng)型MOS管按照互補(bǔ)對(duì)稱(chēng)形

29、式連接而成。特點(diǎn)： 功耗低 工作電壓電流范圍寬 抗干擾能力強(qiáng) 輸入電阻高 扇出系數(shù)大 集成度高T2ui+UDDuoT1CLNMOSNMOS管管PMOSPMOS管管改善輸改善輸出波形出波形提高工提高工作速度作速度12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS非門(mén)電路非門(mén)電路 reT2ui+UDDuoT1CL ui =導(dǎo)通導(dǎo)通截止截止uo= 012.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS非門(mén)電路非門(mén)電路 reT2ui+UDDuoT1CLui = 0截止截止Ugs2 = UDD導(dǎo)通導(dǎo)通uo= 112.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS與非門(mén)電路與非門(mén)電路 reT2T1

30、T3T4+UDDFABA、B當(dāng)中有一個(gè)或全當(dāng)中有一個(gè)或全為低電平時(shí)，為低電平時(shí)，T1、T2中有中有一個(gè)或全部截止，一個(gè)或全部截止，T3、T4中有一個(gè)或全部導(dǎo)通，輸中有一個(gè)或全部導(dǎo)通，輸出出F為高電平為高電平。只有當(dāng)輸入只有當(dāng)輸入A、B全為高全為高電平時(shí)，電平時(shí)，T1和和T2會(huì)都導(dǎo)通，會(huì)都導(dǎo)通，T3和和T4都截止，輸出都截止，輸出Y才會(huì)才會(huì)為低電平。為低電平。FA B12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS或非門(mén)電路或非門(mén)電路 reA、B當(dāng)中有一個(gè)或全當(dāng)中有一個(gè)或全為高電平時(shí)，為高電平時(shí)，T1、T2中有中有一個(gè)或全部導(dǎo)通，一個(gè)或全部導(dǎo)通，T3、T4中有一個(gè)或全部截止，輸中有一個(gè)或全部截止，輸出出F為低電平為低電平。只有當(dāng)輸入只有當(dāng)輸入A、B全為低全為低電平時(shí)，電平時(shí)，T1和和T2會(huì)都截止，會(huì)都截止，T3和和T4都導(dǎo)通，輸出都導(dǎo)通，輸出Y為高為高電平。電平。FABT3T4+UDDT1T2ABF兩個(gè)并聯(lián)的PMOS管作為負(fù)載管兩個(gè)串聯(lián)的NMOS管作為驅(qū)動(dòng)管12.3 場(chǎng)效應(yīng)管與MOS邏輯門(mén)p CMOS CMOS傳輸門(mén)電路傳輸門(mén)電路 reTGcc電路特點(diǎn)： 增強(qiáng)型PMOS和NMOS管按照閉環(huán)互補(bǔ)形式連接； 兩管的源極連接在一起作為輸入端 兩管的漏極連接在一起作為輸出端 VP襯底接5V電壓；VN襯底接-5V電壓 兩管的柵極接互補(bǔ)信號(hào)