第6章-時序邏輯電路

1、6 時序邏輯電路6.1.1 已知一時序電路的狀態(tài)表如表題6.1.1所示，A為輸入信號，試作出相應(yīng)的狀態(tài)圖。解：由狀態(tài)圖的概念及已知的狀態(tài)表，可畫出對應(yīng)的狀態(tài)圖，如圖題解6.1.1所示。6.1.2 已知狀態(tài)表如表題6.1.2所示，輸入為X1X0，試作出相應(yīng)的狀態(tài)圖。解：根據(jù)表題6.1.2所示的狀態(tài)表，作出對應(yīng)的狀態(tài)圖如圖題解6.1.2所示。6.1.3 已知狀態(tài)圖如圖題6.1.3所示，試列出它的狀態(tài)表。解：按圖題6.1.3列出的狀態(tài)表如表題解6.1.3所示。6.1.5 圖題6.1.5所示是某時序電路的狀態(tài)圖，設(shè)電路的初始狀態(tài)為01，當(dāng)序列A=100110（自左至右輸入）時，求該電路輸出Z的序列。解

2、：由圖題6.1.5所示的狀態(tài)圖可知，當(dāng)初態(tài)為01，輸入信號的序列A=100110時，該時序電路將按圖題解6.1.5所示的順序改變狀態(tài)，因而對應(yīng)的輸出序列為Z=011010。6.1.6 已知某時序電路的狀態(tài)表如表題6.1.6所示，輸入A，試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在b，輸入信號A一次是0、1、0、1、1、1、1，試求出其相應(yīng)的輸出。解：根據(jù)表題6.1.6所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解6.1.6（a）當(dāng)從初態(tài)b開始，依次輸入0、1、0、1、1、1、1信號時，該時序電路將按圖題解6.1.6（b）所示的順序改變狀態(tài)，因而其對應(yīng)的輸出為1、0、1、0、1、0、1。 6.2

3、同步時序邏輯電路的分析6.2.1 試分析圖題6.2.1（a）所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為0，試畫出6.2.1（b）所示波形作用下，Q和Z的波形圖。解：由所給電路圖可寫出該電路的狀態(tài)方程和輸出方程，分別為其狀態(tài)表如表題解6.2.1所示，狀態(tài)圖如圖題解6.2.1（a）所示，Q和Z的波形圖如圖題解6.2.1（b）所示。6.2.2 試分析圖題6.2.2（a）所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為0，畫出在圖題6.2.2（b）所示波形作用下，Q和Z的波形圖。解：由所給電路可寫出該電路的狀態(tài)方程和輸出方程其狀態(tài)表如表題解6.2.2所示，狀態(tài)圖如圖題解6.2.2（a

4、）所示，Q和Z的波形圖如圖題解6.2.2（b）所示。6.2.3 試分析圖題6.2.3所示時序電路，畫出狀態(tài)圖。解：由圖題6.2.3所示電路寫出其狀態(tài)方程組和輸出方程，分別為 其狀態(tài)表如表題解6.2.3所示，狀態(tài)圖如圖題解6.2.3所示。6.2.4 分析圖題6.2.4所示電路，寫出它的激勵方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：該電路的激勵方程組為 狀態(tài)方程組為 輸出方程為 根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解6.2.4所示，狀態(tài)圖如圖題解6.2.4所示。6.2.5 分析圖題6.2.5所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組和輸出方程組，畫出狀態(tài)表和狀態(tài)

5、圖。解：由圖題6.2.5所示電路可寫出各觸發(fā)器的激勵方程為該電路的狀態(tài)方程組為輸出方程為 根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6.2.5所示，狀態(tài)圖如圖題解6.2.5所示。6.2.6 試畫出圖題6.2.6（a）所示時序電路的狀態(tài)圖，并畫出對應(yīng)于CP的Q1、Q0和輸出Z的波形，設(shè)電路的初始狀態(tài)為00。解：該電路中的激勵方程組為狀態(tài)方程組和輸出方程分別為根據(jù)狀態(tài)方程組和輸出方程可列出該電路的狀態(tài)表，如表題解6.2.6所示，狀態(tài)圖如圖題解6.2.6（a）所示。圖題解6.2.6（b）所示是Q1、Q0及Z的波形圖。6.3 同步時序邏輯電路的設(shè)計6.3.1 用JK觸發(fā)器設(shè)計一同步時序電路，

6、其狀態(tài)如表題6.3.1所示。解：所要設(shè)計的電路有4個狀態(tài)，需要用兩個JK觸發(fā)器實(shí)現(xiàn)。（1） 列狀態(tài)轉(zhuǎn)換真值表和激勵表由表題6.3.1所示的狀態(tài)表和JK觸發(fā)器的激勵表，可列出轉(zhuǎn)換真值表和對各觸發(fā)器的激勵信號，如表題解6.3.1所示、（2） 求激勵方程組和輸出方程由表題解6.3.1畫出各觸發(fā)器J、K端和電路輸出端Y的卡諾圖，如圖題解6.3.1（a）所示。從而，得到化簡得激勵方程組。 和輸出方程 根據(jù)激勵方程組和輸出方程可畫出電路圖，如圖題解6.3.1（b）所示。6.3.2 某同步時序電路的狀態(tài)圖如圖題6.3.2所示，試寫出用D觸發(fā)器設(shè)計時的最簡激勵方程組。解：由圖題6.3.2所示狀態(tài)圖可知，實(shí)現(xiàn)該

7、同步時序需要用三個D觸發(fā)器。（1） 根據(jù)狀態(tài)圖列出完全的狀態(tài)轉(zhuǎn)換真值表，如表題解6.3.2所示。其中，狀態(tài)圖中未包含的狀態(tài)為不出現(xiàn)的狀態(tài)，其次態(tài)可用無關(guān)項(xiàng)×表示。（2）畫出3個觸發(fā)器的激勵信號D2、D1、D0的卡諾圖。由于D觸發(fā)器的特性方程為 =D,所以可由狀態(tài)轉(zhuǎn)換真值表直接畫出這3個卡諾圖，如圖題解6.3.2所示。（2） 由卡諾圖得到最簡激勵方程組 6.3.3 試用上升沿觸發(fā)的JK觸發(fā)器設(shè)計一同步時序電路，其狀態(tài)圖如圖題6.3.3所示，要求電路使用的門電路最少。解：圖題6.3.3所示的狀態(tài)圖有00、01、10、11四個狀態(tài)，可用兩個上升沿觸發(fā)的JK觸發(fā)器實(shí)現(xiàn)。設(shè)兩個觸發(fā)器的輸出為Q

8、1、Q0,輸入信號為A，輸出信號為Y。(1) 根據(jù)圖題6.3.3所示狀態(tài)圖和JK觸發(fā)器的激勵表，可直接列出相應(yīng)的狀態(tài)轉(zhuǎn)換真值表和激勵信號，如表題解6.3.3所示。（2）畫出激勵信號的卡諾圖，如圖題解6.3.3（a）所示。（3）由卡諾圖得到最簡激勵方程組 和輸出方程 （4）根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解6.3.3（b）所示。6.4 異步時序邏輯電路的分析6.4.1 一時序電路如圖題6.4.1（a）所示，試畫在CP作用下，Q0、Q1、Q2和Z端的波形，設(shè)各觸發(fā)器的初態(tài)均為零。解：圖題6.4.1所示電路是異步時序電路。（1）列出各邏輯方程組根據(jù)邏輯圖列出各觸發(fā)器時鐘信號的邏輯表達(dá)式

9、 （當(dāng)=0時，對于每個CP上升沿，；當(dāng)=1時，對于每個CP下降沿，） 輸出方程 激勵方程組 狀態(tài)方程組（2）列出狀態(tài)表，畫出狀態(tài)圖根據(jù)狀態(tài)方程組、輸出方程及各觸發(fā)器的CP表達(dá)式可列出該電路的狀態(tài)表，如表題解6.4.1所示。具體推導(dǎo)方法如下：由于，所以當(dāng)Q2=0時，對應(yīng)于每個CP上升沿，；當(dāng)Q2=1時，對應(yīng)于每個CP下降沿，。而cp2對應(yīng)于上升沿，即對應(yīng)于Q1由1變0時為1。對表中的每一行，首先由推導(dǎo)出,然后根據(jù)Q1是否從1跳變到0來確定cp2是否為1，再決定。最后，根據(jù)決定Z。逐行類推，得到完全狀態(tài)表。然后根據(jù)表中狀態(tài)的變化順序，畫出完全狀態(tài)圖，如圖題解6.4.1（a）所示。由于輸出Z值取決于

10、，故寫入圓圈內(nèi)。（3）畫出波形圖可按狀態(tài)圖的變化順序，畫出Q2、Q1、Q0和Z對應(yīng)于圖題6.4.1（b）所示CP的波形圖，如圖題解6.4.1（b）所示。這里需要特別注意：因?yàn)镃P0=CP1=CPQ2，因此，要根據(jù)Q2的邏輯值正確確定狀態(tài)變化所對應(yīng)的CP脈沖沿。6.4.2 分析圖題6.4.2所示時序電路CP脈沖同圖題6.4.1（b）。（1） 寫出各觸發(fā)器的CP信號方程和激勵方程。（2） 寫出電路的狀態(tài)方程組和輸出方程。（3） 畫出狀態(tài)表及狀態(tài)圖。（4） 畫出電路的時序圖。解：（1）根據(jù)邏輯圖寫出各觸發(fā)器的CP信號表達(dá)式和激勵方程組 各觸發(fā)器的時鐘信號表達(dá)式 CP0=CP1=CP (對于每個CP上

11、升沿，cp0=cp1=1) CP2=Q0 (對于Q0上升沿，cp2=1) 激勵方程組 （2）寫出電路的狀態(tài)方程組和輸出方程組狀態(tài)方程組 輸出方程 （3）列出狀態(tài)表，畫出狀態(tài)圖根據(jù)狀態(tài)方程組、輸出方程及各觸發(fā)器始終信號cpn可列出該電路的狀態(tài)表，如表題解6.4.2所示。具體方法如下：由于相應(yīng)于每個CP上升沿，所以對表中的每一行，首先由推導(dǎo)出，最后確定Z。逐行類推，得到完全狀態(tài)表。表中狀態(tài)的變換順序?yàn)?00101100001010000，據(jù)此畫出完全狀態(tài)圖，如圖題解6.4.2（a）所示。由于輸出Z只取決于Q2Q0，故寫入圓圈內(nèi)。（4）畫出電路的時序圖可按狀態(tài)圖的變化順序，畫出Q2、Q1、Q0和Z對

12、應(yīng)于圖題6.4.1（b）所示CP的時序圖，如圖題解6.4.2（b）所示。 6.5 若干典型的時序邏輯集成電路6.5.1 試畫出圖題6.5.1所示邏輯電路的輸出（Q3Q0）波形，并分析該電路的邏輯功能。解：當(dāng)啟動信號端輸入一低電平時，使S1=1，這時有S0=S1=1，移位寄存器74HC194執(zhí)行并行輸入功能，=1110。啟動信號撤消后，由于=0，經(jīng)兩級與非門后，使S1=0，這是有S1S0=01，寄存器開始執(zhí)行右移操作。在移位過程中，因?yàn)?、中總有一個位0，因而能夠維持S1S0=01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其尾翼情況如圖題解6.5.1所示。由圖題解6.5.1可知，該電路能按固定的時序輸出低電平

13、脈沖，是一個四相時序脈沖生產(chǎn)電路。6.5.2 試用兩片74HC194構(gòu)成8位雙向移位寄存器。解：用兩片74HC194組成8位雙向移位寄存器時，只需將低位芯片的Q3接至高位芯片的右移串行輸入端 ,而將高位芯片的接到低位芯片的左移串行輸入端，同時把兩芯片的、CP、CR分別連接在一起作為相應(yīng)信號輸入端。其電路如圖題解6.5.2所示。6.5.3 在某計數(shù)器的輸出端觀察到如圖題6.5.3所示的波形，試確定該計數(shù)器的模。解：由圖題6.5.3所示的波形可知，該計數(shù)器計數(shù)過程中，在連續(xù)出現(xiàn)010、000、001、100、011、101六個不同的狀態(tài)后，又按原來順序變換了四個狀態(tài)，故計數(shù)器的?？赡転?。6.5.

14、4 試用下降沿觸發(fā)的JK觸發(fā)器組成4位異步二進(jìn)制減計數(shù)器，畫出邏輯圖。解：n位二進(jìn)制異步計數(shù)器需要用n個處于工作狀態(tài)的觸發(fā)器組成，因此4位異步二進(jìn)制減計數(shù)器需要用4個觸發(fā)器組成。當(dāng)用JK觸發(fā)器組成時，首先應(yīng)將各JK觸發(fā)器接成計數(shù)工作狀態(tài)，即將各觸發(fā)器的J、K端均接至高電平。然后決定級間連接方式，即按照二進(jìn)制減計數(shù)規(guī)則：當(dāng)?shù)臀挥|發(fā)器的Q端已經(jīng)為0時，再輸入一個計數(shù)脈沖，Q端應(yīng)翻轉(zhuǎn)為1，同時向高1位發(fā)出借位信號，使高1位觸發(fā)器翻轉(zhuǎn)。因?yàn)槭怯孟陆笛赜|發(fā)的觸發(fā)器，所以要將低位觸發(fā)器的端接至高1位觸發(fā)器的時鐘輸入端。這樣，當(dāng)?shù)臀坏腝端由0變?yōu)?時，它的端由1變?yōu)?，正好作為高1位觸發(fā)器的時鐘信號。按照上

15、述步驟用下降沿觸發(fā)的JK觸發(fā)器組成的4位異步二進(jìn)制減計數(shù)器電路如圖題解6.5.4所示。6.5.5 試用下降沿觸發(fā)的D觸發(fā)器組成4位異步二進(jìn)制加計數(shù)器，畫出邏輯圖。解：首先將4個觸發(fā)器接成計數(shù)工作狀態(tài)，即將各觸發(fā)器的D端與其端相連接。然后決定級間連接方式，即按照二進(jìn)制加計數(shù)規(guī)則：當(dāng)?shù)臀挥|發(fā)器的Q端已經(jīng)為1時，再輸入一個計數(shù)脈沖后Q端應(yīng)翻轉(zhuǎn)為0，同時向高1位觸發(fā)器發(fā)出進(jìn)位信號，使高1位翻轉(zhuǎn)。因?yàn)槭怯孟陆笛赜|發(fā)的觸發(fā)器，所以只要將低位觸發(fā)器的Q端接至高1位觸發(fā)器的時鐘輸入端，當(dāng)?shù)臀坏腝端由1變?yōu)?時，正好作為高1位觸發(fā)器的時鐘信號。按照上述步驟用下降沿觸發(fā)的D觸發(fā)器組成的4位異步二進(jìn)制加計數(shù)器電路如

16、圖題解6.5.5所示。6.5.6 試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進(jìn)制加計數(shù)器，畫出邏輯圖。解：3位二進(jìn)制計數(shù)器需要用3個觸發(fā)器。因是同步計數(shù)器，故各觸發(fā)器的CP端接同一時鐘脈沖源。（1） 列出該計數(shù)器的狀態(tài)表和激勵表，如表題解5.5.6所示。（2） 用卡諾圖化簡，如圖題解5.5.6（a）所示，求激勵方程組。 （3） 畫出該計數(shù)器的邏輯電路圖，如圖題解5.5.6（b）所示。6.5.9 試用上升沿觸發(fā)的D觸發(fā)器和門電路設(shè)計一個同步三進(jìn)制計數(shù)器。解：這是非二進(jìn)制同步計數(shù)器的設(shè)計。三進(jìn)制計數(shù)器需要2個觸發(fā)器。（1） 列出狀態(tài)表和激勵表，如表題解6.5.9所示。（2）畫出卡諾圖，如圖題解

17、6.5.9（a）所示，化簡后，得到狀態(tài)方程組（即激勵方程組） （3）畫出該計數(shù)器的邏輯電路圖，如圖題解6.5.9（b）所示。（4）檢查自啟動能力。將電路的無效狀態(tài)Q1=0、Q0=1代入狀態(tài)方程組，其次態(tài)為Q1=Q0=1，即電路能自動進(jìn)入有效狀態(tài)11，因此，所設(shè)計的計數(shù)器能夠自啟動。 6.5.11 試分析圖題6.5.11所示電路，畫出它的狀態(tài)圖，說明它是幾進(jìn)制計數(shù)器。解：圖題6.5.11所示電路由74HCT161用“反饋清零法”構(gòu)成的計數(shù)器。設(shè)電路的初始狀態(tài)為0000，在第10個脈沖作用后，=1010。這時，Q3、Q1信號經(jīng)與非門使74HCT161的異步清零輸入端CR由1變?yōu)?，使整個計數(shù)器回到

18、0000狀態(tài)，完成一個計數(shù)周期。此后CR恢復(fù)為1，計數(shù)器又進(jìn)入正常計數(shù)狀態(tài)。其中，1010僅在極短的時間內(nèi)出現(xiàn)，電路的基本狀態(tài)只有00001001十個狀態(tài)，狀態(tài)圖如圖題解6.5.11所示。該電路經(jīng)10個時鐘脈沖完成一次循環(huán)，因此，模為M=10，是十進(jìn)制計數(shù)器。6.5.13 試分析圖題6.5.13所示電路，畫出它的狀態(tài)圖，說明它是幾進(jìn)制計數(shù)器。解：圖題6.5.13所示電路是由74HCT161用“反饋清零法”構(gòu)成的計數(shù)器。設(shè)電路初態(tài)為0000，在第10個計數(shù)脈沖作用后，=1010，使并行置數(shù)使能端由1變成0而有效，由于74HCT161是同步預(yù)置計數(shù)器，因此只有在第11個計數(shù)脈沖作用后，數(shù)據(jù)輸入端=

19、0000的狀態(tài)才被置入計數(shù)器，使=0000。電路的狀態(tài)圖與圖解6.5.12相同，它是一個十一進(jìn)制計數(shù)器。6.5.14 試分析圖題6.5.14所示電路，畫出它的狀態(tài)圖，說明它是幾進(jìn)制計數(shù)器。解：圖題6.5.14所示電路74HCT161用“反饋清零法”構(gòu)成的計數(shù)器。設(shè)電路的初態(tài)為并行置入的數(shù)據(jù)=0101，在第10個計數(shù)脈沖作用后，變成1111，使進(jìn)位信號TC=1，并行置數(shù)使能端由1變成0，因此在第11個計數(shù)脈沖作用后，數(shù)據(jù)輸入端=0101的狀態(tài)被置入計數(shù)器，使=0101，為新的計數(shù)周期做好準(zhǔn)備。電路的狀態(tài)圖如圖題解6.5.14所示，它有11個狀態(tài)，是一個十一進(jìn)制計數(shù)器。6.5.15 試用74HCT

20、161設(shè)計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進(jìn)制數(shù)10011111。解：由設(shè)計要求可知，74HCT161在計數(shù)過程中藥跳過00001000九個狀態(tài)而保留10011111七個狀態(tài)。因此，可用“反饋置數(shù)法”實(shí)現(xiàn)：令74HCT161的數(shù)據(jù)輸入端=1001，并將進(jìn)位信號TC經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計的電路如圖題解6.5.15所示。6.5.16 試分析圖題6.5.16所示電路，說明它是多少進(jìn)制的計數(shù)器，采用了何種進(jìn)位方式。解：在圖題6.5.16所示電路中，當(dāng)?shù)臀恍酒嫕M16個狀態(tài)，其輸出變?yōu)槿?狀態(tài)后，使進(jìn)位信號TC也變?yōu)?時，右鄰高位芯片的計數(shù)使能信號才為1，該芯片在下一個CP有效沿才能計數(shù)一次。因?yàn)殡娐酚?片74HCT161級聯(lián)而成，故為=4 096進(jìn)制計數(shù)器。74HCT161內(nèi)部采用的是并行進(jìn)位方式，而3個芯片間則采用的是串行進(jìn)位方式。這種并串行結(jié)合的進(jìn)位方式，既兼顧了進(jìn)位的快速性，又能使進(jìn)位電路（芯片外地電路連接）得到簡化。實(shí)際上，主教材中圖6.5.16的接法（CEP的接法不同）具有最高的計數(shù)速度，讀者可結(jié)合74×161的內(nèi)部電路結(jié)構(gòu)進(jìn)一步理解。6.5.18 試分析圖題6.5.18所示電路，