計算機組成原理第12講_微操作

1、計算機組成原理Principles of Computer Organization廣義雙語教學(xué)課程09/skyclass25/青島理工大學(xué) 校級精品課程http:/ 中央處理器中央處理器Chapter 6 Central Processing UnitDeveloping new, high-end CPUs is a very costly proposition. Both the logical complexity (needing very large logic design and logic verification teams and s

2、imulation farms with perhaps thousands of computers) and the high operating frequencies (needing large circuit design teams and access to the state-of-the-art fabrication process) account for the high cost of design for this type of chip. (2)盛建倫3中央處理器的組成中央處理器的組成 CPU的基本組成包括：運算部件、寄存器、總線、時序系的基本組成包括：運算部

3、件、寄存器、總線、時序系統(tǒng)、指令譯碼器統(tǒng)、指令譯碼器ID和微操作命令產(chǎn)生部件等。和微操作命令產(chǎn)生部件等。2指令部件指令部件 指令譯碼器指令譯碼器(Instruction Decoder)的功能是對指令寄存器中功能是對指令寄存器中的指令指令的操作碼進行分析操作碼進行分析（譯碼譯碼），決定應(yīng)該執(zhí)行決定應(yīng)該執(zhí)行的基本操作基本操作。1運算部件運算部件 ALU； 定點乘法、除法部件；定點乘法、除法部件； 浮點部件。浮點部件。 指令部件指令部件的主要任務(wù)任務(wù)是完成取指令完成取指令和分析指令分析指令。包括：程序程序計數(shù)器計數(shù)器、指令寄存器指令寄存器、指令譯碼器指令譯碼器ID和地址形成部件地址形成部件。地址形

4、成部件根據(jù)操作數(shù)地址形成部件根據(jù)操作數(shù)的尋址方式形成操作數(shù)尋址方式形成操作數(shù)的有效地址有效地址。盛建倫43寄存器寄存器CPU中的寄存器可分為通用寄存器通用寄存器和專用寄存器專用寄存器兩大類。 通用寄存器通用寄存器 General-purpose Register 通用寄存器通用寄存器主要用于存放參與運算存放參與運算的數(shù)據(jù)數(shù)據(jù)和運算結(jié)果，運算結(jié)果，有的還可以作為變址寄存器、計數(shù)器、地址指針變址寄存器、計數(shù)器、地址指針等。 CISC機的CPU通常設(shè)有幾個或十幾個通用寄存器，RISC機的CPU則可能有多達上百個通用寄存器。在CPU中設(shè)置眾多的通用寄存器的目的主要是為了減少計算過程中的訪存次數(shù)。 通用

5、寄存器組通用寄存器組是程序可訪問程序可訪問的。其中，最重要最重要的是累加寄存器累加寄存器Accumulator。CPU內(nèi)通用寄存器內(nèi)通用寄存器的位數(shù)位數(shù)取決于機器字長，機器字長，與ALU的位數(shù)相同。位數(shù)相同。 此外，在此外，在CPU中中可能還有幾個暫存器幾個暫存器，一般在ALU入口入口，主要用于暫時保存暫時保存ALU運算所需要運算所需要的兩個操作數(shù)之一兩個操作數(shù)之一。暫存器暫存器對程程序員序員是透明的透明的transparent （用戶不可見的）。盛建倫5 CPU至少包含至少包含以下5個專用寄存器：程序計數(shù)器PC，指令寄存器IR，存儲器數(shù)據(jù)寄存器MDR，存儲器地址寄存器MAR，程序狀態(tài)字寄存器

6、PSWR。 專用寄存器專用寄存器 程序計數(shù)器程序計數(shù)器PC (Program Counter) 程序計數(shù)器程序計數(shù)器是用來存放要取存放要取的下一條指令下一條指令在主存儲器的地址存儲器的地址的，有自動加有自動加1功能。程序計數(shù)器功能。程序計數(shù)器的位數(shù)位數(shù)取決于CPU能夠訪問能夠訪問的程序程序存儲空間存儲空間的大小大小，一般與地址總線地址總線的線數(shù)相同線數(shù)相同。 當(dāng)程序當(dāng)程序是順序執(zhí)行順序執(zhí)行時，每取一個指令字，程序計數(shù)器，每取一個指令字，程序計數(shù)器PC自動自動加加1，形成下一條指令，形成下一條指令的地址。地址。當(dāng)程序發(fā)生轉(zhuǎn)移程序發(fā)生轉(zhuǎn)移時，用轉(zhuǎn)移目標(biāo)轉(zhuǎn)移目標(biāo)地址取代地址取代PC原來原來的值作為下

7、一條指令值作為下一條指令的地址。地址。盛建倫6專用寄存器 指令寄存器指令寄存器IR (Instruction Register) 指令寄存器指令寄存器IR是用來存放是用來存放（從存儲器取來）當(dāng)前正在執(zhí)行的當(dāng)前正在執(zhí)行的指令的。指令寄存器的位數(shù)取決于指令字長。指令的。指令寄存器的位數(shù)取決于指令字長。 程序狀態(tài)字寄存器程序狀態(tài)字寄存器PSWR （Program State Word Register） 程序狀態(tài)字寄存器程序狀態(tài)字寄存器（或稱為狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器F/條件碼寄存器條件碼寄存器）用于存放程序狀態(tài)字用于存放程序狀態(tài)字 Program State Word 。 程序狀態(tài)字的每個位表

8、示程序或機器運行的某個狀態(tài)，包括程序狀態(tài)字的每個位表示程序或機器運行的某個狀態(tài)，包括執(zhí)行算術(shù)運算、邏輯運算、移位操作指令后的狀態(tài)，以及一些控執(zhí)行算術(shù)運算、邏輯運算、移位操作指令后的狀態(tài)，以及一些控制標(biāo)志制標(biāo)志（中斷、陷阱等）。盛建倫7 存儲器地址寄存器的內(nèi)容是存儲器地址寄存器的內(nèi)容是CPU訪存時要讀訪存時要讀/寫的存儲單元的寫的存儲單元的地址地址。存儲器地址寄存器存儲器地址寄存器MAR的位數(shù)取決于的位數(shù)取決于CPU（讀寫數(shù)據(jù)時讀寫數(shù)據(jù)時）能夠訪問的存儲空間的大小能夠訪問的存儲空間的大小，一般與地址總線的線數(shù)相同一般與地址總線的線數(shù)相同。 存儲器數(shù)據(jù)寄存器存儲器數(shù)據(jù)寄存器MDR (Memory

9、Data Register) 存儲器數(shù)據(jù)寄存器用于暫時保存從主存儲器取來的一個數(shù)據(jù)存儲器數(shù)據(jù)寄存器用于暫時保存從主存儲器取來的一個數(shù)據(jù)字或即將寫入主存儲器的一個數(shù)據(jù)字。存儲器數(shù)據(jù)寄存器字或即將寫入主存儲器的一個數(shù)據(jù)字。存儲器數(shù)據(jù)寄存器MDR的的位數(shù)取決于數(shù)據(jù)總線的寬度。位數(shù)取決于數(shù)據(jù)總線的寬度。 存儲器地址寄存器存儲器地址寄存器MAR (Memory Address Register) 此外，此外，CPU中可能還有其他一些專用寄存器：中斷向量寄存中可能還有其他一些專用寄存器：中斷向量寄存器器Interrupt Vector Register 、堆棧指針堆棧指針Stack Pointer等。等。

10、專用寄存器盛建倫8 處理機通過系統(tǒng)總線與主存儲器和計算機系統(tǒng)內(nèi)的其他部件處理機通過系統(tǒng)總線與主存儲器和計算機系統(tǒng)內(nèi)的其他部件進行信息傳送。進行信息傳送。系統(tǒng)總線通常包括系統(tǒng)總線通常包括：地址總線地址總線，數(shù)據(jù)總線數(shù)據(jù)總線，控制總線控制總線。計算機的字長與數(shù)據(jù)總線的寬度不一定相同。計算機的字長與數(shù)據(jù)總線的寬度不一定相同。 總線是由多個設(shè)備共享的傳送信息的一簇公共的信號線及總線是由多個設(shè)備共享的傳送信息的一簇公共的信號線及相關(guān)邏輯。相關(guān)邏輯。4總線總線 Bus 處理機內(nèi)部總線處理機內(nèi)部總線用于處理機內(nèi)部用于處理機內(nèi)部各個部件之間部件之間的信息傳送信息傳送。 系統(tǒng)總線系統(tǒng)總線單總線單總線雙總線雙總線

11、三總線三總線盛建倫9 脈沖源產(chǎn)生一定頻率的脈沖信號作為機器的時鐘脈沖。由時脈沖源產(chǎn)生一定頻率的脈沖信號作為機器的時鐘脈沖。由時序電路產(chǎn)生周期、節(jié)拍、工作脈沖等時序信號。序電路產(chǎn)生周期、節(jié)拍、工作脈沖等時序信號。6微操作控制信號形成部件（控制單元微操作控制信號形成部件（控制單元CU）根據(jù)指令分析指令分析的結(jié)果和時序信號時序信號，產(chǎn)生相應(yīng)產(chǎn)生相應(yīng)的微操作控制信號微操作控制信號。5時序系統(tǒng)時序系統(tǒng)包括：脈沖源、啟停線路、時序信號形成部件等。包括：脈沖源、啟停線路、時序信號形成部件等。 CPU的各種操作需要嚴格的定時控制的各種操作需要嚴格的定時控制。為了保證指令及各個為了保證指令及各個微操作的執(zhí)行按正

12、確順序完成微操作的執(zhí)行按正確順序完成，需要相應(yīng)的控制指令周期需要相應(yīng)的控制指令周期、機器機器周期的周期信號周期的周期信號、節(jié)拍電位節(jié)拍電位、節(jié)拍脈沖等節(jié)拍脈沖等。 微操作命令序列的形成方法有組合邏輯（硬布線）和微程序微操作命令序列的形成方法有組合邏輯（硬布線）和微程序兩大類。兩大類。 根據(jù)微操作控制信號的形成方法，控制器可分為：微程序控根據(jù)微操作控制信號的形成方法，控制器可分為：微程序控制器，硬布線（組合邏輯）控制器兩大類。制器，硬布線（組合邏輯）控制器兩大類。盛建倫10微操作命令的分析微操作命令的分析 一條一條指令的運行過程可以分為指令的運行過程可以分為3個階段：取指令階段、分個階段：取指令

13、階段、分析取數(shù)階段、執(zhí)行階段。析取數(shù)階段、執(zhí)行階段。1. 取指令階段取指令階段 Fetch the Instruction 把指令從主存儲器中取出來并送到指令寄存器中去。把指令從主存儲器中取出來并送到指令寄存器中去。 把程序計數(shù)器把程序計數(shù)器PC的內(nèi)容的內(nèi)容（直接或通過MAR）送到地址總送到地址總線上。線上。 由控制單元經(jīng)控制總線向存儲器發(fā)出讀命令。由控制單元經(jīng)控制總線向存儲器發(fā)出讀命令。 等待一段時間后等待一段時間后，從主存儲器中讀出的指令出現(xiàn)在數(shù)據(jù)總從主存儲器中讀出的指令出現(xiàn)在數(shù)據(jù)總線上線上，從數(shù)據(jù)總線將取出的指令讀入從數(shù)據(jù)總線將取出的指令讀入（可以暫時放在MDR）。 把指令送到把指令送到

14、CPU的指令寄存器的指令寄存器IR。 程序計數(shù)器程序計數(shù)器PC加加1，為取下一條指令做好準備。，為取下一條指令做好準備。盛建倫112分析取數(shù)階段分析取數(shù)階段 從存儲器取來的指令一進入指令寄存器，指令譯碼器就開始從存儲器取來的指令一進入指令寄存器，指令譯碼器就開始對指令操作碼譯碼，并根據(jù)尋址方式形成操作數(shù)有效地址。對指令操作碼譯碼，并根據(jù)尋址方式形成操作數(shù)有效地址。 對于不同的尋址方式有不同的尋址操作。如果操作數(shù)在主存對于不同的尋址方式有不同的尋址操作。如果操作數(shù)在主存儲器，還需要訪問主存取數(shù)。儲器，還需要訪問主存取數(shù)。 訪問存儲器取操作數(shù)時，首先把主存地址寄存器訪問存儲器取操作數(shù)時，首先把主存

15、地址寄存器MAR的內(nèi)容的內(nèi)容送到地址總線，接著發(fā)出存儲器讀命令。等待一段時間后，從數(shù)送到地址總線，接著發(fā)出存儲器讀命令。等待一段時間后，從數(shù)據(jù)總線將從存儲器讀出的數(shù)據(jù)讀入據(jù)總線將從存儲器讀出的數(shù)據(jù)讀入CPU并送到并送到CPU的數(shù)據(jù)寄存器數(shù)據(jù)寄存器MDR。 任何一條指令的執(zhí)行都是從取指令操作開始，所以，取指令任何一條指令的執(zhí)行都是從取指令操作開始，所以，取指令操作稱為公共操作。操作稱為公共操作。盛建倫123執(zhí)行階段執(zhí)行階段 Execute 在執(zhí)行階段完成指令規(guī)定的運算操作并將結(jié)果送入指定的地在執(zhí)行階段完成指令規(guī)定的運算操作并將結(jié)果送入指定的地方方（寄存器、主存單元、I/O端口）。 把數(shù)據(jù)寫到存儲

16、器時，首先把主存地址寄存器把數(shù)據(jù)寫到存儲器時，首先把主存地址寄存器MAR的內(nèi)容送的內(nèi)容送到地址總線，數(shù)據(jù)寄存器到地址總線，數(shù)據(jù)寄存器MDR的內(nèi)容送到數(shù)據(jù)總線，接著發(fā)出存的內(nèi)容送到數(shù)據(jù)總線，接著發(fā)出存儲器寫命令，等待一段時間后存儲器寫周期結(jié)束。儲器寫命令，等待一段時間后存儲器寫周期結(jié)束。如果運算結(jié)果要寫入主存儲器，還需要做存儲器寫操作。如果運算結(jié)果要寫入主存儲器，還需要做存儲器寫操作。 在指令的執(zhí)行階段執(zhí)行階段發(fā)出什么操作控制信號操作控制信號（微命令微命令）與指令指令功能功能、尋址方式尋址方式和CPU內(nèi)數(shù)據(jù)傳送數(shù)據(jù)傳送的通路通路等有關(guān)。程序計數(shù)器PCOP地址碼指令寄存器指令譯碼器ID微操作控制信

17、號形成部件脈 沖源啟停線路時 序信 號產(chǎn) 生部件運算器ALU通用寄存器組狀態(tài)寄存器數(shù)據(jù)寄存器MDR地址寄存器MARCLK+1ResetReset中斷機構(gòu)DBABCB主存儲器I/O指令數(shù)據(jù)操 作 數(shù)地址指令地址轉(zhuǎn)移地址形 式地址總線控制控制器的基本組成框圖14取指令周期取指令周期 Fetching Cycle取指令的過程可歸納為以下幾個操作：取指令的過程可歸納為以下幾個操作： 現(xiàn)行指令地址送到存儲器地址寄存器，現(xiàn)行指令地址送到存儲器地址寄存器，并送上過地址總線 向主存儲器發(fā)出讀命令，啟動主存作讀操作，向主存儲器發(fā)出讀命令，啟動主存作讀操作， 將將MAR（通過地址總線）所指的主存單元中的內(nèi)容所指的

18、主存單元中的內(nèi)容 （指令）經(jīng)數(shù)據(jù)總線讀入經(jīng)數(shù)據(jù)總線讀入MDR， 把指令送到指令寄存器把指令送到指令寄存器IR。 形成下一條指令的地址形成下一條指令的地址,記作 PCMAR記作 1R記作 M(MAR) MDR記作 MDR IR 記作 (PC)+1 PC間指周期間指周期間指周期完成取操作數(shù)有效地址的任務(wù), 操作如下： 將指令的地址碼部分送到存儲器地址寄存器，將指令的地址碼部分送到存儲器地址寄存器， 向主存儲器發(fā)出讀命令向主存儲器發(fā)出讀命令R，啟動主存的讀操作，啟動主存的讀操作， 將將MAR（通過地址總線）所指的主存單元中的內(nèi)容所指的主存單元中的內(nèi)容（有效地址）經(jīng)數(shù)據(jù)總線讀入經(jīng)數(shù)據(jù)總線讀入MDR，

19、把操作數(shù)有效地址送到存儲器地址寄存器存儲器地址寄存器,記作 Ad(IR) MAR記作 1R記作 M(MAR) MDR記作 MDR MAR盛建倫16 除間指周期外，其它一些尋址方式如果操作數(shù)在主存儲器，除間指周期外，其它一些尋址方式如果操作數(shù)在主存儲器，在形成操作數(shù)有效地址（并送到存儲器地址寄存器中）后，也需在形成操作數(shù)有效地址（并送到存儲器地址寄存器中）后，也需要訪問主存取數(shù)。操作如下：要訪問主存取數(shù)。操作如下： 向主存儲器發(fā)出讀命令向主存儲器發(fā)出讀命令R，啟動主存作讀操作，啟動主存作讀操作， 記作 1R 將將MAR（通過地址總線通過地址總線）所指的主存單元中的內(nèi)容所指的主存單元中的內(nèi)容（數(shù)據(jù)

20、）經(jīng)數(shù)據(jù)總線讀入經(jīng)數(shù)據(jù)總線讀入MDR，記作 M(MAR) MDR盛建倫17 不同指令在執(zhí)行周期的微操作是不同的不同指令在執(zhí)行周期的微操作是不同的，下面分下面分“非訪存指非訪存指令令”，“訪存指令訪存指令”，“轉(zhuǎn)移類指令轉(zhuǎn)移類指令”討論討論：執(zhí)行周期執(zhí)行周期 Execution Cycle1非訪存指令非訪存指令（1）清除累加器指令）清除累加器指令CLA該指令完成累加器清零的操作，該指令完成累加器清零的操作，記作 0ACC（2）累加器取反指令）累加器取反指令COM該指令完成累加器內(nèi)容取反的操作，該指令完成累加器內(nèi)容取反的操作，記作ACCACC （3）累加器加）累加器加1指令指令I(lǐng)NC該指令完成累加

21、器內(nèi)容加該指令完成累加器內(nèi)容加1，結(jié)果送累加器的操作，結(jié)果送累加器的操作，記作 (ACC)+1ACC盛建倫18該指令完成累加器內(nèi)容算術(shù)右移該指令完成累加器內(nèi)容算術(shù)右移1位的操作，位的操作，記作R(ACC)ACC，ACC0ACC0（5）循環(huán)左移）循環(huán)左移1位指令位指令CSL該指令完成累加器內(nèi)容循環(huán)左移該指令完成累加器內(nèi)容循環(huán)左移1位的操作，位的操作，記作L(ACC)ACC，ACC0ACCn（6）停機指令）停機指令STP該指令將運行標(biāo)志觸發(fā)器該指令將運行標(biāo)志觸發(fā)器G置置0，記作 0G（4）算術(shù)右移）算術(shù)右移1位指令位指令SHR1非訪存指令非訪存指令盛建倫19（1）加法指令）加法指令A(yù)DD X 該指

22、令完成累加器內(nèi)容與主存該指令完成累加器內(nèi)容與主存X單元的內(nèi)容相加，結(jié)果送累單元的內(nèi)容相加，結(jié)果送累加器的操作，加器的操作，操作表達式（2）減法指令）減法指令SUB X2訪存指令訪存指令 該指令完成累加器內(nèi)容與主存該指令完成累加器內(nèi)容與主存X單元的內(nèi)容相減，結(jié)果送累單元的內(nèi)容相減，結(jié)果送累加器的操作，加器的操作，操作表達式（執(zhí)行周期執(zhí)行周期）(ACC)+ (MDR)ACC(ACC)(MDR)ACC（執(zhí)行周期執(zhí)行周期）M(MAR) MDR （存儲器讀周期）（存儲器讀周期）X MAR （形成操作數(shù)有效地址后）盛建倫20（4）取數(shù)指令）取數(shù)指令LDA X該指令將一主存單元的內(nèi)容取到累加器中，該指令將一

23、主存單元的內(nèi)容取到累加器中，操作表達式（5）存數(shù)指令）存數(shù)指令STA X該指令將累加器內(nèi)容寫入主存該指令將累加器內(nèi)容寫入主存X單元中，單元中，操作表達式2訪存指令訪存指令(MDR)ACC（執(zhí)行周期）（執(zhí)行周期）(ACC) MDR（3）與指令）與指令A(yù)ND X 該指令完成累加器內(nèi)容與一主存單元的內(nèi)容相與，結(jié)果送累該指令完成累加器內(nèi)容與一主存單元的內(nèi)容相與，結(jié)果送累加器的操作，加器的操作，操作表達式(ACC) (MDR)ACC（執(zhí)行周期執(zhí)行周期）盛建倫213轉(zhuǎn)移類指令轉(zhuǎn)移類指令（1）無條件轉(zhuǎn)移指令）無條件轉(zhuǎn)移指令JMP X指令的地址碼部分送指令的地址碼部分送PC，操作表達式（2）條件轉(zhuǎn)移指令）條件

24、轉(zhuǎn)移指令 根據(jù)前面一條指令執(zhí)行的結(jié)果根據(jù)前面一條指令執(zhí)行的結(jié)果（對標(biāo)志寄存器的影響對標(biāo)志寄存器的影響）決決定是否轉(zhuǎn)移。定是否轉(zhuǎn)移。Ad (IR)PC進位進位轉(zhuǎn)移指令轉(zhuǎn)移指令JC X 如果進位標(biāo)志如果進位標(biāo)志C=1，則指令的地址碼部分送，則指令的地址碼部分送PC，否則順序執(zhí)，否則順序執(zhí)行。行。操作表達式PCPCCIRAdC)()(盛建倫22負負轉(zhuǎn)移指令轉(zhuǎn)移指令JN X如果標(biāo)志如果標(biāo)志N=1，則指令的地址碼部分送則指令的地址碼部分送PC，否則順序執(zhí)行否則順序執(zhí)行。操作表達式PCPCNIRAdN)()(進位轉(zhuǎn)移指令JC X 如果進位標(biāo)志C=1，則指令的地址碼部分送PC，否則順序執(zhí)行。操作表達式PCP

25、CCIRAdC)()(零零轉(zhuǎn)移指令轉(zhuǎn)移指令JZ X如果標(biāo)志如果標(biāo)志Z=1，則指令的地址碼部分送則指令的地址碼部分送PC，否則順序執(zhí)行否則順序執(zhí)行。PCPCZIRAdZ)()(操作表達式（2）條件轉(zhuǎn)移指令根據(jù)前面一條指令執(zhí)行的結(jié)果（對標(biāo)志寄存器的影響）決定是否轉(zhuǎn)移 指令的執(zhí)行過程可以進一步分解成一系列微操作。微操作指令的執(zhí)行過程可以進一步分解成一系列微操作。微操作序列與機器內(nèi)部的數(shù)據(jù)通路有關(guān)。序列與機器內(nèi)部的數(shù)據(jù)通路有關(guān)。微操作控制信號舉例微操作控制信號舉例ALU指令譯碼器IRPCMARMDRR0RN-1YZ數(shù)據(jù)線地址線存儲總線微命令微命令Microcommand是是微操作的控制信號微操作的控制

26、信號微操作微操作Microoperation是微命令微命令的操作過程操作過程，是執(zhí)行部件接受微命令執(zhí)行部件接受微命令后所進行所進行的最基本最基本的操作操作CPU內(nèi)部內(nèi)部總線總線例例1通用寄存器之間傳送數(shù)據(jù)通用寄存器之間傳送數(shù)據(jù) 要把寄存器要把寄存器R1的內(nèi)容的內(nèi)容傳送到寄存器傳送到寄存器R4，（R1）R4R1out，R4in 有效有效ALURiYZYinZinRiinRioutZoutALUinALU控制+-暫存器暫存器暫存器暫存器需要下列微命令：需要下列微命令：例例2ALU完成算術(shù)邏輯運算完成算術(shù)邏輯運算 要將寄存器要將寄存器R1的內(nèi)容與寄的內(nèi)容與寄存器存器R2的內(nèi)容相加，結(jié)果送到的內(nèi)容相加

27、，結(jié)果送到寄存器寄存器R3。記作：（記作：（R1）+（R2）R3微操作序列如下：微操作序列如下：第第1步步 （R1）YR1out，Yin 有效有效第第2步（步（R2）+(Y)ZR2out，ALUin，+，Zin 有效有效第第3步步 (Z)R3Zout，R3in 有效有效ALURiYZYinZinRiinRioutZoutALUinA L U控制+-MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIR（R1out，MARin 有效有效） M（MAR）MDR假

28、設(shè)，要訪問的主存假設(shè)，要訪問的主存單元的地址在單元的地址在R1中，中，從主存讀入的字放到從主存讀入的字放到R2中。中。例例3從主存儲器讀從主存儲器讀1個數(shù)據(jù)字個數(shù)據(jù)字主存單元的地址送到主存單元的地址送到MAR后，就打開三態(tài)門出現(xiàn)在地址線上后，就打開三態(tài)門出現(xiàn)在地址線上微操作如下：微操作如下： （R1）MAR 1R（MDR）R2（MDRout，R2in 有效）有效）MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIRMDRout，IRin 有效有效(（R0）

29、)+（R1）（R0）一條指令的執(zhí)行過程舉例該指令實現(xiàn)如下操作：該指令實現(xiàn)如下操作：1加法指令加法指令 ADD R0，R1 （PC）MAR 1R （MDR）IR（1）取指周期）取指周期 M(MAR)MDR （PC）+1PCPCout，MARin 有效有效MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIRPC+1 有效有效（2）取數(shù)周期）取數(shù)周期 （R0）MAR 1R M(MAR)MDRYR0out，MARin 有效有效MDRout，Yin 有效有效MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIR(（R0）)+（R1）（R0）（3）執(zhí)行周期）執(zhí)行周期 (R1)+(Y)Z (Z)MDR假設(shè)假設(shè)MAR的內(nèi)容沒有改變，否則應(yīng)同時有（的內(nèi)容沒有改變，否則應(yīng)同時有（R0）MAR 1W Zout，MDRin 有效有效MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARin