集成電子技術基礎教程第二篇第4章121

1、集成電子技術基礎教程集成電子技術基礎教程ldc集成電子技術基礎教程集成電子技術基礎教程2003 2004學年第學年第1學期學期集成電子技術基礎教程集成電子技術基礎教程ldc第二篇第二篇 數(shù)字電路和系統(tǒng)數(shù)字電路和系統(tǒng)第四章第四章 集成觸發(fā)器和時序邏輯電路集成觸發(fā)器和時序邏輯電路集成電子技術基礎教程集成電子技術基礎教程ldc2.4.8 用用pld器件設計時序邏輯電路器件設計時序邏輯電路在第三章時，已介紹過pld器件，那時是用可編程的“與”陣列和“或”陣列實現(xiàn)各種組合邏輯電路。時序電路的核心器件為寄存器。當用pld設計時序邏輯電路時，必須選用包含寄存器的pld器件。 在低密度pld的基本結構中，寄存

2、器主要設置在輸出電路中，通常稱包含寄存器的低密度pld器件為時序型pld器件 。 應用最廣泛的低密度時序型pld器件為gal器件。集成電子技術基礎教程集成電子技術基礎教程ldc一、通用陣列邏輯器件一、通用陣列邏輯器件galgal16v8器件電路圖器件電路圖集成電子技術基礎教程集成電子技術基礎教程ldc gal16v8器件特點器件特點 gal器件和pal器件一樣也是由可編程的與陣列和固定的或陣列構成。 每個輸出端采用了可編程的邏輯宏單元olmc (output logic micro cell) 。 gal16v8器件的與陣列中有8個專用輸入變量，8個反饋變量，共有64個與項構成。 輸出由8個o

3、lmc單元構成，進入每個olmc單元的乘積項為8個，相應的或陣列有8個，每個或陣列的規(guī)模為8個與項。 1腳和11腳直接進入olmc單元用于配置olmc單元的結構 集成電子技術基礎教程集成電子技術基礎教程ldcolmc單元的結構單元的結構三態(tài)選擇器輸出選擇器反饋選擇器乘積選擇器集成電子技術基礎教程集成電子技術基礎教程ldcolmc的工作模式有5種，在結構控制字中主要由可編程系數(shù)syn（對olmc單元12和單元19而言）、ac0、ac1（n）、ac1（m）和xor（n）的狀態(tài)決定 。專用輸入方式結構專用輸入方式結構： syn=1，ac0=0，ac1=1 輸出三態(tài)門輸出高阻態(tài)，i/o只能作為輸入使用

4、，作為送到相鄰的輸入信號。集成電子技術基礎教程集成電子技術基礎教程ldc專用組合型輸出結構專用組合型輸出結構： syn=1，ac0=0，ac1=0此時輸出三態(tài)門為選通狀態(tài)，電路為一個組合輸出電路。xor=0 ，輸出為低電平有效； xor=1 ，輸出高電平有效。集成電子技術基礎教程集成電子技術基礎教程ldc輸出三態(tài)門由第一乘積項選通，輸出信號同時反饋到“與”邏輯陣列的輸入線上。反饋組合型輸出結構反饋組合型輸出結構： syn=1，ac0=1，ac1=1 集成電子技術基礎教程集成電子技術基礎教程ldc寄存器輸出結構寄存器輸出結構： syn=0，ac0=1，ac1=0異或門輸出經(jīng)過d觸發(fā)器輸出，其中

5、反饋至“與”陣作為輸入。q集成電子技術基礎教程集成電子技術基礎教程ldc乘積項控制輸出組合型結構乘積項控制輸出組合型結構： syn=0，ac0=1，ac1=1 gal器件具有靈活的輸出電路結構。在實際應用中，開發(fā)軟件會根據(jù)用戶的要求自動配置。因此，時序型的gal器件也完全能代替組合型的pal器件。此時異或門輸出不經(jīng)過觸發(fā)器，而是直接送到輸出端。集成電子技術基礎教程集成電子技術基礎教程ldc二、用二、用pld器件實現(xiàn)時序邏輯電路器件實現(xiàn)時序邏輯電路【例【例2.4.6】試用gal16v8設計一個具有同步清零、同步置數(shù)和保持功能的8421編碼的十進制可逆計數(shù)器。解：解：待設計的8421bcd碼十進制

6、可逆計數(shù)器框圖和功能表為：abcdabcd118421碼減計數(shù)xxxx018421碼加計數(shù)xxxx100000 xxxx00q0q1q2q3abcds0s1clk 輸 出 輸 入集成電子技術基礎教程集成電子技術基礎教程ldc該計數(shù)器的abel語言如下：module iccnt 定義模塊 clk pin； 管腳定義s1，s0，d3，d2，d1，d0 pin；q3，q2，q1，q0 pin istype reg；q=q3，q2，q1，q0； 定義集合mode=s1，s0 模式控制clr=0，0； 同步清“0”up=0，1； 8421十進制加法計數(shù)down=1，0； 8421十進制減法計數(shù)load=

7、1，1； 同步置數(shù)d=d3，d2，d1，d0； 定義集合集成電子技術基礎教程集成電子技術基礎教程ldcequations 采用邏輯方程描述邏輯功能q.clk=clk; qc=q3&q0; 進位輸出qb=!q3&!q2&!q1&!q0; 借位輸出when（mode=load）then q:=d；同步置數(shù)when（mode=clr）then q:=0； 同步清零when（mode=up）&(q=9) then q:=0；when（mode=down）&(q0)then q:=q-1; 同步十進減計數(shù)when（mode=down）&(q=0)t

8、hen q:=9；集成電子技術基礎教程集成電子技術基礎教程ldctestvectors clk，mode，d-qc,qb,q; .c.,clk,.x.-0,1,0 清零測試repeat 10.c.,up,.x.-.x.,.x.,.x.; 加計數(shù).c.,load,8-0,0,8 同步置數(shù)測試repeat 4.c.,down,.x.-.x.,.x.,.x.; 減計數(shù)測試end集成電子技術基礎教程集成電子技術基礎教程ldc將該abel語言編譯仿真后，其波形如圖。集成電子技術基礎教程集成電子技術基礎教程ldc【例【例2.4.7】用gal16v8設計一個111序列脈沖檢測器解：解：先定義序列脈沖檢測器可

9、能出現(xiàn)的狀態(tài)： s0：初始狀態(tài)，或clk邊沿時輸入x為邏輯“0”； s1：在時鐘邊沿檢測到輸入x值為“1”； s2：在時鐘邊沿2次連續(xù)檢測到輸入x值為“1”； s3：在時鐘邊沿3次或以上檢測到輸入x值為“1”； 111序列脈沖檢測器狀態(tài)轉移圖 集成電子技術基礎教程集成電子技術基礎教程ldc111序列脈沖發(fā)生器的abel-hdl語言描述module sequence 定義模塊名clk pin; 定義輸入/輸出信號xpin;ypin;q1,q0 node istype reg; 定義中間信號q=q1,q0; 定義集合s0=0,0; s1=0,1; s2=1,0; s3=1,1; equations 方程描述q.clk=clk; 觸發(fā)器的點擴展y=q1&q0; moore型輸出state_diagram q 邏輯功能的狀態(tài)描述集成電子技術基礎教程集成電子技術基礎教程ldcstate s0: if x then s1 else s0;state s1: if x then s2 else s0;state s2: if x then s3 else s0;state s3: if x then s3 else s0;test_vectors(clk,x-y) 測試邏