第三節(jié)可編程計(jì)數(shù)

1、第三節(jié)可編程計(jì)數(shù)定時控制器82538253具有3個獨(dú)立的計(jì)數(shù)通道，采用減1計(jì)數(shù)方式。在門控信號有效時，每輸入1個計(jì)數(shù)脈沖，通道作1次計(jì)數(shù)操作。當(dāng)計(jì)數(shù)脈沖是已知周期的時鐘信號時，計(jì)數(shù)就成為定時。一、8253內(nèi)部結(jié)構(gòu)8253芯片有24條引腳，封裝在雙列直插式陶瓷管殼內(nèi)。1.數(shù)據(jù)總線緩沖器數(shù)據(jù)總線緩沖器與系統(tǒng)總線連接，8位雙向，與cpu交換信息的通道。這是8253與cpu之間的數(shù)據(jù)接口，它由8位雙向三態(tài)緩沖存儲器構(gòu)成，是cpu與8253之間交換信息的必經(jīng)之路。2.讀寫控制讀寫控制分別連接系統(tǒng)的ior#和iow#， 由cpu控制著訪問8253的內(nèi)部通道。接收cpu送入的讀寫控制信號， 并完成對芯片內(nèi)部

2、各功能部件的控制功能， 因此， 它實(shí)際上是8253芯片內(nèi)部的控制器。a1a0：端口選擇信號，由cpu輸入。8253內(nèi)部有3個獨(dú)立的通道和一個控制字寄存器， 它們構(gòu)成8253芯片的4個端口，cpu可對3個通道進(jìn)行讀寫操作3對控制字寄存器進(jìn)行寫操作。 這4個端口地址由最低2位地址碼a1a0來選擇。如表9.3.1所示。3.通道選擇(1) cs#片選信號，由cpu輸入，低電平有效，通常由端口地址的高位地址譯碼形成。(2) rd#、wr#讀寫控制命令，由cpu輸入， 低電平有效。rd#效時，cpu讀取由a1a0所選定的通道內(nèi)計(jì)數(shù)器的內(nèi)容。wr#有效時，cpu將計(jì)數(shù)值寫入各個通道的計(jì)數(shù)器中， 或者是將方式

3、控制字寫入控制字寄存器中。cpu對8253的讀寫操作如表9.3.2所示。4.計(jì)數(shù)通道02每個計(jì)數(shù)通道內(nèi)含1個16位的初值寄存器、減1計(jì)數(shù)器和1個16位的（輸出）鎖存器。8253內(nèi)部包含3個功能完全相同的通道，每個通道內(nèi)部設(shè)有一個16位計(jì)數(shù)器，可進(jìn)行二進(jìn)制或十進(jìn)制（bcd碼）計(jì)數(shù)。采用二進(jìn)制計(jì)數(shù)時， 最大計(jì)數(shù)值是ffffh， 采用bcd碼計(jì)數(shù)時。 最大計(jì)數(shù)值是9999。與此計(jì)數(shù)器相對應(yīng)， 每個通道內(nèi)設(shè)有一個16位計(jì)數(shù)值鎖存器。必要時可用來鎖存計(jì)數(shù)值。當(dāng)某通道用作計(jì)數(shù)器時，應(yīng)將要求計(jì)數(shù)的次數(shù)預(yù)置到該通道的計(jì)數(shù)器中、被計(jì)數(shù)的事件應(yīng)以脈沖方式從clk端輸入， 每輸入一個計(jì)數(shù)脈沖，計(jì)數(shù)器內(nèi)容減“1”，待

4、計(jì)數(shù)值計(jì)到“0”。 out端將有輸出。表示計(jì)數(shù)次數(shù)到。當(dāng)某個通道用作定時器時。 由clk輸入一定頻率的時鐘脈沖。根據(jù)要求定時的時間長短確定所需的計(jì)數(shù)值。并預(yù)置到計(jì)數(shù)器中，每輸入一個時鐘脈沖，計(jì)數(shù)器內(nèi)容減“1”， 待計(jì)數(shù)值計(jì)到“0”。out將有輸出，表示定時時間到。允許從clk輸入的時鐘頻在12mhz范圍內(nèi)。因此，任一通道作計(jì)數(shù)器用或作定時器用，其內(nèi)部操作完全相同，區(qū)別僅在于前者是由計(jì)數(shù)脈沖進(jìn)行減“1”計(jì)數(shù)。 而后者是內(nèi)時鐘脈沖進(jìn)行減“1”計(jì)數(shù)。作計(jì)數(shù)器時， 要求計(jì)數(shù)的次數(shù)可直接作為計(jì)數(shù)器的初值預(yù)置到減“1”計(jì)數(shù)器中。作定時器時， 計(jì)數(shù)器的初值即定時系數(shù)應(yīng)根據(jù)要求定時的時間進(jìn)行如下運(yùn)算才能得到：

5、定時系數(shù)需要定時的時間時鐘脈沖周期設(shè)置通道：向方式控制字寄存器端口寫入方式選擇控制字，用于確定要設(shè)置的通道及工作方式；計(jì)數(shù)/定時：向通道寫入計(jì)數(shù)值，啟動計(jì)數(shù)操作；讀取當(dāng)前的計(jì)數(shù)值：向指定通道讀取當(dāng)前計(jì)數(shù)器值時，8253將計(jì)數(shù)器值存入鎖存器，從鎖存器向外提供當(dāng)前的計(jì)數(shù)器值，計(jì)數(shù)器則繼續(xù)作計(jì)數(shù)操作。計(jì)數(shù)到：當(dāng)計(jì)數(shù)器減1為0時，通過引腳outi向外輸出“到”的脈沖信號。計(jì)數(shù)初值輸入存放在初值寄存器中，計(jì)數(shù)開始或重裝入時被復(fù)制到計(jì)數(shù)器中。 鎖存器在非鎖存狀態(tài)，其值隨計(jì)數(shù)器的變化而變化；一旦鎖存了計(jì)數(shù)器的當(dāng)前值，直到鎖存器值被讀取后才能解除鎖存狀態(tài)。5.方式選擇控制字二、8253的通道工作方式8253中

6、各通道可有6種可供選擇的工作方式， 以完成定時、計(jì)數(shù)或脈沖發(fā)生器等多種功能。8253的各種工作方式如下：1.方式0：計(jì)數(shù)結(jié)束則中斷工作方式0被稱為計(jì)數(shù)結(jié)束中斷方式，它的定時波形如圖9.3.4所示。當(dāng)任一通道被定義為工作方式0時， outi輸出為低電平；若門控信號gate為高電平，當(dāng)cpu利用輸出指令向該通道寫入計(jì)數(shù)值wr#有效時，outi仍保持低電平，然后計(jì)數(shù)器開始減“1”計(jì)數(shù)， 直到計(jì)數(shù)值為“0”，此刻outi將輸出由低電平向高電平跳變，可用它向cpu發(fā)出中斷請求，outi端輸出的高電平一直維持到下次再寫入計(jì)數(shù)值為止。在工作方式0情況下，門控信號gate用來控制減“1”計(jì)數(shù)操作是否進(jìn)行。當(dāng)g

7、ate=1時，允許減“1”計(jì)數(shù)；gate=0時，禁止減“1”計(jì)數(shù)； 計(jì)數(shù)值將保持gate有效時的數(shù)值不變， 待gate重新有效后，減“1”計(jì)數(shù)繼續(xù)進(jìn)行。顯然，利用工作方式0既可完成計(jì)數(shù)功能， 也可完成定時功能。當(dāng)用作計(jì)數(shù)器時，應(yīng)將要求計(jì)數(shù)的次數(shù)預(yù)置到計(jì)數(shù)器中，將要求計(jì)數(shù)的事件以脈沖方式從clki端輸入， 由它對計(jì)數(shù)器進(jìn)行減“1”計(jì)數(shù)，直到計(jì)數(shù)值為0，此刻outi輸出正跳變， 表示計(jì)數(shù)次數(shù)到。當(dāng)用作定時器時，應(yīng)把根據(jù)要求定時的時間和clki的周期計(jì)算出定時系數(shù)，預(yù)置到計(jì)數(shù)器中。從clki，輸入的應(yīng)是一定頻率的時鐘脈沖，由它對計(jì)數(shù)器進(jìn)行減“1”計(jì)數(shù)， 定時時間從寫入計(jì)數(shù)值開始，到計(jì)數(shù)值計(jì)到“0”為

8、止，這時outi輸出正跳變，表示定時時間到。有一點(diǎn)需要說明，任一通道工作在方式0情況下， 計(jì)數(shù)器初值一次有效，經(jīng)過一次計(jì)數(shù)或定時后如果需要繼續(xù)完成計(jì)數(shù)或定時功能，必須重新寫入計(jì)數(shù)器的初值。2.方式1：單脈沖發(fā)生器工作方式1被稱作可編程單脈沖發(fā)生器，其定義波形如圖9.3.5。進(jìn)入這種工作方式， cpu裝入計(jì)數(shù)值n后outi輸出高電平， 不管此時的gate輸入是高電平還是低電平， 都不開始減“1”計(jì)數(shù)，必須等到gate由低電平向高電平跳變形成一個上升沿后，計(jì)數(shù)過程才會開始。與此同時，outi輸出由高電平向低電平跳變，形成了輸出單脈沖的前沿，待計(jì)數(shù)值計(jì)到“0”， outi輸出由低電平向高電平跳變，形

9、成輸出單脈沖的后沿， 因此，由方式l所能輸出單脈沖的寬度為clki周期的n倍。如果在減“1”計(jì)數(shù)過程中， gate由高電平跳變?yōu)榈碗姾?，這并不影響計(jì)數(shù)過程，仍繼續(xù)計(jì)數(shù)；但若重新遇到gate的上升沿，則從初值開始重新計(jì)數(shù)， 其效果會使輸出的單脈沖加寬，如教材圖9-22(b)中的第2個單脈沖。這種工作方式下，計(jì)數(shù)值也是一次有效，每輸入一次計(jì)數(shù)值，只產(chǎn)生一個負(fù)極性單脈沖。3.方式2：速率波發(fā)生器工作方式2被稱作速率波發(fā)生器，其定時波形如圖9.3.6所示。進(jìn)入這種工作方式， outi輸出高電平，裝入計(jì)數(shù)值n后如果gate為高電平，則立即開始計(jì)數(shù)，outi保持為高電平不變； 待計(jì)數(shù)值減到“1”和“0”之

10、間， outi將輸出寬度為一個clki周期的負(fù)脈沖，計(jì)數(shù)值為“0”時，自動重新裝入計(jì)數(shù)初值n，實(shí)現(xiàn)循環(huán)計(jì)數(shù)，outi將輸出一定頻率的負(fù)脈沖序列， 其脈沖寬度固定為一個clki周期， 重復(fù)周期為clki周期的n倍。如果在減“1”計(jì)數(shù)過程中，gate變?yōu)闊o效（輸入0電平），則暫停減“1”計(jì)數(shù)，待gate恢復(fù)有效后，從初值n開始重新計(jì)數(shù)。這樣會改變輸出脈沖的速率。如果在操作過程中要求改變輸出脈沖的速率，cpu可在任何時候，重新寫人新的計(jì)數(shù)值， 它不會影響正在進(jìn)行的減“1”計(jì)數(shù)過程，而是從下一個計(jì)數(shù)操作用期開始按新的計(jì)數(shù)值改變輸出脈沖的速率。4.方式3：方波發(fā)生器工作方式3被稱作方波發(fā)生器，其定時波型

11、如圖9.3.7所示。任一通道工作在方式3， 只在計(jì)數(shù)值n為偶數(shù)，則可輸出重復(fù)周期為n、占空比為1：1的方波。進(jìn)入工作方式3，outi輸出低電平， 裝入計(jì)數(shù)值后，outi立即跳變?yōu)楦唠娖?。如果?dāng)gate為高電平， 則立即開始減“1”計(jì)數(shù)，outi保持為高電平，若n為偶數(shù)，則當(dāng)計(jì)數(shù)值減到n/2時，outi跳變?yōu)榈碗娖?，一直保持到?jì)數(shù)值為“0”，系統(tǒng)才自動重新置入計(jì)數(shù)值n，實(shí)現(xiàn)循環(huán)計(jì)數(shù)。這時outi端輸出的周期為n×clki周期，占空比為1:1的方波序列； 若n為奇數(shù)， 則outi端輸出周期為n×clki周期，占空比為(n+1)/2)/(n-1)/2)的近似方波序列。如果在操作過

12、程中， gate變?yōu)闊o效，則暫停減“1”計(jì)數(shù)過程，直到gate再次有效，重新從初值n開始減“l(fā)”計(jì)數(shù)。如果要求改變輸出方波的速率， 則cpu可在任何時候重新裝入新的計(jì)數(shù)初值n，并從下一個計(jì)數(shù)操作周期開始改變輸出方波的速率。5.方式4：軟件觸發(fā)方式計(jì)數(shù)工作方式4被稱作軟件觸發(fā)方式，其定時波形如圖9.3.8所示。進(jìn)入工作方式4，outi輸出高電平。 裝入計(jì)數(shù)值n后， 如果gate為高電平，則立即開始減“1”計(jì)數(shù)，直到計(jì)數(shù)值減到“0”為止，outi輸出寬度為一個clki周期的負(fù)脈沖。由軟件裝入的計(jì)數(shù)值只有一次有效，如果要繼續(xù)操作， 必須重新置入計(jì)數(shù)初值n。如果在操作的過程中，gate變?yōu)闊o效，則停止

13、減“1”計(jì)數(shù)， 到gate再次有效時，重新從初值開始減“1”計(jì)數(shù)。顯然，利用這種工作方式可以完成定時功能，定時時間從裝入計(jì)數(shù)值n開始，則outi輸出負(fù)脈沖（表示定時時間到），其定時時間n×clk周期。 這種工作方式也可完成計(jì)數(shù)功能，它要求計(jì)數(shù)的事件以脈沖的方式從clki輸入，將計(jì)數(shù)次數(shù)作為計(jì)數(shù)初值裝入后，由clki端輸入的計(jì)數(shù)脈沖進(jìn)行減“1”計(jì)數(shù)，直到計(jì)數(shù)值為“0”，由outt端輸出負(fù)脈沖（表示計(jì)數(shù)次數(shù)到）。 當(dāng)然也可利用outj向cfu發(fā)出中斷請求。 因此工作方式4與工作方式0很相似，只是方式0在outi端輸出正階躍信號、方式4在outi端輸出負(fù)脈沖信號。6.方式5：硬件觸發(fā)方式計(jì)

14、數(shù)工作方式5被稱為硬件觸發(fā)方式，其定時波形如圖9.3.9所示。進(jìn)入工作方式5， outi輸出高電平， 硬件觸發(fā)信號由gate端引入。 因此，開始時gate應(yīng)輸入為0， 裝入計(jì)數(shù)初值n后，減“1”計(jì)數(shù)并不工作，一定要等到硬件觸發(fā)信號由gate端引入一個正階躍信號，減“1”計(jì)數(shù)才會開始，待計(jì)數(shù)值計(jì)到“0”， outi將輸出負(fù)脈沖，其寬度固定為一個clki周期，表示定時時間到或計(jì)數(shù)次數(shù)到。這種工作方式下，當(dāng)計(jì)數(shù)值計(jì)到“0”后， 系統(tǒng)將自動重新裝入計(jì)數(shù)值n，但并不開始計(jì)數(shù)， 一定要等到由gate端引入的正跳沿，才會開始進(jìn)行減“1”計(jì)數(shù)， 因此這是一種完全由gate端引入的觸發(fā)信號控制下的計(jì)數(shù)或定時功能

15、。如果由clki輸入的是一定頻率的時鐘脈沖，那么可完成定時功能，定時時間從gate上升沿開始，到outi端輸出負(fù)脈沖結(jié)束。如果從clki端輸入的是要求計(jì)數(shù)的事件，則可完成計(jì)數(shù)功能，計(jì)數(shù)過程從gate上升沿開始，到outi輸出負(fù)脈沖結(jié)束。gate可由外部電路或控制現(xiàn)場產(chǎn)生，故硬件觸發(fā)方式由此而得名。如果需要改變計(jì)數(shù)初值， cpu可在任何時候用輸出指令裝入新的計(jì)數(shù)初值m，它將不影響正在進(jìn)行的操作過程， 而是到下一個計(jì)數(shù)操作周期才會按新的計(jì)數(shù)值進(jìn)行操作。從上述各工作方式可看出，gate作為各通道的門控信號，對于各種不同的工作方式，它所起的作用各不相同。在8253的應(yīng)用中，必須正確使用gate信號，才

16、能保證各通道的正常操作。7.讀取計(jì)數(shù)器的當(dāng)前值直接讀計(jì)數(shù)器：輸出鎖存器在非鎖存狀態(tài)會跟隨計(jì)數(shù)器計(jì)數(shù)的變化而變化，直接讀計(jì)數(shù)器是從鎖存器得到計(jì)數(shù)器的當(dāng)前值。但由于計(jì)數(shù)器處于工作狀態(tài)，讀出值不一定能穩(wěn)定。先鎖存再讀?。和ㄟ^方式選擇控制字對指定通道(sc1、sc0)的計(jì)數(shù)值鎖入鎖存器(rl1rl0=00)， 鎖存器一旦鎖存了當(dāng)前計(jì)數(shù)值，就不再隨計(jì)數(shù)器變化直到被讀取。讀計(jì)數(shù)器通道（有鎖存器）。三、8253應(yīng)有舉例例1：設(shè)fclk=1mhz，端口地址40h46h，40h為0通道，42h為1通道，用0通道產(chǎn)生500hz的方波。計(jì)數(shù)初值n=fclk/fout=1000000/500=2000=7d0h初始化編程：選二進(jìn)制計(jì)數(shù)、方式3、先寫低后寫高，方式控制字為：00110110b；初始化編程：moval，00110110b out46h，almoval，0d0hout40h，almoval，07hout40h，al例2：設(shè)fclk=1mhz，端口地址40h46h，40h為0通道，42h為2通道，用2通道產(chǎn)生周期1秒的負(fù)脈沖信號。計(jì)數(shù)初值n=fclk/fout=1000000/1>65536，因此需用2個通道。用0通對fclk進(jìn)行分頻產(chǎn)生低頻方波信號（設(shè)產(chǎn)生500hz=1f4h)， 作為2通道的時鐘。初始化編程：moval，00110110b；設(shè)置0通道為方波發(fā)