Cadence下LNA設計與仿真

1、Cadence下LNA設計與仿真進入linux系統(tǒng) 1、安裝vmware 2、解壓linux。 3、用vmware打開解壓后最大的那個文件 4、打開過程中選擇“ I move it ” 5、系統(tǒng)用戶名root 密碼000000 6、右鍵打開終端 安裝仿真所需PDK當前激活窗口為虛擬機狀態(tài)下插入U盤，將U盤中PDK安裝包拷貝到任意目錄： 例如 /usr/copy 并右鍵解壓到該目錄在終端中進入此目錄 cd /usr/copy安裝PDK perl pdkInstall.pl1/usr/pdktsmcY安裝成功終端中進入PDK所在目錄 cd /usr/pdktsmc終端中icfb打開cadence仿

2、真參考資料 1）重點參考七、八、九章：鏈接：http:/ 密碼：k0ys2）linux系統(tǒng)桌面關于LNA、mixer、VCO的仿真資料 Cadence下新建project如上左：File-new-library選擇attach to 輸入工程名選擇tsmc18rfFile-new-cellview選擇工程名-輸入設計名下次可直接file-open打開（如上右圖）若已有project：拷貝到pdk所在目錄-新建同名project-直接file-open打開（如上右圖）原理圖便捷快捷鍵介紹 插入元件I 復制元件C+鼠標選中元件 移動元件M +鼠標選中元件 旋轉(zhuǎn)元件： M +鼠標選中元件+90度旋轉(zhuǎn)

3、（R） 垂直鏡像（CTRL+R） 取消上一步操作U 刪除元件delete +鼠標選中元件 撤銷上一個命令ESC 取消“選中”crtl+D 進入cellview E 退出cellview ctrl+E常用輸入阻抗匹配方式 共源放大器端接電阻 ：簡單但噪聲性能差; 共柵結(jié)構(gòu) ：1/gm=50 ，噪聲系數(shù)3dB ; 電阻串并聯(lián)反饋 :易于實現(xiàn)超寬帶，功耗大; 源簡并電感技術(shù):這里詳細介紹的方法。 它能在輸入阻抗匹配和最小化放大器噪聲兩個方面實現(xiàn)最好的統(tǒng)一。 噪聲最優(yōu)化設計1,0,23M opteffoxSL optWL C R Q參考文獻：Shaeffer D K, Lee T H. A 1.5 V

4、, 1.5 GHz CMOS low noise amplifier. In Symposium on VLSI Circuits, 1996, 32-33源簡并電感技術(shù)匹配思路：先確定W使放大器符合噪聲設計要求，選擇小電感l(wèi)s，調(diào)整cgs（并聯(lián)一個小電容的方式）達到阻抗匹配，再調(diào)整Lg使輸入諧振在工作頻率上。()inininingsggsiviijccj cgsglmsl1（j l +r +）+(+g)（j l +r ）()gsggsgsjccj ccsgsm lmingsllsg rg1z =(j l +j l+)+r +rl電路結(jié)構(gòu)Cadence仿真時，Vs和RL采用50ohm的port

5、替換。參數(shù)設置VDD1.8VMg120umMb16umRb110KohmRb13.742KohmCo19pFCd5.82pFCg2.86pFLg7.19nHLs0.457nHLd726.7pH仿真結(jié)果-匹配仿真結(jié)果-增益仿真結(jié)果-噪聲仿真結(jié)果-穩(wěn)定系數(shù)輸出匹配電路參數(shù)選擇先確定寄生電阻2.4ohm，算出電感0.7264nH；XL=15.08根據(jù)電感值選擇電感，SP仿真出寄生電阻（2.571）2.571+11.43*j 并聯(lián)等效：50.8+11.43*j 計算并聯(lián)電容0.58pF 其它參數(shù)按照參考資料（1）設置S參數(shù)仿真設置Analyses-choose，設置完可保存設置，下次可直接調(diào)用設置按 仿