Proteus實例教程課件-第3章

1、第第3章章 數(shù)字電子技術實驗數(shù)字電子技術實驗 數(shù)字電子技術實驗的目的在于熟練掌握常用的中規(guī)模數(shù)字集成芯片的功能，研究這些集成芯片的應用，通過綜合實踐，鞏固和加強數(shù)字電子技術理論知識和實驗技能，掌握一般數(shù)字電子系統(tǒng)的分析、組裝、調(diào)試和設計方法，綜合運用所學理論知識獨立分析和解決實際問題，為從事有關數(shù)字電子系統(tǒng)的設計和研究開發(fā)工作打下基礎。 本章結合Proteus軟件對數(shù)字電子技術中的典型實驗進行歸類，列舉了原理驗證型實驗、創(chuàng)新型實驗、設計型實驗和綜合型實驗等多個項目，涵蓋了數(shù)字電子技術中的關鍵知識點并具有一定的創(chuàng)新性和綜合性。 3.1.1 CMOS 4000系列系列3.1 Proteus中數(shù)字電

2、路常用元件及儀器中數(shù)字電路常用元件及儀器 打開Proteus元件拾取對話框，在元件分類中居于第三位的是CMOS 4000 series，如圖3-1所示。CMOS 4000系列屬早期生產(chǎn)的CMOS器件，在國外已限用，但由于這類器件價格比較便宜，目前在我們國家使用的還比較多。圖3-1 Proteus中CMOS 4000系列元件 圖4000系列與74系列對應，比如4000系列的4511和74系列的7448對應，都是BCD至七段顯示譯碼器，輸出高電平有效，如圖3-2所示。從圖中可以看出，除了4、5管腳的標識和用法稍有不同外，其他管腳號及標識都一樣，用來驅動共陰極七段數(shù)碼顯示。但提醒大家注意的是，它們的

3、工作電壓和邏輯電平標準并不完全一致。圖3-2 BCD到七段顯示譯碼器4511與7448 Proteus中4000系列元件的子類劃分如圖3-3所示，子類的列表如表1-6所示。 另外，元件也可按生產(chǎn)廠家來查找，如圖3-3中的Fairchild、Microchip和Texas Instruments都是制造商的名稱。圖3-3 4000系列元件的子類 3.1.2 TTL74系列系列 TTL74系列根據(jù)制造工藝的不同又分為如圖3-4所示的幾大類，每一類元件的子類都相似，比如7400和74LS00功能一樣。圖3-4 TTL 74系列 由于每一類元件眾多，而學過數(shù)字電子技術的讀者，對常用的元件功能代號已熟悉

4、，可在元件拾取對話框中的“Keywords”中鍵入元件名稱，采用直接查詢的方式拾取元件，如圖3-5所示。圖3-5 直接拾取元件對話框 3.1.3 數(shù)據(jù)轉換器數(shù)據(jù)轉換器 數(shù)據(jù)轉換器在Proteus元件拾取對話框中的“Data Converters”類中，如圖3-6所示。常用的數(shù)據(jù)轉換器有并行8位模/數(shù)轉換器(如ADC0809)、8位數(shù)/模轉換器(如DAC0808)、LF采樣保持器、MAX串行數(shù)模轉換器、 位雙斜坡模數(shù)轉換器、具有I2C接口的小型串行數(shù)字濕度傳感器TC74及具有SPI接口的溫度傳感器TC72和TC77等，可按子類來查找。圖3-6 數(shù)據(jù)轉換器類元件拾取對話框 3.1.4 可編程邏輯器

5、件和現(xiàn)場可編程邏輯陣列可編程邏輯器件和現(xiàn)場可編程邏輯陣列 可編程邏輯器件及現(xiàn)場可編程邏輯陣列位于Proteus元件拾取對話框中的PLDs & FPGAs類中，此類元件較少，沒有再劃分子類，一共有十二個元件，如圖3-7所示。圖3-7 可編程邏輯器件及現(xiàn)場可編程邏輯陣列類元件 3.1.5 顯示顯示器件器件 顯示器件在Proteus元件拾取對話框中的Optoelectronics類中，如圖3-8所示。 常用的七段數(shù)碼顯示，元件名的前綴為7SEG-，在用到此類元件時，采取部分查詢方法，直接在“Keywords”中輸入“7SEG-”，即可根據(jù)元件后面的英文說明來選取所需元件。比如，圖3-8中右面

6、前三行列舉的元件都是七段數(shù)碼顯示，輸入為四位BCD碼或二進制數(shù)，使用時可省去顯示譯碼器；第四、五、六行都是七段共陽極數(shù)碼管，輸入端應接顯示譯碼器7447；第七、八、九行三個數(shù)碼管都是七段共陰極接法，使用時輸入端應用接顯示譯碼器7448。顯示器件主要在大類Optoelectronics中，子類參考表1-17。我們來仔細看一下顯示器件的子類劃分，如圖3-9所示。圖3-9 顯示器件的子類 常用的發(fā)光二極管LEDs子類中的元件如圖3-10所示。選用時要用ACTIVE庫中的元件而不用DEVICE庫中的元件，在本書中，我們都使用這一規(guī)定，ACTIVE庫中的元件是能動畫演示的，而DEVICE不能，但一般電阻

7、就不需要動畫演示，可用DEVICE庫中的元件。圖3-10 子類LEDs 中的器件 “Bargraph Displays”條形LED顯示子類中只有兩個元件，如圖3-11所示。主要區(qū)別在于顏色不同，這個元件相當于十個LED二極管并排放置在一起，管腳號小的一端是陽極，接高電平；管腳號大的一端是陰極，接低電平。在多個發(fā)光二極管共同使用時，通常用它比較方便。圖3-11 條形LED顯示 3.1.6 調(diào)試工具調(diào)試工具 數(shù)字電路分析與設計中常用的調(diào)試工具在Proteus元件拾取對話框中的“Debugging Tools”類中，一共不到二十個，如圖3-12所示。顯示元件和調(diào)試工具的應用例子如圖3-13所示。D1

8、LED-YELLOW0011234567820191817161514139101211U1LED-BARGRAPH-GRNLOGICSTATELOGICPROBEBIG7SEG-COM-AN-GRN7SEG-BCD圖3-13 部分顯示元件和調(diào)試工具的使用方法 555定時器是一個非常有用的模數(shù)混合器件，在進行數(shù)字邏輯電路設計時經(jīng)常要用它來組成無穩(wěn)態(tài)或單穩(wěn)態(tài)電路，產(chǎn)生連續(xù)或單個脈沖。555定時器能在較寬電源電壓范圍內(nèi)工作，可承受較大的負載電流。雙極型555定時器的電源電壓為516V，最大負載電流為200mA。CMOS型7555定時器的電源電壓為318V，最大負載電流為4mA。 下面對555定時器

9、內(nèi)部的工作原理及幾種應用電路進行詳細介紹。3.2 555定時器定時器 555定時器因其內(nèi)部有三個5K串聯(lián)電阻而得名。內(nèi)部仿真原理圖見圖3-14，其中4端復位未給出(高電平復位有效)。U1和U2為兩個運算放大器，接成了電壓比較器；U3和U4兩個與非門接成了低電平輸入有效的鎖存器，前面各加上一個反相器，變成了輸入高電平有效的鎖存器，U5為反相緩沖器，驅動輸出；Q1為三極管，發(fā)射極1端應接地，通過控制Q1基極電位使其工作在導通或關斷兩個狀態(tài)。3.2.1 555定時器的內(nèi)部構成定時器的內(nèi)部構成U1U2U3U412U5R15kR25kR35k8657132Q1NPN12U5:A74LS0434U5:B7

10、4LS04U6BUFFER圖3-14 555定時器的內(nèi)部原理圖 由于理想運放輸入端電流可考慮為零，所以三個5K電阻串聯(lián)對8端的直流電源Vcc進行分壓，其中U1的反相端和U2的同相端分別為2VCC/3和VCC/3。555定時器的三個輸入端與輸出端及內(nèi)部三極管的狀態(tài)之間的關系如表3-1所示。輸 入輸 出復位(4)VI1(6)VI2(2)VO(3)Q1狀態(tài)低低導通高2VCC/3VCC/3低導通高VCC/3不變不變高2VCC/32VCC/3VCC/3高關斷表3-1 555定時器輸入輸出之間的關系 555定時器外接一個電容充放電電路即可構成一個無穩(wěn)態(tài)多諧振蕩器，在3端產(chǎn)生矩形波信號，且頻率可調(diào)，如圖3-

11、15所示。 在555定時器的電源8端和接地1端之間，從上到下串接電阻R4、R5和電容C2。把555定時器的6端和2端(即內(nèi)部兩個電壓比較器的同相和反相輸入端)連在一起，再接到電容C2上端，即兩個比較器的外部輸入電壓都取為電容C2上的變化量，再與各自的固定電壓2VCC/3和VCC/3比較，觸發(fā)鎖存器，使Q1飽和導通。因7端接在R5上方，此時相當于接地，C2通過R5放電。然后R4、R5和C2回路再充電，反復進行充放電的結果，將導致3端輸出矩形波。3.2.2 555定時器組成的多諧振蕩器定時器組成的多諧振蕩器U1U2U3U412U51R15kR25kR35kC1100nFR51000k8657132

12、R41000kVcV=1.81827V-2/3V=3.33319Q1NPNC20.47uU-1/3V=1.6665612U5:A74LS0434U5:B74LS04VoutV=SLOU6BUFFER圖3-15 555定時器構成的多諧振蕩器 為了觀看這種效果，C2應拾取“CAPACITOR”(ACTIVE庫)元件，且在U5前放置“LOGICPROBEBIG”邏輯電平探測器，觀察輸出電平的變化及與Q1導通之間的關系。下面再放置一個圖表分析。 首先應停止仿真。單擊左邊工具欄內(nèi)的圖表類型按鈕 ，在對象選擇區(qū)“GRAPHS”中選“MIXED”(模擬和數(shù)字混合波形)項。注意，如果是純模擬波形，選第一項“A

13、NALOGUE”；如果是純數(shù)字波形，選第二項“DIGTAL”，如圖3-16所示。然后在圖形編輯區(qū)單擊鼠標左鍵拖出一個圖表分析框，再次單擊左鍵確認，如圖3-17所示。圖3-16 圖表類型選擇 圖3-17 圖表分析框 在圖3-17中的非標題區(qū)，即中間的空白區(qū)雙擊，出現(xiàn)如圖3-18所示的對話框，可修改圖表分析的標題為“555 ANALYSIS”。再把橫軸的時間長度改為6秒。因為本題555構成的方波周期為1秒，這樣可出現(xiàn)6個周期波形。 圖3-18 修改標題及橫坐標 接下來可在圖表框中加入軌跡。添加軌跡的第一步是在被測點加上電壓探針。Proteus ISIS中左側圖標 和 分別為電壓和電流探針，這里使用

14、電壓探針，即相當于實際萬用表的正極性表筆。選中電壓探針 后，通過拖動到要連接的線上可自動連接上。把電壓探針連接到6端和3端，分別命名為Vc和Vout。快速雙擊探針名稱，并分別拖入圖表分析框，觀察到圖表框中出現(xiàn)了探針的名稱。 按“Space”空格鍵即生成相應的波形，而不必單擊仿真運行按鈕。 移動鼠標指針到圖表分析框的標題處，鼠標變成畫筆狀，雙擊，出現(xiàn)圖表分析的放大畫面，可修改它的各項屬性，尤其是背景及軌跡的顏色，如圖3-19所示。圖3-19 555定時器的圖表分析 555定時器接成多諧振蕩器時的頻率計算公式為 其中， ， 由此可計算出圖3-15中的輸出頻率約為1Hz。CCTon121121CCT

15、Toff2121Tonoff211211211()ln()ln20lnln20(2)ln20.7(2)11.4(2)VVTRR CRR CVVVTR CR CVTTTRR CRR CfRR CTTCC13VVTCC23VV 由集成器件連接而成的頻率可調(diào)的矩形波發(fā)生器電路如圖3-20所示。圖3-20 由集成555定時器構成的多諧振蕩器 555定時器接成單穩(wěn)態(tài)電路時，通過外部觸發(fā)可產(chǎn)生單脈沖，且脈沖寬度Tw可通過下面式子計算。 圖3-21為單穩(wěn)態(tài)電路的仿真圖。其中R1和按鈕組成一個負脈沖發(fā)生器，操作時動作盡量要快，這個觸發(fā)負脈沖的時間要遠遠小于Tw的寬度才能觀察到效果。示波器的波形如圖3-22所示

16、，上方的正脈沖為單穩(wěn)態(tài)電路的輸出，下方為觸發(fā)脈沖。3.2.3 555定時器組成的單穩(wěn)態(tài)電路定時器組成的單穩(wěn)態(tài)電路CCW212121CCCC0lnln31.123VTR CR CR CVV圖3-21 555構成的單穩(wěn)態(tài)電路圖3-22 555構成的單穩(wěn)態(tài)電路示波器波形 1. 救護車變音警笛電路救護車變音警笛電路 圖3-23所示為模擬救護車變音警笛電路的原理圖。圖中U1、U2都接成自激多諧振蕩的工作方式。其中，U1輸出的方波信號通過R5去控制U2的5腳電平。當U1輸出高電平時，由U2組成的多諧振蕩器電路輸出頻率較低的一種音頻；當U1輸出低電平時，由U2組成的多諧振蕩器電路輸出頻率較高的另一種音頻。因

17、此，U2的振蕩頻率被U1的輸出電壓調(diào)制成為兩種音頻頻率，使嗽叭發(fā)出“嘀、嘟、嘀、嘟”與救護車鳴笛聲相似的變音警笛聲。改變R2、C2的值，可改變嘀、嘟的間隔時間；改變R5、C4的值，可改變嘀、嘟聲音的音調(diào)。3.2.4 555定時器應用電路定時器應用電路圖3-23 555構成的救護車變音警笛電路R4DC7Q3GND1VCC8TR2TH6CV5U1NE555R110kC10.01uFR2100kR310kC210uFR4DC7Q3GND1VCC8TR2TH6CV5U2NE555R5150kR610kC40.01uFC5100uFLS1SPEAKER 2. 消防車變音警笛電路消防車變音警笛電路 圖3-

18、24所示為模擬消防車變音警笛電路的原理圖。它與救護車變音警笛電路的唯一區(qū)別是U2第5腳的控制電平不是取自U1的輸出3腳，而是經(jīng)過由晶體管Q1接成的射極跟隨器接在U1的2、6腳上，即U2的5腳的控制電平不是“突變”的方波，因而產(chǎn)生“逐漸”變調(diào)的與消防車警笛聲相似的鳴笛效果。改變R2、C2的值，可改變警笛聲的漸變時間；改變R5、C4的值，可改變“漸變”警笛的聲調(diào)，按圖示的阻容參數(shù)，警笛聲的“漸變”時間周期為1秒左右。圖3-24 555構成的消防車變音警笛電路R4DC7Q3GND1VCC8TR2TH6CV5U1NE555C10.01uFR2100kR310kC210uFR4DC7Q3GND1VCC8

19、TR2TH6CV5U2NE555R5150kR610kC40.01uFC5100uFLS1SPEAKERQ1PNPR14.7kR42.7k 1. 實驗目的實驗目的（1）熟悉門電路邏輯功能；（2）熟悉Proteus中數(shù)字電路調(diào)試工具和儀器的使用。2. 實驗器件實驗器件（1）74LS00(二輸入四與非門)2片；（2）74LS20(四輸入雙與非門)1片；（3）74LS86(二輸入四異或門)1片；（4）74LS04(六反相器)1片。3.3 原理驗證型實驗原理驗證型實驗3.3.1 門電路邏輯功能及測試門電路邏輯功能及測試 3. 預習要求預習要求 （1）復習門電路工作原理及相應的邏輯表達式； （2）熟記所

20、用集成電芯片各引腳的功能。 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 與非門邏輯功能測試 （1）選用雙四輸入與非門74LS20一片，按圖3-25接線，注意實際使用時74LS20一定要接電源和地。&61245U1:A74LS200100Volts+2.09YD1LED-YELLOW Proteus中所用測試元件清單如表3-2所示。元 件 名 稱所 在 大 類所 在 子 類數(shù) 量備 注74LS2074LS seriesGates & Inverters1四入雙與非門LOGICSTATEDebugging Tools4輸入邏輯電平LEDOptoelectronicsLEDs1輸出顯示

21、表3-2 Proteus元件清單 (2) 將74LS20輸入端按表3-3置位，分別測輸出電壓及邏輯狀態(tài)。輸 入輸 出12456(Y)電壓(V)HHHHLHHHLLHHLLLHLLLL表3-3 測試真值表 2) 異或門邏輯功能測試 (1) 選一片二輸入四異或門集成芯片74LS86，按圖3-26接線，輸入端1、2、4、5接邏輯電平輸入，輸出Y接輸出電平顯示(發(fā)光二極管和直流電壓數(shù))。0100Volts+2.09YD1LED-YELLOW= 1123U1:A74LS86= 1456U1:B74LS86= 19108U1:C74LS86AB圖3-26 Proteus中74LS86功能測試 (2) 將輸

22、入電平按表3-4置位，將結果填入表中。(A、B點的輸出狀態(tài)可在仿真時觀察3、6端紅、藍電平的變化)。輸 入輸 出1245ABY電壓(V)LLLLHLLLHHLLHHHLHHHHLHLH表3-4 測試真值表 3) 邏輯電路的邏輯關系確定 (1) 用74LS00按圖3-27接線，通過測試，將輸入輸出邏輯關系填入表3-5中。01YD1LED-YELLOW&123U1:A74LS00&456U1:B74LS00&1098U1:C74LS00&131211U1:D74LS00&123U2:A74LS00D2LED-YELLOWZAB (2) 圖3-27中用了兩片7

23、4LS00二入與非門，其中U2用作反相器，可以把兩個輸入端短接，也可以一個接高平，另外一個當輸入端使用。輸 入輸 出ABYZLLLHHLHH表3-5 邏輯關系測試真值表 5. 實驗報告實驗報告 (1) 按以上各步驟的要求填表及畫邏輯電路圖； (2) 回答問題： 怎樣判斷門電路邏輯功能是否正常？ 與非門一個輸入端連續(xù)脈沖，其余端什么狀態(tài)時允許脈沖通過？什么狀態(tài)時禁止脈沖通過？(用Proteus仿真測試) 異或門又稱可控反相門，為什么？(在Proteus中測試，異或門的一端接高電平，另一端接可變邏輯電平；異或門的一端接低電平，另一端接可變邏輯電平；分別觀察輸出與輸入的關系)。 1. 實驗目的實驗目

24、的 （1）熟悉集成譯碼器和數(shù)據(jù)選擇器邏輯功能； （2）掌握集成譯碼器和數(shù)據(jù)選擇器的使用方法。 2. 實驗器件實驗器件 （1）74LS139(二線四線譯碼器)1片； （2）74LS153(雙四選一數(shù)據(jù)選擇器)1片。 3. 預習要求預習要求 （1）復習譯碼器和數(shù)據(jù)選擇器的工作原理及相應的邏輯表達式； （2）熟記74LS139和74LS153各引腳的功能。3.3.2 譯碼器和數(shù)據(jù)選擇器譯碼器和數(shù)據(jù)選擇器 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 譯碼器邏輯功能測試 將74LS139譯碼器按圖3-28接線(注意：實際接線時，9端應接地，16端接電源)。按表3-6的輸入邏輯電平分別測試，將對應的輸出狀態(tài)

25、填入表中。表3-6 74LS139邏輯功能測試真值表輸 入輸 出使能選擇BAHXXLLLLLHLHLLHHEY0Y1Y2Y3 2) 用譯碼器將雙二線四線譯碼器擴展為三線八線譯碼器 (1) 畫出擴展電路圖，在Proteus中進行仿真。 (2) 設計并填寫該三線八線譯碼器邏輯功能真值表，畫出輸入、輸出波形。 3) 數(shù)據(jù)選擇器的測試及應用 (1) 將雙四選一數(shù)據(jù)選擇器74LS153按圖3-29接線，測試其邏輯功能。圖3-29 Proteus中74LS153邏輯功能測試10101G03ENMUX012367543109111213142115U174LS15301 圖3-29中沒有顯示電源和地端的接線

26、，其中8端為地，16端為電源。 先令使能端1為高電平，按圖3-29接入邏輯電平，觀察輸出發(fā)光二極管是否亮。再讓1端為低電平，按照表3-7測試74LS153的邏輯功能并填表。輸 入輸 出使能選擇數(shù)據(jù)10D0D1D2D3YH110001LLLHLLLLLHLHLLLHLLLHLLHHLLLHEN (2) 從實驗臺脈沖信號源中輸出兩個不同頻率的信號，接到數(shù)據(jù)選擇器的任意兩個數(shù)據(jù)輸入端，分別設置相應的選擇端信號，在輸出端用示波器觀察輸出信號是否與被選擇的數(shù)據(jù)輸入通道信號一致。 Proteus中的實驗仿真圖如圖3-30所示。其中D1設置為1kHz的DCLOCK信號源，D0設置為500Hz的DCLOCK信

27、號源。 (3) 分析上述實驗結果，并總結數(shù)據(jù)選擇器的作用。圖3-30 Proteus中74LS153應用電路1001G03ENMUX012367543109111213142115U174LS153ABCD0D1D31kHz500Hz 5. 實驗報告實驗報告 (1) 畫出實驗要求的波形圖； (2) 畫出實驗步驟(2)要求的接線圖； (3) 總結譯碼器和數(shù)據(jù)選擇器的使用體會。 1. 實驗目的實驗目的 （1）熟悉并掌握基本R-S觸發(fā)器的構成、原理和功能測試方法； （2）學會正確使用觸發(fā)器集成芯片； （3）了解不同邏輯功能的觸發(fā)器相互轉換的方法。 2. 實驗器件實驗器件 （1）74LS00(二輸入四

28、與非門)1片； （2）74LS74(雙D觸發(fā)器)1片； （3）74LS112(雙J-K觸發(fā)器)1片。 3. 預習要求預習要求 （1）復習D觸發(fā)器和J-K觸發(fā)器的工作原理及相應的邏輯表達式； （2）熟記74LS74和74LS112各引腳的功能。3.3.3 觸發(fā)器觸發(fā)器 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 基本R-S觸發(fā)器功能測試 兩個TTL與非門首尾相接構成的基本R-S觸發(fā)器的電路如圖3-31所示，其中斜線在繪制時按下“Ctrl”鍵。 (1) 按順序在 和 端加信號，觀察并記錄輸出端 Q 和 的狀態(tài)，將結果填入表3-8中，并說明上述各種輸入狀態(tài)下觸發(fā)器執(zhí)行的是什么功能。dSdRQQ邏 輯

29、功 能01111011dSdRQ表3-8 基本R-S觸發(fā)器的邏輯功能測試真值表 (2) 當 和 都接低電平時，觀察 Q 和 的狀態(tài)；當 和 同時由低電平跳為高電平時，注意觀察 Q 和 的狀態(tài)，重復35次，看 Q 和 的狀態(tài)是否相同，以正確理解 RS 觸發(fā)器輸出“不定”狀態(tài)的含義。 2) 維持阻塞型D觸發(fā)器功能測試 雙D型正邊沿維持阻塞型觸發(fā)器74LS74的邏輯符號如圖3-32所示。圖中 和 端為異步置位和清零端，CP為時鐘脈沖輸入端。 試按下面的步驟做實驗：dSdRQdSdRQQdSdR (1) 分別在 和 端加低電平，觀察并記錄 和 端的狀態(tài)。 (2) 令 和 端為高電平，D端分別接高、低電

30、平，用點動脈沖(LOGICSTATE)作為CP，觀察并記錄當CP為低電平、上升沿、高電平和下降沿時Q端狀態(tài)的變化。 (3) 當 = =1，CP=0(或CP=1)時，改變D端信號(LOGICSTATE)，觀察 端的狀態(tài)是否變化。CPD2Q5CLK3Q6S4R174LS74J3Q5CLK1K2Q6S4R1574LS112CPRdSdSdRd圖3-32 Proteus中D觸發(fā)器和J-K觸發(fā)器原理圖dSdSdRdRQQQ 將結果填入表3-9中。注意 和 是一個輸出端不同時刻的兩個狀態(tài)。nQ1nQCPDQnQn+101XX0110XX011000111101110 (1)X01dSdRdSdR (4)

31、令 = =1，將D和 相連，CP加連續(xù)脈沖(CLOCK)，用雙蹤示波器觀察并記錄Q相對于CP的波形。 3) 負邊沿J-K觸發(fā)器功能測試 雙J-K負邊沿觸發(fā)器74LS112的邏輯符號如圖3-32所示。自擬實驗步驟，測試其邏輯功能，并將結果填入表3-10中。若J=K=1，CP端加連續(xù)脈沖，用雙蹤示波器觀察Q-CP波形，把D觸發(fā)器的D端與 相連時觀察到的波形相比較，有何異同點？ 4) 觸發(fā)器功能轉換 (1) 將D觸發(fā)器和J-K觸發(fā)器轉換成T觸發(fā)器，列出表達式并畫出實驗電路圖； (2) 接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較二者關系； (3) 自擬實驗數(shù)據(jù)表并填寫。dSdRQQ 5. 實驗報告

32、實驗報告（1）整理實驗數(shù)據(jù)并填表；（2）寫出實驗內(nèi)容3)、4)的實驗步驟及表達式；（3）畫出實驗4)的電路圖及相應的表格；（4）總結各類觸發(fā)器的特點。 1. 實驗目的實驗目的 （1）掌握移位寄存器的工作原理及電路組成； （2）測試集成芯片74LS194四位雙向移位寄存器的邏輯功能。 2. 實驗器件實驗器件 （1）74LS74(六D觸發(fā)器)2片； （2）74LS194(四位雙向移位寄存器)1片。 3. 預習要求預習要求 （1）復習移位寄存器的工作原理； （2）熟記74LS194各引腳的功能。3.3.4 移位寄存器的功能測試移位寄存器的功能測試 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 由D觸發(fā)器

33、。構成的單向移位寄存器 右向移位寄存器。右向移位寄存器。按圖3-33接線。CLK接單脈沖， 、 、 D端接相應電平。在Proteus中運行仿真，按以下步驟分別單擊改變 、 、D和CLK端的輸入電平。SRSR圖3-33 Proteus 中D觸發(fā)器構成的右移寄存器 (1) 令 =1、 =0，對四個D觸發(fā)器進行異步清零。 (2) 令 =1、 =1，準備開始移位。 (3) 令D=1，CLK=0，單擊CLK端輸入，使其為1，即產(chǎn)生一個上升沿，觀察四個D觸發(fā)器輸出邏輯電平的變化。 (4) 使CKL回零，令D=0，再次單擊CLK使其為1，觀察四個D觸發(fā)器輸出電平的變化。 (5) 重復步驟(4)，直到所有D觸

34、發(fā)器的輸出全部為0。將以上觀察到的結果填入表3-11中。SSRR表3-11 右移寄存器功能表CPDQ0Q1Q2Q300000011203040 左向移位寄存器。左向移位寄存器。按照右向移位寄存器的工作原理，自行設計左向移位寄存器電路并接線實驗，將結果填入自擬定的表中。請大家先用Proteus仿真，然后再進行實驗。 2) 測試74LS194的邏輯功能 (1) 將74LS194插入實驗裝置上16腳集成插座中，注意方向，并鎖緊。 (2) 按圖3-34接線，測試其邏輯功能。圖3-34 Proteus中74LS194的邏輯功能測試 在實驗臺上實驗時，CLK接單脈沖，在Proteus中仿真時，所有輸入端均

35、接邏輯狀態(tài)輸入。根據(jù)工作方式S1、S0的不同取值，雙擊CLK，使其產(chǎn)生一個上升沿，觀察輸出指示是不是和預想的效果一致。 S1 S0=00時，其他輸入端可以為任意值，給時鐘一個上升沿，觀察輸出的變化； S1 S0=01時，令SR=1，SL=0，給時鐘四個上升沿，觀察輸出的變化； S1 S0=10時，檢查使SR=1，SL=0，給時鐘四個上升沿，觀察輸出的變化； S1 S0=11時，使D0D1D2D3=0110，給時鐘一個上升沿，觀察輸出的變化。 (3) 根據(jù)上述實驗，自己擬定表格，填寫74LS194的邏輯功能表。 3) 設計由兩片74LS194組成的八位雙向移位寄存器，在Proteus中畫出原理圖

36、，并進行仿真，測試其邏輯功能。在實驗臺上進行連接并驗證。1. 實驗目的實驗目的（1）掌握常用時序電路分析、設計及測試方法；（2）訓練獨立組織實施實驗的技能。2. 實驗器件實驗器件（1）74LS73(雙J-K觸發(fā)器)2片；（2）74LS00(二輸入四與非門)1片。3. 預習要求預習要求（1）復習異步二進制加減計數(shù)器的連接方法；（2）熟記74LS73各引腳的功能。3.4 設計型實驗設計型實驗3.4.1 時序電路時序電路 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 異步二進制計數(shù)器 (1) 按圖3-35接線，注意J、K端一定要接高電平，不要懸空。J14Q12CLK1K3Q13R2U1:A74LS73J

37、7Q9CLK5K10Q8R6U1:B74LS73J14Q12CLK1K3Q13R2U2:A74LS73J7Q9CLK5K10Q8R6U2:B74LS73CLOCK1HzCP1RdCLR (2) 由CP端輸入單脈沖，測試并記錄Q1(最左)Q4端狀態(tài)及波形。 (3) 由CP端輸入連續(xù)脈沖(1Hz)，輸出接數(shù)碼顯示，觀察計數(shù)值的變化。 (4) 試將此異步二進制加法計數(shù)器改接為減法計數(shù)器，重復以上兩步驟，并做好實驗記錄。 注意：由于四個JK觸發(fā)器J、K端接線一樣，先畫好一個，再復制塊即可；還可以通過主菜單【View】【Snap 50th】來縮小背景柵格的間距，以便連接；從編輯狀態(tài)回到拾取元件狀態(tài)，可單

38、擊主工具欄內(nèi)的“ ”圖標。 Proteus中元件清單如表3-12所示。 表3-12 Proteus元件清單元 件 名 稱所 在 大 類所 在 子 類數(shù) 量備 注74LS7374LS seriesFlip-Flops & Latches4雙J-K觸發(fā)器LOGICSTATEDebugging Tools1輸入邏輯電平7SEG-BCDOptoelectronics7-Segment Displays1七段數(shù)碼顯示CLOCKSimulator PrimitivesSources1時鐘 2) 異步二十進制加法計數(shù)器 (1) 按圖3-36接線，CP端接連續(xù)脈沖，觀察計數(shù)值的變化。J14Q12CLK

39、1K3Q13R2U1:A74LS73J7Q9CLK5K10Q8R6U1:B74LS73J14Q12CLK1K3Q13R2U2:A74LS73J7Q9CLK5K10Q8R6U2:B74LS73CLOCK1HzCPCLR123U3:A74LS00Q0V=SHIQ1V=SLOQ1V=SLOQ3V=SHI圖3-36 Proteus中異步十進制加計數(shù)器仿真圖 (2) 畫出輸出波形。 在Proteus中利用圖表仿真功能可以自動生成輸出波形。 單擊左邊工具欄內(nèi)的圖表類型按鈕 ，在對象選擇區(qū)“GRAPHS”中選“DIGITAL”(數(shù)字波形)項，然后在圖形編輯區(qū)單擊鼠標左鍵拖出一個圖表分析框，再次單擊左鍵確認。

40、雙擊圖表框空白區(qū)，出現(xiàn)其屬性修改對話框，把橫軸的長度改為10(缺省為秒)。因為本實驗的時鐘周期為1秒，這樣可出現(xiàn)10個周期。 在希望產(chǎn)生波形的電路的各點加上電壓探針，選中工具欄中的電壓探針 ，分別把它接在四個JK觸發(fā)器的Q端(圖3-35中自左至右)，并分別命名為Q0、Q1、Q2、Q3，如圖3-36所示。雙擊探針名稱，然后把它們分別拖入圖表分析框，也可以把時鐘CLock拖入。 按“Space”空格鍵即生成相應的波形，如圖3-37所示。 (3) 把圖3-36改成異步十進制減法計數(shù)器，在Proteus中仿真并生成波形圖。圖3-37 Proteus中異步十進制加計數(shù)器的圖表仿真 5. 實驗報告實驗報告

41、 （1）畫出實驗內(nèi)容要求的時序波形并記錄表格； （2）總結時序電路的特點。 1. 實驗目的實驗目的 （1）熟悉集成計數(shù)器邏輯功能和各控制端的作用； （2）掌握集成計數(shù)器的使用方法。 2. 實驗器件實驗器件 （1）74LS90(二、五、十進制計數(shù)器)2片； （2）74LS00(二輸入四與非門)1片。 3. 預習要求預習要求 （1）復習74LS90計數(shù)器的工作原理； （2）熟記74LS90各引腳功能。3.4.2 集成計數(shù)器集成計數(shù)器 4. 實驗內(nèi)容及步驟實驗內(nèi)容及步驟 1) 74LS90的功能測試 74LS90是二、五、十進制異步計數(shù)器。邏輯簡圖如圖3-38所示。模二模五&123&

42、456CP1CP2Q0 Q1 Q2 Q3RR0102SS9192圖3-38 74LS90簡化邏輯圖 74LS90具有以下功能： （1）直接清零(R01和R02同時為高電平)，直接置9(S91和S92同時為高電平)； （2）一位二進制計數(shù)器(只使用模二模塊，即CP1作外部時鐘，Q0為輸出)； （3）五進制計數(shù)器(只使用模五模塊，即CP2作外部時鐘，Q3、Q2、Q1為輸出)； （4）十進制計數(shù)器(把模二和模五模塊通過CP2和Q0連接起來，CP1作外部時鐘，Q3、Q2、Q1、Q0為輸出)。 74LS90作為十進制計數(shù)器時有兩種接法，如圖3-39所示。CKA14Q012CKB1Q19Q28Q311R0

43、(1)2R0(2)3R9(1)6R9(2)7U174LS90CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90CPCP圖3-39 Proteus中74LS90兩種十進制接線圖 按芯片引腳圖測試74LS90的邏輯功能并填入表3-13中。R0(1) R0(2)R9(1) R9(2)Q0 Q1 Q2 Q3H HL XH HX LL XH HX LH HX LX LL XL XL XX LX LL X表3-13 74LS90邏輯功能表 圖3-39中，左圖計數(shù)為09，右圖又叫雙五進制計數(shù)器，計數(shù)先是0、2、4、6、8，再為1、3、5、7、9。請

44、在Proteus中仿真并分析原因。 按圖3-39接線，使用單脈沖或連續(xù)脈沖進行實驗，并把表3-14填寫完整。表3-14 74LS90十進制計數(shù)器邏輯功能表十進制雙五進制計 數(shù)輸 出計 數(shù)輸 出Q3 Q2 Q1 Q0Q3 Q2 Q1 Q000112233445566778899 2) 計數(shù)器連接分別用兩片74LS90計數(shù)器級連接成兩位五進制、十進制計數(shù)器。在Proteus 中畫出電路原理圖并仿真，驗證設計的正確性。 3) 任意進制計數(shù)器設計 (1) 用一片74LS90和一片74LS00設計一個任意進制計數(shù)器(6、7、8、9)，并接線驗證，可以用清零法或置九法。圖3-40是在Proteus中分別用

45、清零法和置九法設計的六進制計數(shù)器，請讀者模仿出設計其他進制的計數(shù)器。 (a) 清零法 (b) 置九法 圖3-40 Proteus中用74LS90設計的六進制計數(shù)器CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90123U2:A74LS00456U2:B74LS00CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90U3(CKA) (2) 用兩片74LS90和一片74LS00設計一個四十五進制計數(shù)器，并接線驗證。 圖3-41是在Proteus中用清零法設計的五十四進制計數(shù)器原理圖

46、，采用異步連接，請大家分析并設計四十五進制或其他進制(1199)計數(shù)器。CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90CP123U2:A74LS00456U2:B74LS00 5. 實驗報告實驗報告 （1）整理實驗內(nèi)容和各實驗數(shù)據(jù)； （2）畫出實驗內(nèi)容(2)、(3)所要求的電路圖并填寫相關表格。 3.5 創(chuàng)新型實驗創(chuàng)新型實驗(Proteus層次電路設計層次電路設計) 投票表決系統(tǒng)的設計與仿真投票表決系統(tǒng)的設計與仿真 1.

47、實驗目的實驗目的（1）掌握加法器和顯示譯碼器的使用；（2）掌握Proteus層次原理圖的設計。2. 預習要求預習要求（1）復習半加器和全加器電路原理以及四位并行加法器的工作原理；（2）學習Proteus中層次原理圖的基本設計方法； 寫出預習報告。 3. 實驗任務實驗任務 在Proteus中設計一個有六人參與的投票表決系統(tǒng)：每人手持一個開關，可以選擇“Yes”、“No”和“棄權”。投票系統(tǒng)能自動統(tǒng)計并顯示選擇“Yes”的票數(shù)和選擇“No” 的票數(shù)。在Proteus中設計電路原理圖并仿真。 4. 實驗步驟實驗步驟 1) 設計分析 每人一個三位開關，共六個。因為開關為布爾量，不能輸入到四位并行加法器

48、(有權值)中，只能接到一位二進制加法器。為了使用盡可能少的加法器，這里使用全加器，每個全加器的A、B及CI都可作為獨立的輸入，之間沒有權值關系。把前三人的贊同選擇開關接到第一個全加器的輸入端，把后三個人的贊同選擇開關接到第二個全加器的輸入端。把六個人的反對選擇開關分別接到第三和第四個全加器的輸入端。棄權開關什么也不連接，即不作加計算 每個全加器的輸出S和CO都具有21權值關系，可以作為四位并行加法器的輸入。前兩個全加器的結果進第一個四位并行加法器，后兩個全加器的結果進第二個四位并行加法器。 四位并行加法器的輸入高兩位不用，接地，即為0。故第一個并行加法器加出來的結果為贊同票，第二個并行加法器加

49、出來的結果為反對票。 兩個四位并行加法器的輸出分別接74LS47，即低電平有效的BCD到七段顯示譯碼器，顯示譯碼器的輸入端高位D接地2) 電路設計在Proteus中畫出電路原理圖。全加器的輸入端為了得到可靠的電平，必須在每個一開關兩端接適當?shù)碾娮柚?，并接電源和地。接地電阻?0k，共12個，接電源電阻為500，只有一個。Proteus中系統(tǒng)元件清單如表3-15所示。表3-15 Proteus中系統(tǒng)元件清單元 件 名 稱所 在 大 類所 在 子 類數(shù) 量備 注SW-ROT-3Switches and relaysSwitches6三位開關74LS28374LS SeriesAdders2四位并行

50、加法器74LS4774LS SeriesDecoders & Encoders2顯示譯碼器7SEG-COM-ANODEOptoelectronics7-Segment Displays2共陽極數(shù)碼顯示74LS13874LS SeriesAdders4全加器RESResistorsGeneric13電阻500(1)，1k(12) 3) 層次原理圖設計 在Proteus中發(fā)現(xiàn)全加器74LS138沒有仿真模型。為此，利用層次原理圖的設計方法，設計一個全加器74LS138。 在Proteus中單擊子電路模式圖標 ，在圖形編輯區(qū)拖出一個大小合適的矩形，并命名。在對象選擇器中選擇“INPUT”，并

51、在矩形框的左邊框線上單擊三次，生成三個輸入端。然后在對象選擇器中選擇“OUTPUT”，并在矩形框的右邊單擊兩次，生成兩個輸出端。分別雙擊這些端子，對其進行命名，生成全加器的父電路，如圖3-42所示。U174LS138SCOABCI圖3-42 全加器的父電路 右鍵單擊圖3-42圖中全加器的矩形空白區(qū)，出現(xiàn)右鍵菜單，選擇“Goto Child Sheet”，即轉到全加器的子電路，此時自動打開一個新的繪圖畫面，按圖3-43畫好全加器的子電路，使輸入與輸出的引腳名與父電路保持完全一致。U7XORU8XORU9ANDU10AND123U11:A74LS32ABCISCO 單擊存盤按鈕，不用另起名字。在圖

52、形的空白區(qū)單擊右鍵，選擇右鍵菜單中的“Exit Parent Sheet”，即返回到父電路。最后，把所有元件按以上分析連接成如圖3-44所示的系統(tǒng)電路。 注意到四個全加器的各子電路中的元件代號各不相同，且與上層電路中的元件代號亦不相同。 圖3-44中，左下方電阻與電路的連接采用的是網(wǎng)絡標號形式(R1R12)，標有同一網(wǎng)絡標號(Label)的兩根線被視為連接在一起。R12R11R10R9R8R7R6R5R4R3R2R1R1R2R3R5R6R11R4R7R8R9R10R12A05A13A214A312B06B12B215B311C07C49S04S11S213S310U374LS283A7QA13

53、B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U474LS47A05A13A214A312B06B12B215B311C07C49S04S11S213S310U574LS283A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U674LS47SW1SW-ROT-3SW2SW-ROT-3SW3SW-ROT-3SW4SW-ROT-3SW5SW-ROT-3SW6SW-ROT-3R050010kU174LS138SCOABCIU274LS138SCOABCIU3074LS138SCOABCIU4074LS138SC

54、OABCIYESNOR13100圖3-44 投票表決系統(tǒng)電路原理圖 4) 系統(tǒng)仿真 在Proteus中運行仿真，使第一個開關不動作，即選擇“棄權”，第四個開關位于下方，即選擇“No”，其他四個開關都位于上方，即選擇“Yes”。仿真結果表明，系統(tǒng)顯示的票數(shù)與選擇開關一致。 5. 實驗報告實驗報告 （1）設計全加器74LS138的層次原理圖； （2）打印出Proteus中系統(tǒng)原理仿真圖和仿真結果。 3.6 綜合型實驗綜合型實驗3.6.1 多路顯示系統(tǒng)設計與仿真多路顯示系統(tǒng)設計與仿真1. 實驗目的實驗目的（1）熟練掌握數(shù)據(jù)選擇器、譯碼器和七段數(shù)碼顯示器的使用；（2）掌握多路數(shù)據(jù)傳送和顯示時的分時傳送

55、和顯示電路設計技巧。2. 實驗器件實驗器件（1）74LS157(四個二選一數(shù)據(jù)選擇器)1片；（2）74LS48(BCD七段顯示譯碼器)1片；（3）74LS139(雙二一四譯碼器)1片；（4）共陰極數(shù)碼管2個。 3. 預習要求預習要求 （1）復習數(shù)據(jù)選擇器、譯碼器工作原理及相應的邏輯表達式； （2）復習共陰極和共陽極數(shù)碼管內(nèi)部結構及各段顯示與對應的輸入信號之間的關系。 4. 實驗任務和步驟實驗任務和步驟 設計一個多路數(shù)據(jù)顯示系統(tǒng)，要求把兩位十進制(BCD碼)數(shù)據(jù)從甲地傳送到乙地，并顯示出來。設計的電路應盡可能少地使用元器件，即不能多于前面列舉的實驗器件數(shù)目，并在Proteus中進行電路仿真。 1

56、) 系統(tǒng)設計分析 此課題把組合邏輯電路中常用的數(shù)據(jù)選擇器、二進制譯碼器、顯示譯碼器及數(shù)碼顯示器綜合運用在一起，是以后其他綜合電路設計中的一個基礎環(huán)節(jié)。 首先看系統(tǒng)的輸入，兩位十進制數(shù)用BCD碼來表示，共需8根線。因為只有一片顯示譯碼器，即只能接收4根數(shù)據(jù)線，故輸入的8根線要使用四個二選一數(shù)據(jù)選擇器分時傳送兩個BCD碼十進制數(shù)，如先傳送個位，再傳送十位，或相反。 74LS157正是一個具有四個二選一功能的數(shù)據(jù)選擇器，使它的每個選擇器的數(shù)據(jù)輸入D0接十進制數(shù)的個位(四位BCD碼)，每個數(shù)據(jù)選擇器的數(shù)據(jù)輸入D1接十進制數(shù)的十位(四位BCD碼)，通過把74LS157的G1端置0或置1來選擇四個數(shù)據(jù)選擇

57、器的D0或D1，且同時輸送到相應的四個輸出端上，從而實現(xiàn)分時傳送的目的。因為人的肉眼分辨率的問題，74LS157的G1端(即四個數(shù)據(jù)選擇器的公共地址)應該是一個連續(xù)脈沖，頻率設為30Hz左右比較合適。 從數(shù)據(jù)選擇器輸出的一位十進制數(shù)(BCD碼)，按從低到高依次接到顯示譯碼器74LS48的A、B、C、D輸入端。74LS48接收正編碼信號，輸出負邏輯電平有效信號，故它的七個輸出端應接共陰極數(shù)碼管。74LS48的三個功能端都是低電平有效，這里都接高電平，使其功能不起作用。 現(xiàn)在考慮一個顯示譯碼器驅動兩塊數(shù)碼管問題。因為是分時傳送來的數(shù)據(jù)，所以兩塊數(shù)碼管并接在74LS48的輸出端上。通過共陰極端來選擇

58、哪個數(shù)碼管應該有效。當傳送個位時，應該點亮右邊的一個數(shù)碼管，使其共陰極端為低電平；當傳送來的數(shù)據(jù)為十位時，應該點亮左邊的數(shù)碼管，使其共陰極端為低電平。這樣就需要有一個連續(xù)的脈沖信號，來交替選中兩個數(shù)碼管的共陰極。這個信號的頻率應該與數(shù)據(jù)選擇器的G1端信號頻率一致，且相序正好相反。故這里使用一個74LS139二四譯碼器，把它當作一個一線到二線譯碼器來使用，把它的輸入高位B接地，輸入低位A接G1。當G1為0時，74LS139的Y0輸出為0，選中個位的數(shù)碼管，這時正好傳送來的數(shù)是十進制數(shù)的個位；當G1為1時，74LS139的Y1輸出為0，選中十位的數(shù)碼管，這時正好傳送來的數(shù)是十進制數(shù)的十位。這樣就實

59、現(xiàn)了系統(tǒng)原來的設計要求。 2) 原理圖設計與仿真 根據(jù)以上分析，在Proteus中畫出系統(tǒng)的原理圖及仿真結果分別如圖3-45和圖3-46所示。要注意數(shù)碼管接線時放置了網(wǎng)絡標號(a、b、c、d、e、f、g)，否則必須連接在一起。abcdefgabcdefg11ENG1MUX24357611910141213115U174LS157A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U274LS48A2Y04B3Y15Y26E1Y37U3:A74L據(jù)選擇（30Hz）A0B0A1B1A2B2A3B3AB圖3-45 Proteus

60、中系統(tǒng)原理圖與仿真結果(一) 在圖3-45中，把十進制數(shù)的個位A3、A2、A1、A0設為0100，十位B3、B2、B1、B0設為0111，即要傳送一個為74的十進制數(shù)。從Proteus的信號源中取出DCLOCK連續(xù)脈沖信號，按如圖3-46所示接在G1端，并雙擊得使用頻率改為30(缺省為Hz)。圖3-46 Proteus中時鐘信號的拾取 按圖接好電路，按仿真運行按鈕，我們看到的是兩個數(shù)同時顯示，只是有閃爍，事實上，同一時間只有一個數(shù)碼管在顯示。顯示完個位，顯示十位，如圖3-45和圖3-47所示，這樣交替進行，因為頻率是30Hz，因此每秒鐘交替顯示30次。abcdefgabcdefg11ENG1MUX24357611910141213115U174LS157A7QA13B1QB12C