硬件設(shè)計(jì)分析PPT課件

1、6.1 電源設(shè)計(jì)電源設(shè)計(jì) 6.1.1 電源需求電源需求 常見(jiàn)的有5 V、3.3 V、2.5 V、1.8 V、1.2 V等。一般來(lái)說(shuō)，1.8 V、1.2 V等是DSP或FPGA的內(nèi)核電源，5 V、3.3 V、2.5 V為IO電源。數(shù)字電源的電流通常較大，一片高速DSP需要12 A，F(xiàn)PGA需要1 A，存儲(chǔ)器需要0.2 A，所以一塊電路板的平均電流常達(dá)到6 A以上。數(shù)字電源一般要求誤差范圍不超過(guò)10，而對(duì)于1.2 V等低壓，要求誤差范圍不超過(guò)5。對(duì)紋波的要求較寬松，對(duì)于60 mV以下的紋波，數(shù)字元件都可正常工作。紋波和噪聲是電源質(zhì)量的直接反映。 第1頁(yè)/共64頁(yè) 模擬電路如AD、運(yùn)放、DA等需要線

2、性電源，常見(jiàn)的線性電源有5 V、 12 V、 15 V、 18V等。模擬電源的電流不大，但要求有較高的精度和質(zhì)量，紋波和噪聲要很低。在較高速的運(yùn)放、DA等模擬器件上，都對(duì)電源進(jìn)行了處理，對(duì)低頻的紋波可以達(dá)到60110 dB的衰減，但對(duì)10 kHz以上的紋波或噪聲，衰減作用就很有限。 第2頁(yè)/共64頁(yè)6.1.2 電源的種類(lèi)及選用（專(zhuān)用電源的種類(lèi)及選用（專(zhuān)用IC） 化學(xué)電源：如電池線性穩(wěn)壓電源（低壓差線性穩(wěn)壓器LDO ） 優(yōu)點(diǎn)：穩(wěn)定性高，紋波小，可靠性高，易做成多路、輸出連續(xù)可調(diào)的模塊。缺點(diǎn)：體積大，較笨重，效率相對(duì)較低。 開(kāi)關(guān)型直流穩(wěn)壓電源（PWM 、PFM ） 優(yōu)點(diǎn)：體積小，重量輕，穩(wěn)定可靠；

3、可以升壓、降壓或轉(zhuǎn)換電壓極性。缺點(diǎn)：紋波較大，紋波峰峰值一般為輸出電壓的1 。開(kāi)關(guān)電源分類(lèi)：ACDC電源 DCDC電源 模塊電源 第3頁(yè)/共64頁(yè)6.1.3 電源的設(shè)計(jì)要求電源的設(shè)計(jì)要求 輸入電壓允許范圍和輸出電壓允許范圍需求電流大小電源穩(wěn)定性電壓紋波損耗加電順序體積輻射保護(hù)電路 第4頁(yè)/共64頁(yè)6.1.4 電源安全設(shè)計(jì)電源安全設(shè)計(jì) 慎重加電 負(fù)載電流的變化對(duì)電壓的影響多電源系統(tǒng)和多電源芯片，注意上電次序浪涌電壓保護(hù)、EMIRFI抑制、散熱問(wèn) 題電源電流的裕量設(shè)計(jì)常取1540 第5頁(yè)/共64頁(yè)6.1.5 電源設(shè)計(jì)舉例電源設(shè)計(jì)舉例第6頁(yè)/共64頁(yè)第7頁(yè)/共64頁(yè)第8頁(yè)/共64頁(yè)第9頁(yè)/共64頁(yè)第

4、10頁(yè)/共64頁(yè)第11頁(yè)/共64頁(yè)第12頁(yè)/共64頁(yè)解決了線性電源在空間、效率和重量方面的限制。 第13頁(yè)/共64頁(yè)第14頁(yè)/共64頁(yè)6.2 時(shí)鐘設(shè)計(jì)時(shí)鐘設(shè)計(jì)6.2.1 時(shí)鐘電路的選擇原則時(shí)鐘電路的選擇原則 主頻最高可達(dá)1GHz以上，晶振通過(guò)片內(nèi)PLL來(lái)倍頻，PLL電源LC濾波。 6.2.2 時(shí)鐘電路電源和地的設(shè)計(jì)時(shí)鐘電路電源和地的設(shè)計(jì) 鐵氧體磁珠(ferrite bead)濾波，10uF鉭電容和0.1uF電容濾波 ，阻抗匹配，盡量少使用過(guò)孔。 6.2.3 系統(tǒng)時(shí)鐘與局部時(shí)鐘系統(tǒng)時(shí)鐘與局部時(shí)鐘 相參(同源) 和非相參(不同源) ，專(zhuān)門(mén)的時(shí)鐘驅(qū)動(dòng)器，時(shí)鐘同步、數(shù)據(jù)傳輸?shù)膯?wèn)題。 6.2.4 時(shí)鐘的

5、影響時(shí)鐘的影響 方波信號(hào)產(chǎn)生高次諧波分量，盡量選擇低速時(shí)鐘，走線最短，屏蔽（保護(hù)地、屏蔽電纜），用正弦波（隔離變壓器）。 第15頁(yè)/共64頁(yè)6.3 驅(qū)動(dòng)、隔離及電平轉(zhuǎn)換驅(qū)動(dòng)、隔離及電平轉(zhuǎn)換6.3.1 驅(qū)動(dòng)和隔離驅(qū)動(dòng)和隔離 總線驅(qū)動(dòng)器可帶很多個(gè)負(fù)載，另一作用是隔離；模數(shù)電路間加驅(qū)動(dòng)器，隔離相互干擾；器件懸空引腳：輸入引腳接固定電平，以降低電路噪聲和功耗。 6.3.2 電平轉(zhuǎn)換電平轉(zhuǎn)換 3.3 V與5 V、DSP與外圍器件的接口、其他類(lèi)型的電平轉(zhuǎn)換（RS232、RS485、26LS32/32） 第16頁(yè)/共64頁(yè)6.4 EDA軟件軟件 高速實(shí)時(shí)系統(tǒng)設(shè)計(jì)的主要軟件是電子設(shè)計(jì)自動(dòng)化(EDA)軟件；對(duì)具

6、體的電路實(shí)現(xiàn)來(lái)說(shuō)，EDA軟件通常包括系統(tǒng)設(shè)計(jì)（SPW、DSP）、PCB設(shè)計(jì)、FPGA設(shè)計(jì)以及ASIC設(shè)計(jì)等等。 6.4.1 PCB設(shè)計(jì)設(shè)計(jì) 在PCB領(lǐng)域，EDA軟件的強(qiáng)大功能主要包括強(qiáng)大的設(shè)計(jì)與編輯功能、豐富的庫(kù)資源、高效的數(shù)字與模擬仿真、信號(hào)完整性分析、板級(jí)互連時(shí)序驗(yàn)證等。PCB行業(yè)的主要廠商有Cadence、Mentor、PADs、Viewlogic、Zuken等。最常用的是PROTEL軟件。 EDA中的PCB設(shè)計(jì)產(chǎn)品主要包括以下內(nèi)容：第17頁(yè)/共64頁(yè) 具有模擬和混合信號(hào)設(shè)計(jì)能力；有豐富的設(shè)計(jì)功能：符號(hào)庫(kù)、電特性、熱特性等等；采用TopDown設(shè)計(jì)模式，使電路表述更清晰；有自由傳送數(shù)據(jù)功

7、能，可在原理圖做功能仿真；可加入布圖信息，便于PCB布局。 可進(jìn)行原理圖仿真，顯示模擬、數(shù)字波形；可根據(jù)布線延遲反標(biāo)后進(jìn)行時(shí)序仿真，實(shí)現(xiàn)信號(hào)系統(tǒng)排錯(cuò)；可進(jìn)行模擬信號(hào)分析，如傅立葉變換、協(xié)方差、卷積等。 從電路板數(shù)據(jù)庫(kù)自動(dòng)生成完整的熱模型；在電路板設(shè)計(jì)早期進(jìn)行熱分析，可增強(qiáng)PCB設(shè)計(jì)的一次成功性。 第18頁(yè)/共64頁(yè) 有交互式自動(dòng)布局布線工具；支持物理約束的設(shè)計(jì)方法；可完成從單面PCB到多層板設(shè)計(jì)。 有符合加工工藝的布圖建議；支持工業(yè)界最廣泛的底層技術(shù)(標(biāo)準(zhǔn)格式)；有CAM輸出工具，從光繪、版圖到數(shù)控機(jī)床加工中心，可直接生產(chǎn)試驗(yàn)電路板。 有高層次、總線功能時(shí)延描述；可生成標(biāo)準(zhǔn)時(shí)延文件，供電氣規(guī)則

8、驅(qū)動(dòng)布線。 因此可以看出，EDA中的PCB工具是一個(gè)包括了多功能設(shè)計(jì)輸入、模擬數(shù)字仿真、熱分析、自動(dòng)布線、自動(dòng)布圖、時(shí)延分析、電氣規(guī)則驅(qū)動(dòng)布線等多種強(qiáng)大功能的系統(tǒng)軟件，是高速實(shí)時(shí)電路設(shè)計(jì)的保障條件。 第19頁(yè)/共64頁(yè) 采用EDA的PCB工具的設(shè)計(jì)流程是： 以Top-Down方式建元件庫(kù)、繪制系統(tǒng)原理圖 建幾何封裝庫(kù)及元件與封裝映射關(guān)系 準(zhǔn)備PCB版圖設(shè)計(jì)數(shù)據(jù)，生成網(wǎng)絡(luò)表 拓?fù)湟?guī)則設(shè)置、阻抗計(jì)算、規(guī)則驅(qū)動(dòng)的布局布線 信號(hào)分析：TLC傳輸線分析、XTK串?dāng)_分析 驗(yàn)證高速器件的板級(jí)時(shí)延、按電氣要求驅(qū)動(dòng)的布線 調(diào)整、基于IBIS模型的信號(hào)完整性分析 生成Gerber格式光繪數(shù)據(jù)文件、送制板廠家加工

9、第20頁(yè)/共64頁(yè) 6.4.2 CPLDFPGAASIC設(shè)計(jì)設(shè)計(jì) CPLDFPGAASIC設(shè)計(jì)可以采用單一芯片實(shí)現(xiàn)整個(gè)數(shù)字信號(hào)處理系統(tǒng)即“片上系統(tǒng)(SOC)”；其中CPLDFPGA又有可多次編程，反復(fù)擦寫(xiě)的功能，因此在樣機(jī)階段有獨(dú)到的優(yōu)勢(shì)，其大致的設(shè)計(jì)流程是：設(shè)計(jì)輸入：原理圖、硬件描述語(yǔ)言(VHDL、Verilog等)、狀態(tài)機(jī)、布爾函數(shù)等；一般應(yīng)采用層次化設(shè)計(jì)邏輯綜合，產(chǎn)生網(wǎng)表文件XNF或EDIF功能仿真邏輯分割及映射布局、布線延時(shí)信息反標(biāo)、時(shí)序仿真產(chǎn)生配置文件第21頁(yè)/共64頁(yè) 總之，EDA的PCB技術(shù)追求的是在系統(tǒng)設(shè)計(jì)階段排除一切可能導(dǎo)致系統(tǒng)失效的因素，從而保證整個(gè)系統(tǒng)設(shè)計(jì)、生產(chǎn)、調(diào)試一次

10、通過(guò)成功( First Pass Success )。而其中的CPLDFPGA /ASIC設(shè)計(jì)又有減小系統(tǒng)體積、功耗，在單片上集成整個(gè)系統(tǒng)的可能，因此是高速實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)的重要保證。 第22頁(yè)/共64頁(yè)6.5 電磁兼容性電磁兼容性6.5.1 電磁干擾的要素及其種類(lèi)電磁干擾的要素及其種類(lèi) 1 電磁干擾的要素 干擾源、傳播路徑、敏感器件2 抗干擾設(shè)計(jì)的基本原則 抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾能力。干擾：電路內(nèi)信號(hào)間的干擾，信號(hào)和外界間的干擾?？臻g上分開(kāi)、含有地線的雙絞線/屏蔽線、保護(hù)地等。 6.5.2 電路內(nèi)干擾電路內(nèi)干擾 選擇合理的導(dǎo)線寬度采用正確的布線策略 避免長(zhǎng)

11、距離的平行走線 第23頁(yè)/共64頁(yè)采取圓滑走線 避免線寬突變，采用淚滴焊盤(pán)過(guò)孔可減少輻射，并增強(qiáng)焊盤(pán)過(guò)孔的附著力。6.5.3 外界干擾外界干擾 干擾源：手機(jī)電臺(tái)(發(fā)射時(shí))、開(kāi)關(guān)電源、電機(jī)、 電錘等。 遠(yuǎn)離干擾源、并采取屏蔽措施：在電路板的外層敷設(shè)大面積的地或整個(gè)外層設(shè)為地(背面) ；將機(jī)箱殼嚴(yán)密封閉，內(nèi)部風(fēng)冷加導(dǎo)熱軌；在多插板的機(jī)箱內(nèi)，在電路板間加屏蔽網(wǎng)(散熱)；若板間距離太小(例如CPCI機(jī)箱內(nèi)板間距離僅為2cm)，可在多余空出的插槽位置插入屏蔽板。第24頁(yè)/共64頁(yè)6.6 高速高速PCB設(shè)計(jì)設(shè)計(jì) 電路板設(shè)計(jì)時(shí)應(yīng)考慮的因素主要是： （1）導(dǎo)線銅箔厚度、寬度和長(zhǎng)度，決定了導(dǎo)線的電阻、電感、電容

12、值以及電流容量； （2）相鄰導(dǎo)線間距，將影響線間竄擾； （3）電源線和地線布置，將影響信號(hào)間的公共阻抗干擾； （4）電路板上元件的布局，將影響導(dǎo)線的公共阻抗、空間電磁場(chǎng)干擾； （5）電路板的安裝位置，將使電路板在運(yùn)行中受到機(jī)器內(nèi)部溫升、元件振動(dòng)等因素的影響。 第25頁(yè)/共64頁(yè) 1、電路板導(dǎo)線的特性阻抗 電路板導(dǎo)線的特性阻抗，直接影響到其抗干擾性能。信號(hào)線的特性阻抗一般為30100。 2、抑制電源線和地線阻抗噪聲 電路板上的數(shù)字電路工作時(shí)，有可能造成電路板內(nèi)的電源電壓和地電位的波動(dòng)，導(dǎo)致信號(hào)波形產(chǎn)生振蕩而引起電路誤動(dòng)作。這主要是集成電路的開(kāi)關(guān)電流和電源線、地線的電阻所造成的電阻壓降，以及電感L

13、所造成的電感壓降共同作用所致。比如：導(dǎo)線電感約10 nH/cm，電阻約5 m/cm，則電感引起的壓降為78 mV左右。由此可見(jiàn)，電感引起的電壓降相當(dāng)大，必須采取必要的措施。第26頁(yè)/共64頁(yè)6.6.1 地線設(shè)計(jì)、電源去耦和電源線布置地線設(shè)計(jì)、電源去耦和電源線布置 一、地線設(shè)計(jì) 1、地線寬度 加粗地線能降低導(dǎo)線電阻，使它能通過(guò)三倍于電路板上的允許電流。不同導(dǎo)體寬度的允許電流是不一樣的，地線寬度應(yīng)在23 mm（100mil）以上。 2、接地線構(gòu)成閉環(huán)路 接地線構(gòu)成閉環(huán)路要比梳子狀（圖7.1）能明顯地提高抗噪聲能力。閉環(huán)形狀能顯著地縮短線路的環(huán)路，降低線路阻抗，從而減少干擾。但要注意環(huán)路所包圍面積越

14、小越好。 第27頁(yè)/共64頁(yè)單元1單元N匯流排匯流排第28頁(yè)/共64頁(yè) 3、印刷電路板分區(qū)集中并聯(lián)一點(diǎn)接地 當(dāng)同一電路板上有多個(gè)不同功能的電路時(shí)，可將同一功能單元的元器件集中于一點(diǎn)接地，自成獨(dú)立回路。這就可使地線電流不會(huì)流到其他功能單元的回路中去，避免了對(duì)其他單元的干擾。與此同時(shí)，還應(yīng)將各功能單元的接地塊與主機(jī)的電源地相連接，如圖7.1所示。這種接法稱(chēng)為“分區(qū)集中并聯(lián)一點(diǎn)接地”。為了減小線路阻抗，地線和電源線要采用大面積匯流排。 二、配置去耦電容方法 電路板上裝有多個(gè)集成電路，而當(dāng)其中有些元件耗電很大時(shí)，地線上會(huì)出現(xiàn)很大的電位差。抑制電位第29頁(yè)/共64頁(yè) 差的方法是在各集成器件的電源線和地線

15、間分別接入去耦電容，以縮短開(kāi)關(guān)電流的流通途徑，降低電阻壓降。這應(yīng)視為電路板設(shè)計(jì)的一項(xiàng)常規(guī)做法。 1、電源去耦 在每個(gè)電路板入口處的電源線與地線之間并接退耦電容。并接的電容應(yīng)為一個(gè)大容量的電解電容（10100uF）和一個(gè)無(wú)極性電容（0.010.1uF）。并接兩個(gè)電容的目的是：并接大電容為了去掉低頻干擾成分，并接小電容為了去掉高頻干擾部分，如圖7.2所示。低頻去耦電容用鋁或鉭電解電容，高頻去耦電容采用自身電感小的獨(dú)石、云母或陶瓷電容。 第30頁(yè)/共64頁(yè)第31頁(yè)/共64頁(yè) 2、集成芯片去耦 原則上每個(gè)集成芯片都應(yīng)安置一個(gè)0.1uF的電容器，每410個(gè)芯片安置一個(gè)110uF的限噪聲用的鉭電容器。這種

16、電容器的高頻阻抗特別小，在500kHz200MHz范圍內(nèi)阻抗小于1而且漏電流很小(0.5uA以下）。 對(duì)于抗噪聲能力弱，關(guān)斷電流大的器件和ROM、RAM存儲(chǔ)器，應(yīng)在芯片的電源線（VCC）和地線（GND）間直接接入去耦電容。 圖7.3畫(huà)出了去耦電容在電路板上的安裝位置。 安裝電容器時(shí)，務(wù)必盡量縮短電容器的引線（貼片）。安裝每個(gè)芯片的去耦電容時(shí)，應(yīng)將去耦電容器必須安裝在本集成芯片的VCC和GND線，若錯(cuò)誤地安裝到別的GND位置，便失去了抗干抗作用，如圖7.4所示。 第32頁(yè)/共64頁(yè)第33頁(yè)/共64頁(yè)第34頁(yè)/共64頁(yè) 三、電源線的布置 電源線的布線方法除了要根據(jù)電流大小，盡量加大導(dǎo)線寬度外，采取

17、使電源線、地線的走向與數(shù)據(jù)信息傳遞方向一致，將有助于增強(qiáng)抗噪聲的能力。6.6.2 高速電路的導(dǎo)線條形狀和布局高速電路的導(dǎo)線條形狀和布局 如果電路板上邏輯電路的工作速度不高，導(dǎo)線條的形狀無(wú)什么特別要求；若使用高速邏輯器件，因?yàn)橛米鲗?dǎo)線的銅箔在90轉(zhuǎn)彎處使導(dǎo)線的阻抗不連續(xù)，而可能導(dǎo)致反射干擾，所以宜采用圖7.5中右上方的形狀，把彎成90的導(dǎo)線改成45，這將有助于減少反射干擾的發(fā)生。 第35頁(yè)/共64頁(yè)第36頁(yè)/共64頁(yè) 電路板的插頭安排如圖7.5所示，每隔10個(gè)左右的引線設(shè)置一條寬13mm的地線線條，并在插頭處并接合適的去耦電容，以對(duì)穩(wěn)壓電源母線去耦。 6.6.3 電路板輻射噪聲及其抑制電路板輻射

18、噪聲及其抑制 當(dāng)電路板上的元件和導(dǎo)線工作在高頻時(shí)，便會(huì)向空間發(fā)出輻射干擾。輻射干擾源來(lái)自那些高頻數(shù)字信號(hào)，如高頻振蕩器等。 為了抑制高頻輻射噪聲，在高頻電路中應(yīng)采取以下措施： （1）盡量加粗接地導(dǎo)線，以降低噪聲對(duì)地阻抗。 （2）滿接地。在電路板上除供傳輸信號(hào)用的導(dǎo)線外，把電路板上沒(méi)有被器件占用的面積全作為接地線，稱(chēng)為“滿接地”（polygon plane）。 第37頁(yè)/共64頁(yè) （3）安裝接地板。可以把一塊鋁板或鐵板附加在電路板的背面做接地板，或者將電路板放置在兩塊鋁板或兩塊鐵板之間，成為雙面接地板。安裝時(shí)應(yīng)使單塊或雙塊接地板盡量靠近電路板，以取得良好的抑制輻射噪聲效果。另外，安裝的接地板必須

19、與系統(tǒng)的信號(hào)地端連接，并尋找最佳接地點(diǎn)，否則將降低抑制輻射噪聲的效果。 （4）妥善布置導(dǎo)線。合理而又妥善地布置電路板內(nèi)及板外信號(hào)傳輸線也能起到抑制高頻輻射噪聲的效果。例如，高速信號(hào)線要用短線；信號(hào)線間所形成的環(huán)路面積要最??；主要信號(hào)線最好匯集在中央；時(shí)鐘發(fā)生電路力求布置在靠近中央的部位；為避免信號(hào)線間竄擾，兩條信號(hào)線切忌平行，而且應(yīng)采取垂直交叉第38頁(yè)/共64頁(yè) 方式，或者拉開(kāi)兩線的距離，也可以在兩條平行的信號(hào)線之間增設(shè)一條地線。尤其注意與外界相連、向外發(fā)送信號(hào)的信號(hào)線，有時(shí)能把外界的干擾信號(hào)接收進(jìn)來(lái)，起到類(lèi)似天線的作用?？傊仨毟鶕?jù)具體情況，妥善布局，以降低噪聲干擾。6.6.4 電路板電路

20、的布線方式電路板電路的布線方式 電路板是整個(gè)電路設(shè)計(jì)的重要環(huán)節(jié)，因此布線方法對(duì)抗擾性能有直接影響。除了前面提到的一些布線原則外，下面再補(bǔ)充一些其他走線方式及原則。 一、電路板的布線原則 （1）導(dǎo)線間距離要盡量加大。對(duì)于信號(hào)回路，第39頁(yè)/共64頁(yè) 銅箔條的相互距離要有足夠的尺寸，而且這個(gè)距離要隨信號(hào)頻率的升高而加大，尤其是頻率極高或脈沖前沿十分陡峭的情況更要注意。因?yàn)橹挥羞@樣才能降低導(dǎo)線間分布電容的影響。 （2）采用隔離走線。在許多不得不平行走線的電路布置時(shí)可先考慮圖7.6所示方法，即兩條信號(hào)線中加一條接地的隔離走線。 （3）短接線。在線路無(wú)法排列或只有繞大圈才能走通的情況下，干脆用絕緣“飛線

21、”接連，而不用印刷線，或采用雙面印刷“飛線”或阻容元件引線直接跨接，如圖7.6所示。 第40頁(yè)/共64頁(yè)第41頁(yè)/共64頁(yè) （4）對(duì)于電路板上容易接收干擾的信號(hào)線，不能與能夠產(chǎn)生干擾或傳遞干擾的線路長(zhǎng)距離范圍內(nèi)平行鋪設(shè)。必要時(shí)可在它們之間設(shè)置一根地線，以實(shí)現(xiàn)屏蔽。 （5）對(duì)雙面布線的電路板，應(yīng)使兩面線條垂直交叉，以減少磁場(chǎng)耦合，有利于抑制干擾。 （6）高電壓或大電流線路對(duì)其他線路容易形成干擾，而低電平或小電流信號(hào)線路容易受到感應(yīng)干擾。因此，布線時(shí)使兩者盡量相互遠(yuǎn)離，避免平行鋪設(shè)，采用屏蔽等措施。 （7）交流與直流電路分開(kāi)；輸入阻抗高的輸入端引線與鄰近線分開(kāi)；高電壓、大電流的輸出線與鄰近引線分開(kāi)

22、；輸入、輸出線分開(kāi)。這樣做的目的是為了防止“竄擾”。 第42頁(yè)/共64頁(yè) （8）所有線路盡量沿地線鋪設(shè)，且應(yīng)沿直流地鋪設(shè)，盡量避免沿交流地鋪設(shè)。 （9）盡量減小電源線走線的有效包圍面積。 （10）在電路板上盡量避免開(kāi)口或開(kāi)槽，特別是地線層或靠近電流走線處。開(kāi)口或開(kāi)槽可能會(huì)增加電源路徑有效包圍面積。 （11）走線不要有分支或纏結(jié)，這樣可避免在高頻信號(hào)時(shí)會(huì)導(dǎo)致反射干擾或發(fā)生諧波干擾，如圖7.6所示。 （12）在敏感元件接線端頭采用抗干擾保護(hù)環(huán)。保護(hù)環(huán)不能當(dāng)做信號(hào)回路，只能單點(diǎn)接地。被保護(hù)環(huán)包圍的部分，有效抑制了漏電對(duì)其造成的干擾，同時(shí)也使包圍部分的輻射減小，如圖7.6所示。 第43頁(yè)/共64頁(yè) （

23、13）不要在電路板上留下空白銅箔層，因?yàn)樗鼈兛梢猿洚?dāng)發(fā)射天線或接收天線，因此可將它們接地，如圖7.6所示。 二、自動(dòng)布線注意問(wèn)題 目前，電路板的自動(dòng)布線大多采用自動(dòng)布線軟件來(lái)實(shí)現(xiàn)。自動(dòng)布線軟件是根據(jù)事先人為規(guī)定的方法進(jìn)行布線，其布線原則是充分利用電路板的面積資源，使線路排列最短。自動(dòng)布線軟件不能判別元器件的應(yīng)用特征，如區(qū)分高頻、低頻元件，高電壓、低電壓元件，電源線和信號(hào)線。由于工藝條件的復(fù)雜性，不同的電路板的可靠性要求也不一樣。所有這些，自動(dòng)布線軟件根本無(wú)法辦到。因此，設(shè)計(jì)者必須親自參與并動(dòng)手設(shè)計(jì)有關(guān)抗干擾的部分電路。 第44頁(yè)/共64頁(yè)6.6.5 電路板的尺寸和元件布局電路板的尺寸和元件布局

24、 電路板的尺寸大小要適中，過(guò)大時(shí)線條過(guò)長(zhǎng)，阻抗增加，提高了成本，降低了抗噪聲的能力；過(guò)小時(shí)元器件過(guò)于密集，各個(gè)器件以及線條間會(huì)互相干擾，散熱效果也不好。 在元件布局方面與其他邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，能獲得較好的抗噪聲效果。 在電路板上布置邏輯電路時(shí)，原則上應(yīng)在出線端子附近放置高速器件，稍遠(yuǎn)處放置低速電路和存儲(chǔ)器等，這樣的布置可降低公共阻抗耦合、輻射和竄擾等噪聲。 第45頁(yè)/共64頁(yè) 為了降低外部線路引進(jìn)的干擾，光電隔離器(6N137、HCLP0601)、隔離用的變壓器(1:1、TL714、AD8611)以及濾波器等，通常應(yīng)放在更靠近出線端子的地方。ADC、DAC等混合電

25、路設(shè)計(jì)更重要。 元件在布局上也應(yīng)考慮到散熱，最好把ROM、RAM、時(shí)鐘發(fā)生器等發(fā)熱較多的器件布置在電路板的偏上方部位（當(dāng)電路板豎直安裝時(shí)）或易通風(fēng)散熱的地方。 易發(fā)生噪聲的器件、大電流電路等盡量遠(yuǎn)離邏輯電路，如果條件許可，也可以另做電路板。圖7.7為各種組件位置分配的示意圖，供布置電路板時(shí)參考。 第46頁(yè)/共64頁(yè)第47頁(yè)/共64頁(yè)6.6.6 電路板的安裝方法和板間配線電路板的安裝方法和板間配線 電路板的安裝方法和板間配線的原則是：降低溫升和抑制連線上引進(jìn)的干擾。 安裝和使用多塊電路板時(shí)，垂直安裝方式比水平安裝方式的散熱性能好，電路板的安裝位置應(yīng)躲開(kāi)機(jī)箱上的通風(fēng)孔。對(duì)于多塊電路板之間的搭接線，

26、應(yīng)注意以下幾點(diǎn)： （1）板和板之間的信號(hào)線越短越好。 （2）所用導(dǎo)線的絕緣應(yīng)良好，防止隨時(shí)間延遲而老化。 （3）邏輯電路的集成電路為T(mén)TL時(shí)，如果工作頻率低于1MHz，其配線長(zhǎng)度不超過(guò)40cm，則可使用單股導(dǎo)線；配線長(zhǎng)度超過(guò)4090 cm時(shí)，則應(yīng)該使用特性阻抗為100200的雙絞線，其中一根線與板內(nèi)第48頁(yè)/共64頁(yè) 的信號(hào)線相連，另一線的兩端與地線相連，形成干擾信號(hào)的回路；配線長(zhǎng)度超過(guò)90150 cm，不僅應(yīng)該使用雙絞線，而且應(yīng)該接入終端匹配負(fù)載電阻；配線長(zhǎng)度超過(guò) 150 cm時(shí)，應(yīng)該使用集成化的專(zhuān)用線路驅(qū)動(dòng)器一接收器（差分）和阻抗為5060的同軸電纜 (26LS31、26LS32)。 （4

27、）對(duì)于象CMOS這樣輸入阻抗高、輸出負(fù)載能力較小的芯片，不易直接與外部配線，應(yīng)通過(guò)總線緩沖器（如74AHC244/245）后再與長(zhǎng)線配接。這樣可提高 CMOS芯片抵抗電磁干擾、靜電干擾的能力，提高系統(tǒng)運(yùn)行可靠性，如FPGA下載電纜可做到10m。 （5）低壓差分（LVDS）和光纖傳輸速度更高。第49頁(yè)/共64頁(yè)6.6.7 多層電路板設(shè)計(jì)多層電路板設(shè)計(jì) 一、多層布線的特點(diǎn)及發(fā)展 多層板是通過(guò)電鍍通孔把重疊在一起的N層印制電路板連接成一個(gè)整體。 1、多層布線特點(diǎn) 多層布線之所以逐漸得到廣泛的應(yīng)用，究其原因，有以下幾個(gè)特點(diǎn)： （1）多層板內(nèi)部設(shè)有專(zhuān)用電源層、地線層，減小了供電線路的阻抗，從而減小了公共

28、阻抗干擾。通過(guò)前面的介紹可知，導(dǎo)線的長(zhǎng)度、厚度一定時(shí)，增加導(dǎo)線的寬度可以減小導(dǎo)線的特性阻抗，從而相應(yīng)地減小公共阻抗的干擾。 （2）多層板采用專(zhuān)門(mén)地線層，對(duì)信號(hào)線而言都有均勻接地面，信號(hào)線的特性阻抗穩(wěn)定，易匹配，減少了反射引起的波形畸變。 第50頁(yè)/共64頁(yè) 通過(guò)前面的介紹可知，當(dāng)電路板上裝有多個(gè)集成電路，并且其中有些元件耗電很多時(shí)，地線上會(huì)出現(xiàn)較大電位差。通過(guò)減小R和L將使電壓降能夠顯著減小。而多層板設(shè)計(jì)中，信號(hào)線與地層之間有均勻接地面，減小了R、L，保證了地線電位的穩(wěn)定。 （3）采用專(zhuān)門(mén)的地線層加大了信號(hào)線和地線之間的分布電容，減小了串?dāng)_。串?dāng)_是指兩個(gè)或更多導(dǎo)體靠得比較近時(shí)，它們之間會(huì)有容性

29、耦合，一個(gè)導(dǎo)體上的電壓大幅度變化時(shí)會(huì)向其它導(dǎo)體耦合電流。通常耦合電容反比于導(dǎo)體間的距離而正比于導(dǎo)體的面積。因而通過(guò)減小相鄰導(dǎo)體間的面積共增大相鄰距離，有利于減小串?dāng)_。采用多層布線，由于增加了獨(dú)立地線層，大功率接地層上的噪聲就不會(huì)注入到其它層面上去，從而減小了高頻電流對(duì)敏感電路的影響。 第51頁(yè)/共64頁(yè) （4）配線密度高。與相應(yīng)尺寸的雙面電路板相比，多層電路板器件安裝面安裝密度大，配線密度高。 2、多層布線的發(fā)展 上面介紹了多層布線不同于單面、雙面布線的特點(diǎn)。正是由于多層布線具有這些特點(diǎn)，從而為電路設(shè)計(jì)人員提供了一種理想的解決噪聲問(wèn)題的途徑。在常規(guī)的電路設(shè)計(jì)中，去耦電容安裝得當(dāng)可以使串聯(lián)阻抗減

30、小 80左右。但是，這種大幅度抑制電源電壓波動(dòng)的措施，實(shí)質(zhì)上是一種補(bǔ)救辦法。多層布線可以大幅度減少去耦電容，特別是電解電容，可靠性得到提高。更好的方法是不斷完善供電線路的設(shè)計(jì)，而多層布線的發(fā)展為其提供了一種可能。當(dāng)然，多層電路板還存在加工工藝復(fù)雜、成本第52頁(yè)/共64頁(yè) 高的特點(diǎn)，這是阻礙其發(fā)展的因素。但隨著電路板技術(shù)的發(fā)展及大規(guī)模生產(chǎn)，多層電路板的使用將變得越來(lái)越廣泛。 例如，在超高速數(shù)據(jù)采集系統(tǒng)中，采用10層電路板，它們分別為：頂部元件層、數(shù)字地和模擬地層、數(shù)字連線層、5.2V電源層、5V和2V電源層、數(shù)字連線層、數(shù)字地和模擬地層、數(shù)字和模擬連線層、數(shù)字地和模擬地層以及底部元件層。頂層和底

31、層都焊有元件。 又如，采用6層電路板，通常的分配方案為：頂部元件層（信號(hào)層）、電源層、信號(hào)層、信號(hào)層、地層、底部元件層（信號(hào)層）。第53頁(yè)/共64頁(yè) 二、電源電路電磁干擾分析及相應(yīng)抑制措施 電磁兼容（EMC）是指對(duì)電磁環(huán)境進(jìn)行設(shè)計(jì)的學(xué)科領(lǐng)域，通過(guò)研究和分析預(yù)測(cè)電磁干擾，提供抑制干擾的有效技術(shù)，進(jìn)行合理設(shè)計(jì)，從而使電子系統(tǒng)和設(shè)備在共同的電磁環(huán)境中不受干擾的影響而相容地正常工作。電磁兼容的研究對(duì)象就是電磁干擾。隨著電子系統(tǒng)和設(shè)備數(shù)量的逐漸增多和性能的不斷提高，電磁干擾將越來(lái)越嚴(yán)重。而電源電路作為任何電子設(shè)備所不可缺少的部分，其性能的好壞直接關(guān)系到了設(shè)備性能的優(yōu)劣。對(duì)電源電路系統(tǒng)來(lái)講，電磁干擾可分為

32、輻射型和傳導(dǎo)型。輻射型干擾表現(xiàn)為電場(chǎng)或磁場(chǎng)的形式，而傳導(dǎo)型干擾總是以電壓或電流的形式來(lái)表現(xiàn)。第54頁(yè)/共64頁(yè) 電源電路中功率器件的切換或電源電壓的波動(dòng)過(guò)程，可以在連線上產(chǎn)生很大的干擾信號(hào)，它可以耦合到其它連線上造成電磁干擾。因而元件的選擇對(duì)于控制電磁干擾（EMI）至關(guān)重要，而且電路板的布局和連線也具有同等重要的影響。 三、多層布線對(duì)抑制電磁干擾的作用 這里從布線的角度，針對(duì)多層布線在抑制電磁干擾方面的作用加以分析。 高速布線中的一些規(guī)則高速信號(hào)線要短，信號(hào)線和信號(hào)回路線所形成的環(huán) 路面積要最小。為避免信號(hào)線之間的相互串?dāng)_，兩條信號(hào)線切忌平 行，而應(yīng)采取垂直交叉方式；或者拉開(kāi)兩線之間的第55頁(yè)

33、/共64頁(yè) 距離；也可在兩條平行的信號(hào)線之間增設(shè)一條地線。連線和電源線的走向盡量與數(shù)據(jù)傳輸方向垂直。地線的設(shè)計(jì)不應(yīng)該斷開(kāi)，而應(yīng)該設(shè)計(jì)成環(huán)路，這樣可以避免地線上出現(xiàn)較大的電位差而引起地電位波動(dòng)，導(dǎo)致信號(hào)波形產(chǎn)生振蕩、電路誤動(dòng)作。敏感線四周加地線保護(hù)； 注意電平、速度匹配，流有余量； 串接匹配電阻，減小反射； 輸出盡量靠近GND，而遠(yuǎn)離VCC； 同一性質(zhì)的信號(hào)線（如數(shù)據(jù)線；地址線）可以平行，但間距盡量大。 第56頁(yè)/共64頁(yè) 上面給出了布線的一些規(guī)則。采用單面板、雙面板設(shè)計(jì)電源電路時(shí)有些規(guī)則并不能得到很好地實(shí)現(xiàn)。多層布線的使用彌補(bǔ)了這些不足。高密度的電源電路板上，兩個(gè)或更多導(dǎo)體靠得比較近時(shí)，它們之間存在容性耦合，一個(gè)導(dǎo)體上的大幅度電壓變化會(huì)向其它導(dǎo)體耦合電流。一般可以通過(guò)增加它們之間的距離或在導(dǎo)體之間增加一條接地線來(lái)消除耦合，但應(yīng)該保證接地層不向電路的敏感部分耦合噪聲，否則會(huì)對(duì)敏感電路產(chǎn)生不