第六章時(shí)序邏輯電路分析和設(shè)計(jì)

1、第六章第六章 時(shí)序邏輯電路時(shí)序邏輯電路分析和設(shè)計(jì)分析和設(shè)計(jì)6.2 6.2 時(shí)序邏輯電路的一般分析方法時(shí)序邏輯電路的一般分析方法6.3 6.3 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法6.4 6.4 計(jì)數(shù)器計(jì)數(shù)器6.5 6.5 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器6.1 6.1 時(shí)序邏輯電路的基本概念時(shí)序邏輯電路的基本概念第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)6.1 6.1 時(shí)序邏輯電路的基本概念時(shí)序邏輯電路的基本概念組組合合電電路路觸觸發(fā)發(fā)器器電電路路x1xiz1zjq1qmd1dm輸入信號(hào)信號(hào)輸出觸發(fā)器觸發(fā)器輸入信號(hào)輸出信號(hào)cp一、一、 時(shí)序邏輯電路的結(jié)構(gòu)及特

2、點(diǎn)時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)時(shí)序邏輯電路：任何一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸時(shí)序邏輯電路：任何一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路的原狀態(tài)有關(guān)入信號(hào)，還與電路的原狀態(tài)有關(guān)。 時(shí)序電路的特點(diǎn)：（時(shí)序電路的特點(diǎn)：（1 1）含有記憶元件（最常用的是觸發(fā)器）。）含有記憶元件（最常用的是觸發(fā)器）。 （2 2）具有反饋通道。具有反饋通道。第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) 時(shí)序數(shù)字電路時(shí)序數(shù)字電路輸出邏輯函數(shù)輸出邏輯函數(shù)的一般表達(dá)式為的一般表達(dá)式為: :z zi i（t t）= = f fi i x x1 1（t t），），x xn n（t t）, ,q q1

3、1（t t），q qk k（t t） (i=1 (i=1，2 2，33，m)m) 輸出量是與外部輸入輸出量是與外部輸入x xn n和存儲(chǔ)部分的狀態(tài)變量和存儲(chǔ)部分的狀態(tài)變量q qk k有關(guān)的時(shí)有關(guān)的時(shí)間函數(shù)。它的存儲(chǔ)部分控制布爾函數(shù)或稱狀態(tài)控制函數(shù)間函數(shù)。它的存儲(chǔ)部分控制布爾函數(shù)或稱狀態(tài)控制函數(shù)( (驅(qū)動(dòng)驅(qū)動(dòng)方程方程) )，表達(dá)式為：，表達(dá)式為：d di i（t t）= = g gi i x x1 1（t t），），x xn n（t t）, ,q q1 1（t t），q qk k（t t） (i=1 (i=1，2 2，33，m)m)qn+1為下一時(shí)刻的新狀態(tài)，為下一時(shí)刻的新狀態(tài)，qn為現(xiàn)狀態(tài)。為

4、現(xiàn)狀態(tài)。代入存儲(chǔ)單元本身的特征方程得到狀態(tài)方程為代入存儲(chǔ)單元本身的特征方程得到狀態(tài)方程為: : q qn+1 n+1 = h= hi i( d( di i(t), q(t), qn n ) )第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)一、分析時(shí)序邏輯電路的一般步驟一、分析時(shí)序邏輯電路的一般步驟 1 1由邏輯圖寫出下列各邏輯方程式：由邏輯圖寫出下列各邏輯方程式： （1 1）各觸發(fā)器的時(shí)鐘方程。）各觸發(fā)器的時(shí)鐘方程。 （2 2）時(shí)序電路的輸出方程。）時(shí)序電路的輸出方程。 （3 3）各觸發(fā)器的驅(qū)動(dòng)方程。）各觸發(fā)器的驅(qū)動(dòng)方程。 2 2將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得時(shí)序邏輯電路

5、的將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得時(shí)序邏輯電路的狀態(tài)方程。狀態(tài)方程。 3 3根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫出狀根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。態(tài)圖或時(shí)序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說(shuō)明給定時(shí)序邏輯電路的邏輯功能。根據(jù)電路的狀態(tài)表或狀態(tài)圖說(shuō)明給定時(shí)序邏輯電路的邏輯功能。6.2 6.2 時(shí)序邏輯電路的一般分析方法時(shí)序邏輯電路的一般分析方法第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)二、同步時(shí)序邏輯電路的分析舉例二、同步時(shí)序邏輯電路的分析舉例例例6.2.1：試分析如圖所示的時(shí)序輯電路。試分析如圖所示的時(shí)序輯電路。解：解

6、：該電路為同步時(shí)序邏輯電路，時(shí)鐘方程可以不寫。該電路為同步時(shí)序邏輯電路，時(shí)鐘方程可以不寫。（1）寫出輸出方程：）寫出輸出方程： nnqqxz01)( nqxj10 10 knqxj01 11 k （2）寫出驅(qū)動(dòng)方程：）寫出驅(qū)動(dòng)方程：0=11k1j1=11k=11jz1cpx0qc1q11ff&c1ff第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（3）寫出）寫出jk觸發(fā)器的特性方程，然后將各驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，然后將各驅(qū)動(dòng)方程代入jk觸發(fā)器的觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：特性方程，得各觸發(fā)器的次態(tài)方程：（4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖 當(dāng)

7、當(dāng)x=0時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：作出作出x=0的狀態(tài)表：的狀態(tài)表：nnnnnqqxqkqjq01000010)( nnnnnqqxqkqjq10111111) (nnnqqq0110 nnnqqq1011 輸出方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：nnqqz01 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出q1 n q0 n q1 n+1 q0 n+1 z 0 00 1 0 11 0 0 1 0 0 0 0 1 x x= =0 0時(shí)時(shí)的的狀狀態(tài)態(tài)圖圖/1q/0q/000110100nnqqxz01)( nqxj10 10 knqxj01 11 k第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序

8、邏輯電路分析和設(shè)計(jì)當(dāng)當(dāng)x=1時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：作出作出x=1的狀態(tài)表：的狀態(tài)表：將將x=0與與x=1的狀態(tài)圖合并起來(lái)得完整的狀態(tài)圖。的狀態(tài)圖合并起來(lái)得完整的狀態(tài)圖。nnnqqq0110 nnnqqq1011 輸出方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：nnqqz01 各觸發(fā)器的各觸發(fā)器的次態(tài)方程：次態(tài)方程：nnnnnqqxqkqjq01000010)( nnnnnqqxqkqjq10111111) (現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出q1 n q0 n q1 n+1 q0 n+1 z 0 01 0 1 00 1 1 0 1 0 0 0 0 x x= =1 1時(shí)時(shí)的的狀狀態(tài)

9、態(tài)圖圖/00010/0q0101/1q1/0010/11/10/0000/0101/0完完整整的的狀狀態(tài)態(tài)圖圖nnqqxz01)( 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) 根據(jù)狀態(tài)表或狀態(tài)圖，可畫出在根據(jù)狀態(tài)表或狀態(tài)圖，可畫出在cp脈沖作用下電路的時(shí)序圖。脈沖作用下電路的時(shí)序圖。（5）畫時(shí)序波形圖。）畫時(shí)序波形圖。1/0010/11/10/0000/0101/0xcp1234560qz1q第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（6）邏輯功能分析：）邏輯功能分析：當(dāng)當(dāng)x=1=1時(shí)，按照減時(shí)，按照減1 1規(guī)律從規(guī)律從1001001010010010循環(huán)變化，

10、并每當(dāng)轉(zhuǎn)換為循環(huán)變化，并每當(dāng)轉(zhuǎn)換為0000狀態(tài)（最小數(shù)）時(shí)，輸出狀態(tài)（最小數(shù)）時(shí)，輸出z=1=1。 該電路一共有該電路一共有3 3個(gè)狀態(tài)個(gè)狀態(tài)0000、0101、1010。 當(dāng)當(dāng)x=0=0時(shí)，按照加時(shí)，按照加1 1規(guī)律從規(guī)律從0001100000011000循環(huán)變化，并每當(dāng)轉(zhuǎn)換為循環(huán)變化，并每當(dāng)轉(zhuǎn)換為1010狀態(tài)（最大數(shù)）時(shí)，輸出狀態(tài)（最大數(shù)）時(shí)，輸出z=1=1。所以該電路是一個(gè)所以該電路是一個(gè)可的可的3 3進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。1/0010/11/10/0000/0101/0完完整整的的狀狀態(tài)態(tài)圖圖第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)cp1 1= =q0 0 （當(dāng)（當(dāng)

11、ff0 0的的q0 0由由0101時(shí)，時(shí)，q1 1才可能改變狀態(tài)。）才可能改變狀態(tài)。）三、異步時(shí)序邏輯電路的分析舉例三、異步時(shí)序邏輯電路的分析舉例例例6.2.2：試分析如圖所示的時(shí)序邏輯電路試分析如圖所示的時(shí)序邏輯電路該電路為異步時(shí)序邏輯電路。具體分析如下：該電路為異步時(shí)序邏輯電路。具體分析如下：（1 1）寫出各邏輯方程式。）寫出各邏輯方程式。時(shí)鐘方程：時(shí)鐘方程：cp0 0= =cp （時(shí)鐘脈沖源的上升沿觸發(fā)。（時(shí)鐘脈沖源的上升沿觸發(fā)。）c1ff01d1ffc11dcp0qq1z&第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)輸出方程：輸出方程：各觸發(fā)器的驅(qū)動(dòng)方程：各觸發(fā)器

12、的驅(qū)動(dòng)方程：（3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。（2）將各驅(qū)動(dòng)方程代入）將各驅(qū)動(dòng)方程代入d觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：nnqdq0010 cp由由01時(shí)此式有效）時(shí)此式有效） 1111nnqdq （q0由由01時(shí)此式有效）時(shí)此式有效） nnqqz01 nqd00 nqd11 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出時(shí)鐘脈沖時(shí)鐘脈沖q1 n q0 n q1 n+1 q0 n+1 zcp1 cp0 cp1 1= =q0 0時(shí)鐘方程：時(shí)鐘方程：cp0 0= =cp0 0 1 0 0 0 111 1 01 0 1 010 0 100 0 第六章第六章 時(shí)序邏輯

13、電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) （4）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。（5）邏輯功能分析）邏輯功能分析 該電路一共有該電路一共有4個(gè)狀態(tài)個(gè)狀態(tài)00、01、10、11，在，在cp作用下，按照減作用下，按照減1規(guī)規(guī)律循環(huán)變化，所以是一個(gè)律循環(huán)變化，所以是一個(gè)4進(jìn)制減進(jìn)制減法計(jì)數(shù)器，法計(jì)數(shù)器，z是借位信號(hào)。是借位信號(hào)。q/0/0/110111000q/001cpz1qq0異步電路異步電路演示第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)例例6.2.3：試分析如圖所示的時(shí)序邏輯電路。試分析如圖所示的時(shí)序邏輯電路。（1 1）寫出時(shí)鐘方程）寫出時(shí)鐘方程, ,驅(qū)動(dòng)方程驅(qū)動(dòng)方程

14、: :第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（2 2）將各驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程）將各驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（3）狀態(tài)轉(zhuǎn)換表）狀態(tài)轉(zhuǎn)換表(真值表）真值表）第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（4）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)6.3 6.3 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法一、同步時(shí)序邏輯電路的設(shè)計(jì)方法一、同步時(shí)序邏輯電路的設(shè)計(jì)方法1 1同步時(shí)序邏輯電路的

15、設(shè)計(jì)步驟同步時(shí)序邏輯電路的設(shè)計(jì)步驟（3 3）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡(jiǎn)化狀態(tài)圖（表）中各個(gè)狀態(tài)。簡(jiǎn)化狀態(tài)圖（表）中各個(gè)狀態(tài)。（1 1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表。）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表。（2 2）狀態(tài)化簡(jiǎn)。消去多余的狀態(tài)，得簡(jiǎn)化狀態(tài)圖（表）。）狀態(tài)化簡(jiǎn)。消去多余的狀態(tài)，得簡(jiǎn)化狀態(tài)圖（表）。（4 4）選擇觸發(fā)器的類型。）選擇觸發(fā)器的類型。（5 5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計(jì)）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計(jì)電路的輸出

16、方程和驅(qū)動(dòng)方程。電路的輸出方程和驅(qū)動(dòng)方程。（6 6）根據(jù)輸出方程和驅(qū)動(dòng)方程畫出邏輯圖。）根據(jù)輸出方程和驅(qū)動(dòng)方程畫出邏輯圖。（7 7）檢查電路能否自啟動(dòng)。檢查電路能否自啟動(dòng)。第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)同步計(jì)數(shù)器的設(shè)計(jì)舉例同步計(jì)數(shù)器的設(shè)計(jì)舉例例例6.5.16.5.1 設(shè)計(jì)一個(gè)同步設(shè)計(jì)一個(gè)同步5 5進(jìn)制加法計(jì)數(shù)器進(jìn)制加法計(jì)數(shù)器（2 2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。(1(1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡(jiǎn)。畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡(jiǎn)。s0s1s2s3s4s0s1s2s3s4狀態(tài)轉(zhuǎn)換順

17、序狀態(tài)轉(zhuǎn)換順序00001y輸輸 出出0 0 1 0 1 00 1 11 0 00 0 0 q1 n+1 q1 n+1 q0 n+1 次次 態(tài)態(tài)0 0 0 0 0 10 1 00 1 11 0 0 q2 n q1 n q0 n 現(xiàn)現(xiàn) 態(tài)態(tài)狀態(tài)轉(zhuǎn)換編碼表狀態(tài)轉(zhuǎn)換編碼表第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（3 3）選擇觸發(fā)器。選用）選擇觸發(fā)器。選用jkjk觸發(fā)器。觸發(fā)器。（4 4）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。 列出列出jkjk觸發(fā)器的驅(qū)動(dòng)表，畫出電路的次態(tài)卡諾圖。觸發(fā)器的驅(qū)動(dòng)表，畫出電路的次態(tài)卡諾圖。0 00 11 01 1qn q

18、n+10 1 1 0j k jk觸發(fā)器的驅(qū)動(dòng)表觸發(fā)器的驅(qū)動(dòng)表 q q1 0n n2qn1000011110001010100011000第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)根據(jù)次態(tài)卡諾圖和根據(jù)次態(tài)卡諾圖和jk觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖：觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖：0 00 11 01 1qn qn+10 1 1 0j k jk觸發(fā)器的驅(qū)動(dòng)表觸發(fā)器的驅(qū)動(dòng)表 jn00n1q10qq101n112002kn00n1q10qq101n11200200101 102qqj 12 kq q10n n2qn1000011110001010100011000第六章

19、第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)0 00 11 01 1qn qn+10 1 1 0j k jk觸發(fā)器的驅(qū)動(dòng)表觸發(fā)器的驅(qū)動(dòng)表 jn00n1q10qq101n111002k01q11q0n110n01q200n1jn00n1q10qq101n110002k00q11q0n110n01q200n1011001111001qj 01qk 20qj 10 kq q1 0n n2qn1000011110001010100011000第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)再畫出輸出卡諾圖再畫出輸出卡諾圖 可得電路的輸出方程：可得電路的輸出方程：（5）將各驅(qū)動(dòng)方程歸納

20、如下：）將各驅(qū)動(dòng)方程歸納如下：（6 6）畫邏輯圖。）畫邏輯圖。qqy0n11001n00110110020qn02qy 102qqj 12 k01qj 01qk 20qj 10 kqc1c1q1k1j1j1j1k1kc1q&2q0qq1cpy進(jìn)位輸出第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)利用邏輯分析的方法畫出電路完整的狀態(tài)圖。利用邏輯分析的方法畫出電路完整的狀態(tài)圖。（7 7）檢查能否自啟動(dòng)）檢查能否自啟動(dòng) 可見，如果電路進(jìn)入無(wú)效狀態(tài)可見，如果電路進(jìn)入無(wú)效狀態(tài)101、110、111時(shí)，在時(shí)，在cp脈沖作脈沖作用下，分別進(jìn)入有效狀態(tài)用下，分別進(jìn)入有效狀態(tài)010、010、

21、000。所以電路能夠自啟動(dòng)。所以電路能夠自啟動(dòng)。0qq1q2/y000001010011100/0/0/0/0/1/1101/1110111/1第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)一般時(shí)序邏輯電路的設(shè)計(jì)舉例一般時(shí)序邏輯電路的設(shè)計(jì)舉例 典型的時(shí)序邏輯電路具有外部輸入變量典型的時(shí)序邏輯電路具有外部輸入變量x，所以設(shè)計(jì)過(guò)程要復(fù)雜一些。，所以設(shè)計(jì)過(guò)程要復(fù)雜一些。s0 0初始狀態(tài)或沒(méi)有收到初始狀態(tài)或沒(méi)有收到1 1時(shí)的狀態(tài)；時(shí)的狀態(tài)；例例6.5.26.5.2 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。該檢測(cè)器有一個(gè)輸入端設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。該檢測(cè)器有一個(gè)輸入端x，它的功能，它的功能是對(duì)輸入信號(hào)進(jìn)行

22、檢測(cè)。當(dāng)連續(xù)輸入三個(gè)是對(duì)輸入信號(hào)進(jìn)行檢測(cè)。當(dāng)連續(xù)輸入三個(gè)1 1（以及三個(gè)以上（以及三個(gè)以上1 1）時(shí)，該）時(shí)，該電路輸出電路輸出y=1=1，否則輸出，否則輸出y=0=0。 解：解： （1 1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài): :s2 2連續(xù)收到兩個(gè)連續(xù)收到兩個(gè)1 1后的狀態(tài)；后的狀態(tài)；s1 1收到一個(gè)收到一個(gè)1 1后的狀態(tài)；后的狀態(tài)；s3 3連續(xù)收到三個(gè)連續(xù)收到三個(gè)1 1（以及三個(gè)以上（以及三個(gè)以上1 1）后的狀態(tài)。）后的狀態(tài)。第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（3 3）狀態(tài)化簡(jiǎn)。觀察上圖）狀態(tài)化簡(jiǎn)。觀察上圖可知，可知，s2和和s3是等價(jià)狀態(tài)，所以將是等

23、價(jià)狀態(tài)，所以將s2和和s3合并，并用合并，并用s2表示，得簡(jiǎn)表示，得簡(jiǎn)化狀態(tài)圖化狀態(tài)圖:（2 2）根據(jù)題意可畫出始狀態(tài)）根據(jù)題意可畫出始狀態(tài)轉(zhuǎn)移表轉(zhuǎn)移表( (圖圖) )：s0s1s2s3x/ys0/00/00/01/01/01/11/10/0s2ss10x/ys0/00/01/01/00/01/1s x 01s0s0, 0s1, 0s1s0, 0s2, 0s2s0, 0s3, 1s3s0, 0s3, 1狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（4 4）狀態(tài)分配。）狀態(tài)分配。 該電路有該電路有3個(gè)狀態(tài)，可以用個(gè)狀態(tài)，可以用2位二進(jìn)制代碼組合（位二進(jìn)制代碼組合

24、（00、01、10、11）中的）中的 三個(gè)代碼表示。本例取三個(gè)代碼表示。本例取s0=00、s1=01、s2=11。1/00/01/00/00/0x/y1/1q1q0000111第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（6 6）求出狀態(tài)方程、輸出方程）求出狀態(tài)方程、輸出方程和驅(qū)動(dòng)方程。和驅(qū)動(dòng)方程。l由輸出卡諾圖可得電路由輸出卡諾圖可得電路的輸出方程：的輸出方程：q q1 0n n1000011110x00/000/000/001/011/011/1nxqy1狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換真值表01010101000001xxy輸輸 出出 0 0 0 1 0 0 1 1 0 0 1 1

25、x x x xq1 n+1 q0 n+1 次次 態(tài)態(tài) 0 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0q1 n q0 n 現(xiàn)現(xiàn) 態(tài)態(tài)輸輸 入入x（5 5）列出狀態(tài)轉(zhuǎn)換真值表。）列出狀態(tài)轉(zhuǎn)換真值表。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)l 根據(jù)狀態(tài)卡諾圖，寫出狀根據(jù)狀態(tài)卡諾圖，寫出狀態(tài)方程：態(tài)方程：l選擇觸發(fā)器，求驅(qū)動(dòng)方程：選擇觸發(fā)器，求驅(qū)動(dòng)方程：q q1 0n n1000011110x00/000/000/001/011/011/1xd 0nxqd01 000011qn001nq100100111qn+11x000111qn+10n001nq10010011

26、1qxn01n1xqqxq1n0如選如選d觸發(fā)器：觸發(fā)器：第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)xd 0nxqd01 nxqy1 q0c11dqc11dqx&cpq1y&0/01/0100/001q1/10/0111/11/01x/y0000/0q如選如選jk觸發(fā)器：觸發(fā)器：nn0nn0nnn01n1qxqqxqqqxqq1111)(n0n0xqkxqj11,nnnqxqxq0010xkxj00,如選觸發(fā)器：如選觸發(fā)器：第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（1） 建立原始狀態(tài)圖和狀態(tài)表建立原始狀態(tài)圖和狀態(tài)表 根據(jù)設(shè)計(jì)命題要求初步畫出的狀

27、態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖根據(jù)設(shè)計(jì)命題要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒(méi)有明顯的規(guī)律可循，因此，在時(shí)序電路設(shè)計(jì)中這是態(tài)圖的建立往往沒(méi)有明顯的規(guī)律可循，因此，在時(shí)序電路設(shè)計(jì)中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進(jìn)行：較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進(jìn)行： 分析題意，分析題意， 確定輸入、確定輸入、 輸出變量。輸出變量。 設(shè)置狀態(tài)。設(shè)置狀態(tài)。 首先確定有多少種信息需要記憶，首先確定有多少種信息需要記憶， 然后

28、對(duì)每一種需然后對(duì)每一種需要記憶的信息設(shè)置一個(gè)狀態(tài)并用字母表示。要記憶的信息設(shè)置一個(gè)狀態(tài)并用字母表示。 確定狀態(tài)之間的轉(zhuǎn)換關(guān)系，確定狀態(tài)之間的轉(zhuǎn)換關(guān)系， 畫出原始狀態(tài)圖，畫出原始狀態(tài)圖， 列出原始狀態(tài)表。列出原始狀態(tài)表。 一般時(shí)序邏輯電路設(shè)計(jì)的幾個(gè)問(wèn)題一般時(shí)序邏輯電路設(shè)計(jì)的幾個(gè)問(wèn)題第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)例例設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)111111串行數(shù)據(jù)檢測(cè)器。串行數(shù)據(jù)檢測(cè)器。定義狀態(tài)和列出原始狀態(tài)表定義狀態(tài)和列出原始狀態(tài)表:為了正確檢測(cè)輸入序列，該檢測(cè)器為了正確檢測(cè)輸入序列，該檢測(cè)器只有在只有在“記憶記憶”前兩位輸入序列為前兩位輸入序列為11后，再輸入后，再輸入1時(shí)，輸

29、出才為時(shí)，輸出才為1。所以需要定義所以需要定義“記憶記憶”前兩位輸入前兩位輸入序列的狀態(tài)為序列的狀態(tài)為a(00)，b(01)，c(10)，d(11)四種情況。四種情況。 列出原始狀態(tài)表列出原始狀態(tài)表:s x 01aa, 0b, 0bc, 0d, 0ca, 0b, 0dc, 0d, 1狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表s x 01aa, 0b, 0ba, 0d, 0da, 0d, 1第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) 解：解： 確定輸入變量和輸出變量。確定輸入變量和輸出變量。輸入變量輸入變量x為串行輸入余為串行輸入余3碼，碼， 高位在前，高位在前， 低低位在后；位在后； 輸出變量輸出變

30、量z為誤碼輸出。為誤碼輸出。 例例 建立一個(gè)余建立一個(gè)余3 3碼誤碼檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表碼誤碼檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表 余余3碼高位在前、低位在后串行地加到檢測(cè)器的輸入端。電路每接收一組代碼高位在前、低位在后串行地加到檢測(cè)器的輸入端。電路每接收一組代碼，即在收到第四位代碼時(shí)判斷一下。若是錯(cuò)誤代碼，則輸出為碼，即在收到第四位代碼時(shí)判斷一下。若是錯(cuò)誤代碼，則輸出為1，否則輸出為，否則輸出為0，電路又回到初始狀態(tài)并開始接收下一組代碼。，電路又回到初始狀態(tài)并開始接收下一組代碼。 設(shè)置狀態(tài)。設(shè)置狀態(tài)。 該電路屬于串行碼組檢測(cè)，對(duì)輸入序列每四位一組進(jìn)行檢測(cè)后該電路屬于串行碼組檢測(cè)，對(duì)輸入序

31、列每四位一組進(jìn)行檢測(cè)后才復(fù)位，以表示前一組代碼已檢測(cè)結(jié)束并準(zhǔn)備下一組代碼的檢測(cè)，因此，初始狀態(tài)才復(fù)位，以表示前一組代碼已檢測(cè)結(jié)束并準(zhǔn)備下一組代碼的檢測(cè)，因此，初始狀態(tài)表示電路準(zhǔn)備開始檢測(cè)一組代碼。從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個(gè)狀表示電路準(zhǔn)備開始檢測(cè)一組代碼。從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個(gè)狀態(tài)。例如，電路處于初始狀態(tài)態(tài)。例如，電路處于初始狀態(tài)s0，收到余，收到余3碼的第一位（最高位），代碼可能是碼的第一位（最高位），代碼可能是1，也可能是也可能是0。若為。若為0，狀態(tài)轉(zhuǎn)到，狀態(tài)轉(zhuǎn)到s1分支；若為分支；若為1，狀態(tài)轉(zhuǎn)到，狀態(tài)轉(zhuǎn)到s2分支。當(dāng)電路分別處于分支。當(dāng)電路分別處于s1或

32、或s2狀態(tài)時(shí)，表示電路將接收第二位代碼，當(dāng)?shù)诙淮a到達(dá)，由狀態(tài)時(shí)，表示電路將接收第二位代碼，當(dāng)?shù)诙淮a到達(dá)，由s1派生出派生出s3和和s4分支，由分支，由s2派生出派生出s9和和s10分支。分支。 若電路處于若電路處于s5，表示已收到了輸入序列的高，表示已收到了輸入序列的高三位（余三位（余3碼的高三位）為碼的高三位）為000，因而，不論收到第四位數(shù)碼是，因而，不論收到第四位數(shù)碼是0還是還是1，均應(yīng)回到，均應(yīng)回到s0狀態(tài)（一組代碼檢測(cè)結(jié)束），且輸出狀態(tài)（一組代碼檢測(cè)結(jié)束），且輸出z=1，表示收到的是錯(cuò)誤代碼。，表示收到的是錯(cuò)誤代碼。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)

33、s0s4s8s7s6s5s1s30/11/10/11/00/01/00/01/00/01/00/01/00/01/0s10s14s13s12s11s2s90/01/00/01/00/01/10/11/10/01/00/01/00/01/0six/z0/01/0余余3碼誤碼檢測(cè)器的原始狀態(tài)圖碼誤碼檢測(cè)器的原始狀態(tài)圖第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)( 2 ) 狀態(tài)化簡(jiǎn)狀態(tài)化簡(jiǎn) 在建立原始狀態(tài)圖和原始狀態(tài)表時(shí)，將重點(diǎn)放在正確地反映設(shè)計(jì)在建立原始狀態(tài)圖和原始狀態(tài)表時(shí)，將重點(diǎn)放在正確地反映設(shè)計(jì)要求上，因而往往可能會(huì)多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接要求上，因而往往可能會(huì)多設(shè)

34、置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個(gè)數(shù)。對(duì)于具有影響到所需觸發(fā)器的個(gè)數(shù)。對(duì)于具有m個(gè)狀態(tài)的個(gè)狀態(tài)的時(shí)序電路來(lái)說(shuō)，時(shí)序電路來(lái)說(shuō)， 所需所需觸發(fā)器的個(gè)數(shù)觸發(fā)器的個(gè)數(shù)n由下式?jīng)Q定：由下式?jīng)Q定： nnm221 可見，狀態(tài)數(shù)目減少會(huì)使觸發(fā)器的數(shù)目減少并簡(jiǎn)化電路?？梢?，狀態(tài)數(shù)目減少會(huì)使觸發(fā)器的數(shù)目減少并簡(jiǎn)化電路。 因此，狀因此，狀態(tài)簡(jiǎn)化的目的就是要消去多余狀態(tài)，以得到最簡(jiǎn)狀態(tài)圖和最簡(jiǎn)狀態(tài)表。態(tài)簡(jiǎn)化的目的就是要消去多余狀態(tài)，以得到最簡(jiǎn)狀態(tài)圖和最簡(jiǎn)狀態(tài)表。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)狀態(tài)的等價(jià)狀態(tài)的等價(jià): 設(shè)設(shè)si和和sj是原始狀態(tài)表中的兩個(gè)狀態(tài)，若分別以是原

35、始狀態(tài)表中的兩個(gè)狀態(tài)，若分別以si和和sj為為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出相同的輸出序列，序列， b并且兩并且兩個(gè)狀態(tài)的個(gè)狀態(tài)的轉(zhuǎn)移效果相同轉(zhuǎn)移效果相同，則稱，則稱si和和sj是是等價(jià)狀態(tài)等價(jià)狀態(tài)或或等價(jià)狀態(tài)對(duì)等價(jià)狀態(tài)對(duì)，記作，記作sisj。凡是相互等價(jià)的狀態(tài)都可以合并成一個(gè)狀態(tài)。凡是相互等價(jià)的狀態(tài)都可以合并成一個(gè)狀態(tài)。 在狀態(tài)表中判斷兩個(gè)狀態(tài)是否等價(jià)的具體條件如下：在狀態(tài)表中判斷兩個(gè)狀態(tài)是否等價(jià)的具體條件如下：第一：在相同的輸入條件下都有相同的輸出。第一：在相同的輸入條件下都有相同的輸出。 第二：兩個(gè)狀態(tài)的轉(zhuǎn)移效果相同。第二：兩個(gè)

36、狀態(tài)的轉(zhuǎn)移效果相同。 這可能有三種情況：這可能有三種情況： 次態(tài)相同次態(tài)相同; 次態(tài)交錯(cuò)次態(tài)交錯(cuò); 次態(tài)互為隱含條件。次態(tài)互為隱含條件。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)余余3碼誤碼檢測(cè)器的原始狀態(tài)表碼誤碼檢測(cè)器的原始狀態(tài)表 例如，原始狀態(tài)表中，對(duì)于狀態(tài)例如，原始狀態(tài)表中，對(duì)于狀態(tài)s2和和s5， 當(dāng)輸入當(dāng)輸入x=0時(shí)，輸出相同（輸出都為時(shí)，輸出相同（輸出都為1），次），次態(tài)也相同（次態(tài)都為態(tài)也相同（次態(tài)都為s5）；當(dāng)輸入）；當(dāng)輸入x=1時(shí)，時(shí)，輸出相同（輸出都為輸出相同（輸出都為0），次態(tài)也相同（次），次態(tài)也相同（次態(tài)都為態(tài)都為s3）。即可以確定，若分別以）。即可以確

37、定，若分別以s2和和s5為初始狀態(tài)，加入任意的輸入序列，電路均為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀態(tài)產(chǎn)生相同的輸出序列。因此，狀態(tài)s2和和s5為為等價(jià)狀態(tài)，記作等價(jià)狀態(tài)，記作s2s5。再看再看s6和和s7 兩個(gè)狀態(tài)。當(dāng)輸入兩個(gè)狀態(tài)。當(dāng)輸入x=1時(shí)，時(shí)，輸出相同，次態(tài)也相同；當(dāng)輸入輸出相同，次態(tài)也相同；當(dāng)輸入x=0時(shí)，次時(shí)，次態(tài)交錯(cuò)。這說(shuō)明無(wú)論以態(tài)交錯(cuò)。這說(shuō)明無(wú)論以s6還是以還是以s7為初始狀為初始狀態(tài)，在接收到輸入態(tài)，在接收到輸入1以前將不斷地在以前將不斷地在s6和和s7之間相互轉(zhuǎn)換，且保持輸出為之間相互轉(zhuǎn)換，且保持輸出為1；一旦收到；一旦收到了輸入了輸入1，則都

38、轉(zhuǎn)向，則都轉(zhuǎn)向s5。 因此，從轉(zhuǎn)移效果因此，從轉(zhuǎn)移效果來(lái)看它們是相同的，這兩個(gè)狀態(tài)等價(jià)，來(lái)看它們是相同的，這兩個(gè)狀態(tài)等價(jià)， 記記作作s6s7。第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) 對(duì)于對(duì)于s1和和s3這兩個(gè)狀態(tài)，當(dāng)輸入這兩個(gè)狀態(tài)，當(dāng)輸入x=1時(shí)，時(shí)，輸出相同，次態(tài)交錯(cuò)；當(dāng)輸入輸出相同，次態(tài)交錯(cuò)；當(dāng)輸入x=0時(shí)，輸出時(shí)，輸出相同，次態(tài)分別是相同，次態(tài)分別是s2和和s4，而，而s2和和s4是否是否等價(jià)的隱含條件是等價(jià)的隱含條件是s1和和s3等價(jià)，這就是互等價(jià)，這就是互為隱含條件的情況，其轉(zhuǎn)移效果也是相同為隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以的，所以s1和和s3等價(jià)，等價(jià)

39、，s2和和s4也等價(jià)，記也等價(jià)，記作作s1，s3、 s2，s4。 余余3碼誤碼檢測(cè)器的原始狀態(tài)表碼誤碼檢測(cè)器的原始狀態(tài)表第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì) 等價(jià)狀態(tài)具有傳遞性：若等價(jià)狀態(tài)具有傳遞性：若si和和sj等價(jià)，等價(jià)，si和和sk等價(jià)，則等價(jià)，則sj和和sk也等價(jià)，記作也等價(jià)，記作sjsk。相互。相互等價(jià)狀態(tài)的集合稱為等價(jià)類，等價(jià)狀態(tài)的集合稱為等價(jià)類， 凡不被其它等凡不被其它等價(jià)類所包含的等價(jià)類稱為最大等價(jià)類。例如，價(jià)類所包含的等價(jià)類稱為最大等價(jià)類。例如， 根據(jù)等價(jià)狀態(tài)的傳遞性可知，若有根據(jù)等價(jià)狀態(tài)的傳遞性可知，若有sisj和和sisk，則有，則有sjsk，它們都

40、稱為等價(jià)類，它們都稱為等價(jià)類，而只有而只有sisjsk才是最大等價(jià)類。另外，在才是最大等價(jià)類。另外，在狀態(tài)表中，若某一狀態(tài)和其它狀態(tài)都不等價(jià)，狀態(tài)表中，若某一狀態(tài)和其它狀態(tài)都不等價(jià)，則其本身就是一個(gè)最大等價(jià)類。狀態(tài)表的化簡(jiǎn)，則其本身就是一個(gè)最大等價(jià)類。狀態(tài)表的化簡(jiǎn)， 實(shí)際就是尋找所有最大等價(jià)類，并將最大等價(jià)實(shí)際就是尋找所有最大等價(jià)類，并將最大等價(jià)類合并，最后得到最簡(jiǎn)狀態(tài)表。所以，所有最類合并，最后得到最簡(jiǎn)狀態(tài)表。所以，所有最大等價(jià)類為大等價(jià)類為s1s3s2s4s5s6s7，化簡(jiǎn)，化簡(jiǎn)后的狀態(tài)表如下所示。后的狀態(tài)表如下所示。 最簡(jiǎn)狀態(tài)表最簡(jiǎn)狀態(tài)表 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路

41、分析和設(shè)計(jì)隱含表化簡(jiǎn)隱含表化簡(jiǎn) a. 建隱含表建隱含表 b. 順序比較順序比較: 對(duì)原始狀態(tài)表中的每一對(duì)狀態(tài)逐一比較，對(duì)原始狀態(tài)表中的每一對(duì)狀態(tài)逐一比較， 結(jié)果有三種情況：結(jié)果有三種情況： 狀態(tài)對(duì)肯定不等價(jià)，狀態(tài)對(duì)肯定不等價(jià)， 在小格內(nèi)填在小格內(nèi)填。 狀態(tài)對(duì)肯定等價(jià)，狀態(tài)對(duì)肯定等價(jià)， 在小格內(nèi)填在小格內(nèi)填 。 狀態(tài)是否等價(jià)取決于隱含條件的，則把隱含狀態(tài)對(duì)填入，需作進(jìn)一步狀態(tài)是否等價(jià)取決于隱含條件的，則把隱含狀態(tài)對(duì)填入，需作進(jìn)一步比較。比較。 bcdefgabcdef( a )cfbcdefgabcdef( b )becfaecdd ebcdefgabcdef( c )s1 s2 s3 s4 s

42、5 s6s2 s3 s4 s5 s6 s7bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcdefgabcdef(c)c. 關(guān)連比較關(guān)連比較: 對(duì)順序比較中需要進(jìn)一步比較的狀態(tài)對(duì)進(jìn)行比較對(duì)順序比較中需要進(jìn)一步比較的狀態(tài)對(duì)進(jìn)行比較.d. 找出最大等價(jià)類找出最大等價(jià)類. e. 列出最簡(jiǎn)狀態(tài)表列出最簡(jiǎn)狀態(tài)表.第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)余余3碼誤碼檢測(cè)器的原始狀態(tài)表碼誤碼檢測(cè)器的原始狀態(tài)表bcdefgabc d ef(a)cf bcdefgab c def(b)becfaecdde bcdefgab c de f(c)s2 s3 s

43、4 s5 s6 s7bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcdefgabcdef(c)bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcdefgabcdef(c)bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcdefgabcdef(c)s1 s2 s3 s4 s5 s62,45,73,55,63,51,35,71,55,61,55,73,55,63,5隱含表簡(jiǎn)化狀態(tài)隱含表簡(jiǎn)化狀態(tài) bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcd

44、efgabcdef(c)bcdefgabcdef(a)cfbcdefgabcdef(b)becfaecddebcdefgabcdef(c) 其等價(jià)狀態(tài)為：其等價(jià)狀態(tài)為：s1s3s2s4s5s6s7第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)( 3 ) 狀態(tài)分配狀態(tài)分配 狀態(tài)分配是指將狀態(tài)表中每一個(gè)字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到狀態(tài)分配是指將狀態(tài)表中每一個(gè)字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以便求出激勵(lì)函數(shù)和輸出函數(shù)，代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以便求出激勵(lì)函數(shù)和輸出函數(shù)， 最后完成時(shí)最后完成時(shí)序電路的設(shè)計(jì)。狀態(tài)分配合適與否，雖

45、然不影響觸發(fā)器的級(jí)數(shù)，但對(duì)所設(shè)計(jì)的時(shí)序序電路的設(shè)計(jì)。狀態(tài)分配合適與否，雖然不影響觸發(fā)器的級(jí)數(shù)，但對(duì)所設(shè)計(jì)的時(shí)序電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是很困難的。這首先是電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是很困難的。這首先是因?yàn)榫幋a的方案太多，如果觸發(fā)器的個(gè)數(shù)為因?yàn)榫幋a的方案太多，如果觸發(fā)器的個(gè)數(shù)為n，實(shí)際狀態(tài)數(shù)為，實(shí)際狀態(tài)數(shù)為m，則一共有，則一共有2n種不同種不同代碼。代碼。 若要將若要將2n種代碼分配到種代碼分配到m個(gè)狀態(tài)中去，并考慮到一些實(shí)際情況，有效的分配個(gè)狀態(tài)中去，并考慮到一些實(shí)際情況，有效的分配方案數(shù)為方案數(shù)為 :!)!2()!12(nmnnn 可見，

46、當(dāng)可見，當(dāng)m增大時(shí)，增大時(shí)，n值將急劇增加，要尋找一個(gè)最佳方案很困難。此外，雖值將急劇增加，要尋找一個(gè)最佳方案很困難。此外，雖然人們已提出了許多算法，但也都還不成熟，因此在理論上這個(gè)問(wèn)題還沒(méi)解決。然人們已提出了許多算法，但也都還不成熟，因此在理論上這個(gè)問(wèn)題還沒(méi)解決。 在眾多算法中，相鄰法比較直觀、簡(jiǎn)單，便于采用。它有三條原則，即符合下在眾多算法中，相鄰法比較直觀、簡(jiǎn)單，便于采用。它有三條原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼：列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼： 具有相同次態(tài)的現(xiàn)態(tài)。具有相同次態(tài)的現(xiàn)態(tài)。 同一現(xiàn)態(tài)下的次態(tài)。同一現(xiàn)態(tài)下的次態(tài)。 具有相同輸出的現(xiàn)態(tài)。具有相同輸

47、出的現(xiàn)態(tài)。 三條原則以第一條為主，三條原則以第一條為主， 兼顧第二、兼顧第二、 第三條。第三條。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)二、異步時(shí)序邏輯電路的設(shè)計(jì)方法二、異步時(shí)序邏輯電路的設(shè)計(jì)方法 異步時(shí)序電路的設(shè)計(jì)異步時(shí)序電路的設(shè)計(jì)比同步電路多一步，即比同步電路多一步，即求各觸發(fā)器的時(shí)鐘方程求各觸發(fā)器的時(shí)鐘方程。（1 1）根據(jù)設(shè)計(jì)要求，設(shè)定）根據(jù)設(shè)計(jì)要求，設(shè)定7 7個(gè)狀態(tài)個(gè)狀態(tài)s0 0s6 6。進(jìn)行狀態(tài)編碼后，列出狀態(tài)轉(zhuǎn)換表。進(jìn)行狀態(tài)編碼后，列出狀態(tài)轉(zhuǎn)換表。例例6.5.36.5.3 設(shè)計(jì)一個(gè)異步設(shè)計(jì)一個(gè)異步7 7進(jìn)制加法計(jì)數(shù)器進(jìn)制加法計(jì)數(shù)器. .狀態(tài)轉(zhuǎn)換順序狀態(tài)轉(zhuǎn)換順序現(xiàn)

48、現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)進(jìn)位輸出進(jìn)位輸出q2 n q1 n q0 n q2 n+1 q1 n+1 q0 n+1 ys0s1s2s3s4s5s60 0 0 0 0 10 1 00 1 11 0 0 1 0 1 1 1 0 0 0 1 0 1 00 1 11 0 01 0 1 1 1 0 0 0 0 0000001第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（2 2）選擇觸發(fā)器。本例選用下降沿觸發(fā)的）選擇觸發(fā)器。本例選用下降沿觸發(fā)的jkjk觸發(fā)器。觸發(fā)器。（3 3）求各觸發(fā)器的時(shí)鐘方程，即為各觸發(fā)器選擇時(shí)鐘信號(hào)。）求各觸發(fā)器的時(shí)鐘方程，即為各觸發(fā)器選擇時(shí)鐘信號(hào)。為觸發(fā)器選擇時(shí)鐘信號(hào)的原則是

49、：為觸發(fā)器選擇時(shí)鐘信號(hào)的原則是： 觸發(fā)器狀態(tài)需要翻轉(zhuǎn)時(shí)，必須要有時(shí)鐘信號(hào)的翻轉(zhuǎn)沿送到。觸發(fā)器狀態(tài)需要翻轉(zhuǎn)時(shí)，必須要有時(shí)鐘信號(hào)的翻轉(zhuǎn)沿送到。 觸發(fā)器狀態(tài)不需翻轉(zhuǎn)時(shí)，觸發(fā)器狀態(tài)不需翻轉(zhuǎn)時(shí)，“多余的多余的” 時(shí)鐘信號(hào)越少越好。時(shí)鐘信號(hào)越少越好。畫出畫出7進(jìn)制計(jì)數(shù)器的時(shí)序圖：進(jìn)制計(jì)數(shù)器的時(shí)序圖：cpcp 0cpcp 112qcp cpq0q1q2根據(jù)上述原則，選：根據(jù)上述原則，選：第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（4 4）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。畫出電路的次態(tài)卡諾圖和畫出電路的次態(tài)卡諾圖和jk觸發(fā)器的驅(qū)動(dòng)表：觸發(fā)器的驅(qū)動(dòng)表：由

50、次態(tài)卡諾圖和由次態(tài)卡諾圖和觸發(fā)器的驅(qū)動(dòng)表求驅(qū)動(dòng)方程：觸發(fā)器的驅(qū)動(dòng)表求驅(qū)動(dòng)方程：0 00 11 01 1qn qn+10 1 1 0j k jk觸發(fā)器的驅(qū)動(dòng)表觸發(fā)器的驅(qū)動(dòng)表 q q1 0n n2qn1000011110001010100011101110000002nq20q0j110nq11101n002nq20q0k110nq11101n1112 j12 k12qcp 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)0 00 11 01 1qn qn+10 1 1 0j k jk觸發(fā)器的驅(qū)動(dòng)表觸發(fā)器的驅(qū)動(dòng)表 q q1 0n n2qn1000011110001010100011101

51、110000002nq10q0j110nq11101n002nq10q0k110nq11101n002nq00q0k110nq11101n002nq00q0j110nq11101n0110101111011101qj 201qqk 120qqj 10kcpcp 1cpcp 0第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（5 5）畫邏輯圖。）畫邏輯圖。 將各驅(qū)動(dòng)方程歸納如下：將各驅(qū)動(dòng)方程歸納如下：再畫出輸出卡諾圖，再畫出輸出卡諾圖，002nq0q0y110nq11101n0000001得電路的輸出方程：得電路的輸出方程：12qqy 01qj 201qqk 120qqj 10 k12

52、 j12 kqc1c1q1k1j1j1j1k1kc1q2q0qq1cpy進(jìn)位輸出111&1第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)用邏輯分析的方法畫出電路完整的狀態(tài)圖用邏輯分析的方法畫出電路完整的狀態(tài)圖：（6 6）檢查能否自啟動(dòng)。）檢查能否自啟動(dòng)。 可見，當(dāng)電路進(jìn)入無(wú)效狀態(tài)可見，當(dāng)電路進(jìn)入無(wú)效狀態(tài)111時(shí)，在時(shí)，在cp脈沖作用下可進(jìn)入有效脈沖作用下可進(jìn)入有效狀態(tài)狀態(tài)000。所以電路能夠自啟動(dòng)。所以電路能夠自啟動(dòng)。0qq1q2000001010101110011100111第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)計(jì)數(shù)器計(jì)數(shù)器用以統(tǒng)計(jì)輸入脈沖用以統(tǒng)計(jì)輸入

53、脈沖cpcp個(gè)數(shù)的電路。個(gè)數(shù)的電路。 6.4 6.4 計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器的分類：計(jì)數(shù)器的分類：（2 2）按數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)）按數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。器和可逆計(jì)數(shù)器。（1 1）按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。）按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器中最典型的是十進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器中最典型的是十進(jìn)制計(jì)數(shù)器。（3 3）按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計(jì)數(shù)脈沖同步分為同）按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計(jì)數(shù)脈沖同步分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。步計(jì)數(shù)器和異步計(jì)數(shù)器。 第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路

54、分析和設(shè)計(jì)一、二進(jìn)制計(jì)數(shù)器一、二進(jìn)制計(jì)數(shù)器1 1二進(jìn)制異步計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器 （1 1）二進(jìn)制異步加法計(jì)數(shù)器（）二進(jìn)制異步加法計(jì)數(shù)器（4 4位）位） 工作原理：工作原理： 4個(gè)個(gè)jk觸發(fā)器都接成觸發(fā)器都接成t觸發(fā)器。觸發(fā)器。 每當(dāng)每當(dāng)q2由由1變變0，ff3向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。 每來(lái)一個(gè)每來(lái)一個(gè)cp的下降沿時(shí)，的下降沿時(shí)，ff0向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng)每當(dāng)q0由由1變變0，ff1向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng)每當(dāng)q1由由1變變0，ff2向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次；1j1kc12q1qcpff3r1kff2

55、1jc1r1kff1q1j0c1rr0ff1jc11kq31cr計(jì)數(shù)脈沖清零脈沖qqqq第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)用用“觀察法觀察法”作出該電路的時(shí)序波形圖和狀態(tài)圖。作出該電路的時(shí)序波形圖和狀態(tài)圖。 由時(shí)序圖可以看出，由時(shí)序圖可以看出，q0 0、ql、q2 2、q3 3 的周期分別是計(jì)數(shù)脈沖的周期分別是計(jì)數(shù)脈沖( (cp) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計(jì)數(shù)器也可作為分頻器。倍，因而計(jì)數(shù)器也可作為分頻器。cpq0q1q2q3000100110110101000101000010110010100q110111110111

56、0q31011q100001100q20111第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)（2 2）二進(jìn)制異步減法計(jì)數(shù)器）二進(jìn)制異步減法計(jì)數(shù)器用用4 4個(gè)上升沿觸發(fā)的個(gè)上升沿觸發(fā)的d觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進(jìn)制減法計(jì)數(shù)器。位異步二進(jìn)制減法計(jì)數(shù)器。 工作原理：工作原理：d觸發(fā)器也都接成觸發(fā)器也都接成t觸發(fā)器。觸發(fā)器。 由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的q端與相鄰高位觸端與相鄰高位觸發(fā)器的時(shí)鐘脈沖輸入端相連，即從發(fā)器的時(shí)鐘脈沖輸入端相連，即從q端取借位信號(hào)。端取借位信號(hào)。它也同樣具它也同樣具有分頻作用。有分頻作用。c1cpff31d

57、q3計(jì)數(shù)脈沖qrq31dqq22ffc1r2q1dqq11ffc1r1q1dqq00ffc1r0q清零脈沖cr第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)二進(jìn)制異步減法計(jì)數(shù)器的二進(jìn)制異步減法計(jì)數(shù)器的時(shí)序波形圖和狀態(tài)圖。時(shí)序波形圖和狀態(tài)圖。 在異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進(jìn)位在異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進(jìn)位信號(hào)（加計(jì)數(shù)）或借位信號(hào)（減計(jì)數(shù)）之后才能實(shí)現(xiàn)，所以工作速度較低。信號(hào)（加計(jì)數(shù)）或借位信號(hào)（減計(jì)數(shù)）之后才能實(shí)現(xiàn)，所以工作速度較低。為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器。為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器。 cpq0q1q2q3

58、231 0qqq q0000111111101101110010111001101010000111011001010100001100100001第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)2 2二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)器（1 1）二進(jìn)制同步加法計(jì)數(shù)器）二進(jìn)制同步加法計(jì)數(shù)器 由于該計(jì)數(shù)器的翻轉(zhuǎn)由于該計(jì)數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用規(guī)律性較強(qiáng)，只需用“觀觀察法察法”就可設(shè)計(jì)出電路：就可設(shè)計(jì)出電路： 因?yàn)槭且驗(yàn)槭恰巴酵健狈椒绞剑詫⑺杏|發(fā)器式，所以將所有觸發(fā)器的的cpcp端連在一起，接計(jì)端連在一起，接計(jì)數(shù)脈沖。數(shù)脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖，選擇適當(dāng)?shù)倪x擇適當(dāng)

59、的jkjk信號(hào)。信號(hào)。計(jì)數(shù)脈沖計(jì)數(shù)脈沖序號(hào)序號(hào)電電 路路 狀狀 態(tài)態(tài)等效十進(jìn)等效十進(jìn)制數(shù)制數(shù)q3 q2 q1 q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121314150第六章第六章 時(shí)序邏輯電路分析和設(shè)計(jì)時(shí)序邏輯電路分析和設(shè)計(jì)ff1krc11j清零脈沖q01k1qqffc11jq1k計(jì)數(shù)脈沖&22ff1j&

60、;01jqcp3r1kqcrqc11&rr3ffc1q1分析狀態(tài)圖可見：分析狀態(tài)圖可見： ff0 0：每來(lái)一個(gè)：每來(lái)一個(gè)cp，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：j0 0= =k0 0=1=1 ff1 1：當(dāng)：當(dāng)q0 0=1=1時(shí)，來(lái)一個(gè)時(shí)，來(lái)一個(gè)cp，向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：j1 1= =k1 1= = q0 0 ff2 2：當(dāng)：當(dāng)q0 0q1 1=1=1時(shí)，時(shí)， 來(lái)一個(gè)來(lái)一個(gè)cp，向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：j2 2= =k2 2= = q0 0q1 1 ff3 3： 當(dāng)當(dāng)q0 0q1 1q2 2=1=1時(shí)，時(shí)， 來(lái)一個(gè)來(lái)一個(gè)cp，向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：j3 3= =k3 3= = q0 0q1 1q2 2第六