中科大信號完整性培訓

1、信號完整性在高速信號應用信號完整性在高速信號應用張明張明中國科學技術大學中國科學技術大學 實驗室實驗室2012年年4月月9日日中國科大 快電子學 安琪2第第3 3講：時鐘技術講：時鐘技術3-1 一些基本概念和定義一些基本概念和定義3-2 時鐘的產(chǎn)生時鐘的產(chǎn)生3-3 時鐘的傳輸和分布時鐘的傳輸和分布 中國科大 快電子學 安琪3系統(tǒng)時鐘系統(tǒng)時鐘系統(tǒng)時鐘在高速數(shù)字系統(tǒng)中扮演著舉足輕重的角色，就像一個系統(tǒng)時鐘在高速數(shù)字系統(tǒng)中扮演著舉足輕重的角色，就像一個“節(jié)拍節(jié)拍”發(fā)生器，發(fā)生器，協(xié)調著高速數(shù)字系統(tǒng)各部分的工作。如同一個交響樂隊的指揮，是核心和靈魂。協(xié)調著高速數(shù)字系統(tǒng)各部分的工作。如同一個交響樂隊的指

2、揮，是核心和靈魂。 系統(tǒng)時鐘的性能好壞，直接關系著整個高速數(shù)字系統(tǒng)的工作和整體性能。因此，系統(tǒng)時鐘的性能好壞，直接關系著整個高速數(shù)字系統(tǒng)的工作和整體性能。因此，系統(tǒng)時鐘的產(chǎn)生，傳輸和分布在高速數(shù)字系統(tǒng)設計中是一個關鍵所在，其重要性是系統(tǒng)時鐘的產(chǎn)生，傳輸和分布在高速數(shù)字系統(tǒng)設計中是一個關鍵所在，其重要性是這么強調都不過分。這么強調都不過分。 系統(tǒng)時鐘設計的基本目標是在滿足系統(tǒng)對時鐘抖動（系統(tǒng)時鐘設計的基本目標是在滿足系統(tǒng)對時鐘抖動（Clock Jitters）、時鐘偏差）、時鐘偏差（Clock Skew），信號完整性（），信號完整性（Signal Integrity）等性能指標的要求，將時鐘信號

3、）等性能指標的要求，將時鐘信號傳遞到系統(tǒng)的各個部件中去。傳遞到系統(tǒng)的各個部件中去。 系統(tǒng)時鐘設計的任務基本可以分為兩部分：系統(tǒng)時鐘設計的任務基本可以分為兩部分： 高質量時鐘信號的產(chǎn)生。高質量時鐘信號的產(chǎn)生。 時鐘信號的傳輸與分布。時鐘信號的傳輸與分布。 在討論高速數(shù)字系統(tǒng)的時鐘設計之前，首先說明有關時鐘的一些基本概念。在討論高速數(shù)字系統(tǒng)的時鐘設計之前，首先說明有關時鐘的一些基本概念。中國科大 快電子學 安琪43-1 一些基本概念和定義3-1-1 3-1-1 時鐘偏差（時鐘偏差（Clock Skew） 時鐘偏差：時鐘信號的理想時鐘偏差：時鐘信號的理想“沿變沿變”和實際上的和實際上的“沿變沿變”之

4、差。之差。 在實際系統(tǒng)中，造成時鐘信號的在實際系統(tǒng)中，造成時鐘信號的“沿變沿變”與理想與理想“沿變沿變”存在著差別的一個主要存在著差別的一個主要原因是因為數(shù)字信號經(jīng)過邏輯器件時，其傳輸延遲時間上存在著差別。因此，人們也原因是因為數(shù)字信號經(jīng)過邏輯器件時，其傳輸延遲時間上存在著差別。因此，人們也常直觀地將時鐘偏差定義為常直觀地將時鐘偏差定義為器件輸出時鐘信號的傳輸延遲時間之差器件輸出時鐘信號的傳輸延遲時間之差。ABCACB圖圖3-1-1 時鐘偏差的定義時鐘偏差的定義中國科大 快電子學 安琪5內部時鐘偏差內部時鐘偏差和和外部時鐘偏差外部時鐘偏差 從更廣義的角度出發(fā)，由于器件之間連線延遲的不同，或者負

5、載條件的不同，都有從更廣義的角度出發(fā)，由于器件之間連線延遲的不同，或者負載條件的不同，都有可能引起時鐘信號的實際可能引起時鐘信號的實際“沿變沿變”與理想的與理想的“沿變沿變”不同。因此可以將時鐘偏差分為兩不同。因此可以將時鐘偏差分為兩類：類：內部時鐘偏差（內部時鐘偏差（Intrinsic Skew）：）： 一種是由邏輯器件內部產(chǎn)生的，表現(xiàn)為邏輯器件輸出之間信號延遲上的差別。一種是由邏輯器件內部產(chǎn)生的，表現(xiàn)為邏輯器件輸出之間信號延遲上的差別。外部時鐘偏差（外部時鐘偏差（Extrinsic Skew）：）： 另一種是由于連線延遲和負載條件不同引起的延遲差別，被稱為外部時鐘偏差另一種是由于連線延遲和

6、負載條件不同引起的延遲差別，被稱為外部時鐘偏差（Extrinsic Skew） 。InOut負負載載Intrinsic SkewEntrinsic Skew連線Clock_Out 圖圖4-1-2 時鐘信號的內、外時鐘信號的內、外Skew源示意源示意圖圖 中國科大 快電子學 安琪6時鐘性能損失時鐘性能損失 為了度量由于時鐘偏差引起的系統(tǒng)時鐘性能損失，人們引進了一個指標，稱為時鐘性為了度量由于時鐘偏差引起的系統(tǒng)時鐘性能損失，人們引進了一個指標，稱為時鐘性能損失（能損失（Performance PenaltyPerformance Penalty），它的定義如下：），它的定義如下： 時鐘性能損失時鐘

7、性能損失 = = （4-1-14-1-1） 其中，其中，F(xiàn) F為系統(tǒng)時鐘頻率，單位為赫茲（為系統(tǒng)時鐘頻率，單位為赫茲（Hz）；）；D D為時鐘偏差為時鐘偏差, , 單位為單位為秒（秒（s s）。 時鐘性能損失的大小是系統(tǒng)時鐘頻率和時鐘偏差的函數(shù)。時鐘性能損失的大小是系統(tǒng)時鐘頻率和時鐘偏差的函數(shù)。 對于一個給定時鐘偏差大小的系統(tǒng)，隨著系統(tǒng)時鐘頻率的提高，時鐘性能損失增大；對于一個給定時鐘偏差大小的系統(tǒng)，隨著系統(tǒng)時鐘頻率的提高，時鐘性能損失增大； 同樣，對于一個給定的系統(tǒng)時鐘頻率，時鐘偏差的大小也直接影響著時鐘性能損失。同樣，對于一個給定的系統(tǒng)時鐘頻率，時鐘偏差的大小也直接影響著時鐘性能損失。%1

8、00DF中國科大 快電子學 安琪7圖圖4-1-3 時鐘性能損失的示意圖時鐘性能損失的示意圖 圖圖4-1-34-1-3給出了時鐘性能損失隨系統(tǒng)時鐘頻率變化和時鐘偏差大小變化的例子。給出了時鐘性能損失隨系統(tǒng)時鐘頻率變化和時鐘偏差大小變化的例子。 中國科大 快電子學 安琪8時鐘性能損失時鐘性能損失 事實上，時鐘性能損失表征的是時鐘偏差占時鐘信號周期的百分比，也就是事實上，時鐘性能損失表征的是時鐘偏差占時鐘信號周期的百分比，也就是相對比值。因此，相對比值。因此，時鐘性能損失時鐘性能損失可以直接用可以直接用時鐘偏差占時鐘信號周期的比值來時鐘偏差占時鐘信號周期的比值來定定義：義： 時鐘性能損失時鐘性能損失

9、 = = （4-1-24-1-2） 其中，其中，T = 1/F F為系統(tǒng)時鐘的周期為秒（為系統(tǒng)時鐘的周期為秒（s s）。 對于前例，時鐘性能損失對于前例，時鐘性能損失 = D/T = 5ns/(1/25MHz) = 5ns/40ns = 0.125TD中國科大 快電子學 安琪94-1-2 4-1-2 內部時鐘偏差的分類內部時鐘偏差的分類 由邏輯器件內部產(chǎn)生的時鐘偏差，或者說內部時鐘偏差，從時鐘偏差產(chǎn)生的機制上由邏輯器件內部產(chǎn)生的時鐘偏差，或者說內部時鐘偏差，從時鐘偏差產(chǎn)生的機制上考慮，可以被劃分為三種：考慮，可以被劃分為三種： 1 1占空比偏差（占空比偏差（Duty Cycle SkewDut

10、y Cycle Skew）|PHLPLHPSttt（4-1-34-1-3） 時鐘信號上升沿的傳輸延遲時間時鐘信號上升沿的傳輸延遲時間T TPLHPLH與下與下降沿的傳輸延遲時間降沿的傳輸延遲時間T TPHLPHL之間的差。之間的差。T TPLHPLH和和T TPHLPHL的差會導致時鐘脈沖的寬度失真。的差會導致時鐘脈沖的寬度失真。 有時也稱其有時也稱其為脈沖偏差（為脈沖偏差（Pulse SkewPulse Skew）。）。 占空比偏差實質上是表征一個邏輯芯片的占空比偏差實質上是表征一個邏輯芯片的同一個管腳對時鐘信號不同沿變（或稱：跳變）同一個管腳對時鐘信號不同沿變（或稱：跳變）的傳輸延遲特性，

11、因此定義參數(shù)的傳輸延遲特性，因此定義參數(shù)t tPSPS來表征占空來表征占空比偏差的大小：比偏差的大?。?圖圖4-1-4 時鐘信號的占空比偏差時鐘信號的占空比偏差 tPLHtPHL理想時鐘理想時鐘實際時鐘實際時鐘中國科大 快電子學 安琪10時鐘信號的脈寬之差時鐘信號的脈寬之差 由圖由圖4-1-44-1-4可看出：時鐘信號沿的傳輸延遲時間可看出：時鐘信號沿的傳輸延遲時間T TPLHPLH與與T TPHLPHL之間的之差就等于時鐘信號之間的之差就等于時鐘信號正負脈沖的寬度之差。因此正負脈沖的寬度之差。因此t tPSPS也可以用時鐘信號的脈寬之差來表示：也可以用時鐘信號的脈寬之差來表示：|LOWHIG

12、HPSttt（4-1-44-1-4） 時鐘信號的占空比可以用百分比的形式表示，如時鐘信號的占空比可以用百分比的形式表示，如45%:55%45%:55%，經(jīng)常將，經(jīng)常將% %忽略，直接表示為：忽略，直接表示為：45:5545:55。 當當t tPSPS存在時，時鐘信號的頻率越高，對存在時，時鐘信號的頻率越高，對t tPSPS大小的大小的要求就越高。要求就越高。 如：對于一個頻率為如：對于一個頻率為25MHz25MHz的系統(tǒng)時鐘，若要求的系統(tǒng)時鐘，若要求其占空比為其占空比為4545：55%55%時，則時，則t tPSPS不能超過不能超過4ns4ns。這時要求：。這時要求：T TPLHPLH 18n

13、s 18ns，同時有，同時有T TPHLPHL 22ns 22ns；或者；或者T TPHLPHL 18ns 18ns， 同時有同時有T TPLHPLH 22ns22ns。 而對于一個而對于一個50MHz50MHz的系統(tǒng)時鐘，則的系統(tǒng)時鐘，則t tPSPS不能超過不能超過2ns2ns，即要求：即要求：T TPLHPLH 9ns 9ns，同時有，同時有T TPHLPHL 11ns 11ns；或者；或者T TPHLPHL 9ns 9ns， 同時有同時有T TPLHPLH 11ns 11ns。 圖圖4-1-5 時鐘信號的脈沖偏差時鐘信號的脈沖偏差tHIGHtLOW中國科大 快電子學 安琪112 2輸出

14、管腳間偏差（輸出管腳間偏差（Output-to-Output SkewOutput-to-Output Skew） 輸出管腳間偏差（輸出管腳間偏差（Output-to-Output SkewOutput-to-Output Skew）被定義為在一個器件內各輸出管腳之間）被定義為在一個器件內各輸出管腳之間的最大傳輸延遲之差，因此也稱為：的最大傳輸延遲之差，因此也稱為： Pin-to-Pin Skew Pin-to-Pin Skew 。在一般的邏輯器件手冊中，輸。在一般的邏輯器件手冊中，輸出時鐘信號的傳輸延遲時間定義有兩種：輸出時鐘信號由高到低的傳輸延遲時間出時鐘信號的傳輸延遲時間定義有兩種：輸出

15、時鐘信號由高到低的傳輸延遲時間T TPHLPHL和由和由低到高的傳輸延遲時間低到高的傳輸延遲時間T TPLHPLH，所以輸出管腳間偏差也有兩個定義，即，所以輸出管腳間偏差也有兩個定義，即: : t tOSHLOSHL（Output Skew for High-to-Low TransitionsOutput Skew for High-to-Low Transitions） t tOSLHOSLH（Output Skew for Low-to-High TransitionsOutput Skew for Low-to-High Transitions）其具體定義為：其具體定義為： |minm

16、axPHLPHLOSHLttt（4-1-5-1-5）|minmaxPLHPLHOSLHttt（4-1-6-1-6）圖圖4-1-6 時鐘信號的輸出管腳間偏差時鐘信號的輸出管腳間偏差tOSHL理想時鐘理想時鐘output1output2tOSLH中國科大 快電子學 安琪123.3.器件間偏差（器件間偏差（Part-to-Part SkewPart-to-Part Skew） 定義：定義： 在一個系統(tǒng)中，不同器件的輸出上升沿（下降沿）之間的延遲時間差別。在一個系統(tǒng)中，不同器件的輸出上升沿（下降沿）之間的延遲時間差別。用用 表示。表示。 tskewpp 對各種產(chǎn)品手冊給出的對各種產(chǎn)品手冊給出的Part

17、-to-Part SkewPart-to-Part Skew指標，我們需要特別給予關注，指標，我們需要特別給予關注， 必須明必須明確所給指標的限定條件。這是因為確所給指標的限定條件。這是因為Part-to-Part SkewPart-to-Part Skew的大小與兩個因素有關：一是時的大小與兩個因素有關：一是時鐘傳輸過程的變化，或者說是時鐘傳輸?shù)木唧w形式不同。二是不同器件所處環(huán)境的變鐘傳輸過程的變化，或者說是時鐘傳輸?shù)木唧w形式不同。二是不同器件所處環(huán)境的變化?；?電源電壓變化和環(huán)境溫度變化是硅器件中影響傳輸延遲的兩個主要因素，對電源電壓變化和環(huán)境溫度變化是硅器件中影響傳輸延遲的兩個主要因素

18、，對Part-Part-to-Part Skewto-Part Skew指標來說，這是非常重要的限定條件。指標來說，這是非常重要的限定條件。 對于單電源的單板系統(tǒng)來說，板上各元件使用相同的電源。電源的變化對對于單電源的單板系統(tǒng)來說，板上各元件使用相同的電源。電源的變化對Part-to-Part-to-Part SkewPart Skew影響就小一些。而在多電源、多板系統(tǒng)中，電源的變化對影響就小一些。而在多電源、多板系統(tǒng)中，電源的變化對Part-to-Part Part-to-Part SkewSkew影響就成為一個重要的因數(shù)。即使不同的板使用同一電源，但由于各處對電源電影響就成為一個重要的因數(shù)

19、。即使不同的板使用同一電源，但由于各處對電源電流的需求不同，使得各板上實際得到電源電壓也不同。流的需求不同，使得各板上實際得到電源電壓也不同。 環(huán)境溫度變化的影響更為復雜，由于各元件本身產(chǎn)生的熱量不同，元件分布的密環(huán)境溫度變化的影響更為復雜，由于各元件本身產(chǎn)生的熱量不同，元件分布的密度不同，散熱條件不同，使得個元件所處位置的實際溫度差別很大。因而，會產(chǎn)生較度不同，散熱條件不同，使得個元件所處位置的實際溫度差別很大。因而，會產(chǎn)生較大的大的Part-to-Part SkewPart-to-Part Skew。 中國科大 快電子學 安琪134-1-3 4-1-3 時鐘抖動（時鐘抖動（Clock Ji

20、ttersClock Jitters） 時鐘偏差雖然對系統(tǒng)時鐘的性能影響很大，但其影響可以認為基本上是一種靜態(tài)時鐘偏差雖然對系統(tǒng)時鐘的性能影響很大，但其影響可以認為基本上是一種靜態(tài)因素，或者說，其影響是固定的。因素，或者說，其影響是固定的。 定義：定義： 當實際時鐘信號的邊沿與理想時鐘邊沿的偏離由于受某種因素（如噪聲、串擾、電當實際時鐘信號的邊沿與理想時鐘邊沿的偏離由于受某種因素（如噪聲、串擾、電源電壓變化等）不斷發(fā)生變化時，而且這種變化是隨機的，這種現(xiàn)象就是我們常說的時源電壓變化等）不斷發(fā)生變化時，而且這種變化是隨機的，這種現(xiàn)象就是我們常說的時鐘抖動，或者說時鐘晃動。這種偏離相對于理想位置可

21、能是超前，也可能是滯后的，如鐘抖動，或者說時鐘晃動。這種偏離相對于理想位置可能是超前，也可能是滯后的，如圖圖7-1-77-1-7所示。時鐘抖動的數(shù)值表示通常有兩種：所示。時鐘抖動的數(shù)值表示通常有兩種： 時鐘抖動的最大值，即：峰時鐘抖動的最大值，即：峰- -峰值（峰值（Peak-PeakPeak-Peak），單位一般為皮秒，常用），單位一般為皮秒，常用 psps來表示。來表示。 時鐘抖動的均方根值，即所謂的標準方差（時鐘抖動的均方根值，即所謂的標準方差（ ），單位一般也為皮秒），單位一般也為皮秒。圖圖4-1-7 時鐘抖動示意圖時鐘抖動示意圖中國科大 快電子學 安琪14時鐘抖動的分類時鐘抖動的分類

22、 一一. . 周期抖動（周期抖動（Period JitterPeriod Jitter） 周期抖動也被稱為短時間抖動（周期抖動也被稱為短時間抖動（short-term jittershort-term jitter）。它是指相對于理想輸）。它是指相對于理想輸入的時鐘周期而言，輸出時鐘跳變偏離其理想位置的偏離量，如圖入的時鐘周期而言，輸出時鐘跳變偏離其理想位置的偏離量，如圖4-1-84-1-8所示。所示。 理想的輸入時鐘周期是時鐘信號頻率的倒數(shù)，但是實際輸出時鐘的每個周期與理想理想的輸入時鐘周期是時鐘信號頻率的倒數(shù)，但是實際輸出時鐘的每個周期與理想周期都有差值，經(jīng)過多次測量得到的這種差值的最大值

23、即為周期抖動的峰周期都有差值，經(jīng)過多次測量得到的這種差值的最大值即為周期抖動的峰- -峰值，峰值，如式如式(4-1-7)(4-1-7)所示。所示。通常把時鐘抖動分為三類：通常把時鐘抖動分為三類： 周期抖動（周期抖動（Period JitterPeriod Jitter），），Cycle-to-Cycle Cycle-to-Cycle 抖動和長期時鐘抖動（抖動和長期時鐘抖動（Long Term Long Term JitterJitter）)()()(nperjitperPPtMaxJitter其中：其中：JitterP-P(per)為周期抖動的峰為周期抖動的峰-峰值，峰值，tJit(per)n

24、為為在單次測量中，時鐘的實際周期與理想周期在單次測量中，時鐘的實際周期與理想周期的偏差，的偏差，n為整數(shù)。為整數(shù)。圖圖4-1-8 4-1-8 周期抖動示意圖周期抖動示意圖（4-1-7-1-7）中國科大 快電子學 安琪15時鐘周期抖動的均方差值時鐘周期抖動的均方差值RMSJitter 時鐘抖動的均方根值經(jīng)常也用時鐘抖動的均方根值經(jīng)常也用 表示，如式（表示，如式（4-1-94-1-9）所示。）所示。 按照數(shù)理統(tǒng)計的理論，時鐘周期抖動的均方差值可以由式（按照數(shù)理統(tǒng)計的理論，時鐘周期抖動的均方差值可以由式（4-1-84-1-8）描述。）描述。 其中，其中， 表示時鐘周期抖動的均方差值，表示時鐘周期抖動

25、的均方差值，t ti i表示時鐘周期的第表示時鐘周期的第i i次測量值，次測量值，T T表示時鐘周期表示時鐘周期的理想值。的理想值。 2102)(TTtJitteriiRMS（4-1-84-1-8）2102)(TTtii（4-1-94-1-9）中國科大 快電子學 安琪16抖動的均方差值與峰抖動的均方差值與峰- -峰值峰值 按照數(shù)理統(tǒng)計的理論，時鐘周按照數(shù)理統(tǒng)計的理論，時鐘周期抖動的均方差值與峰期抖動的均方差值與峰- -峰值的關系峰值的關系可以由式（可以由式（4-1-104-1-10）描述。）描述。 （4-1-104-1-10）RMSPPt7t中國科大 快電子學 安琪17半周期抖動（半周期抖動（

26、Half-Period JitterHalf-Period Jitter）)()(max)(nhperJithperJittMaxt 近年來一種新的高速數(shù)據(jù)傳輸技術，即：雙數(shù)據(jù)率（近年來一種新的高速數(shù)據(jù)傳輸技術，即：雙數(shù)據(jù)率（Double Data RateDouble Data Rate，簡稱：，簡稱：DDRDDR）得到了大量的應用。與傳統(tǒng)的時鐘同步傳輸技術不同，得到了大量的應用。與傳統(tǒng)的時鐘同步傳輸技術不同，DDRDDR數(shù)據(jù)傳輸技術利用時鐘信號的數(shù)據(jù)傳輸技術利用時鐘信號的兩個邊沿，即時鐘的上升沿和下降沿進行數(shù)據(jù)傳輸，從而使數(shù)據(jù)的傳輸速率提高了一倍。兩個邊沿，即時鐘的上升沿和下降沿進行數(shù)據(jù)傳

27、輸，從而使數(shù)據(jù)的傳輸速率提高了一倍。由于有了這種新的數(shù)據(jù)傳輸機制，所謂的由于有了這種新的數(shù)據(jù)傳輸機制，所謂的“Half-Period Jitter”Half-Period Jitter”的新概念被提出。的新概念被提出?！癏alf-Period Jitter”Half-Period Jitter”是指相對于理想輸入時鐘周期而言，在半個時鐘周期里，輸出時是指相對于理想輸入時鐘周期而言，在半個時鐘周期里，輸出時鐘跳變偏離其理想位置的最大偏離量，如圖鐘跳變偏離其理想位置的最大偏離量，如圖4-1-94-1-9所示。所示。（4-1-10-1-10） 圖圖4-1-94-1-9顯示了一個差分時鐘信顯示了一個差

28、分時鐘信號的完整周期，即兩個半時鐘周期。號的完整周期，即兩個半時鐘周期。理想的輸入時鐘的半個周期應是兩倍理想的輸入時鐘的半個周期應是兩倍的時鐘信號頻率的倒數(shù)，但是實際輸?shù)臅r鐘信號頻率的倒數(shù)，但是實際輸出時鐘的每半個周期與理想的半周期出時鐘的每半個周期與理想的半周期都有差值，經(jīng)過多次測量得到的這種都有差值，經(jīng)過多次測量得到的這種差值的最大值即為半周期抖動的峰差值的最大值即為半周期抖動的峰- -峰值，如式峰值，如式4-1-104-1-10所示。所示。圖圖4-1-9 Half-Period Jitter4-1-9 Half-Period Jitter示意圖示意圖中國科大 快電子學 安琪18二二. .

29、 前后周期抖動（前后周期抖動（Cycle-to-Cycle JitterCycle-to-Cycle Jitter）)()(nMaxccJitterMaxJitter 前后周期抖動（前后周期抖動（Cycle-to-Cycle JitterCycle-to-Cycle Jitter）是指后一個輸出時鐘周期相對于前一個輸）是指后一個輸出時鐘周期相對于前一個輸出時鐘周期的變化量，如圖出時鐘周期的變化量，如圖4-1-104-1-10所示。所示。Jitter1Jitter1為第為第2 2個時鐘周期與第個時鐘周期與第1 1個時鐘周期之間個時鐘周期之間的時鐘抖動，而的時鐘抖動，而Jitter2Jitter2

30、則是第則是第3 3個時鐘周期與第個時鐘周期與第2 2個時鐘周期之間的時鐘抖動。前后周期個時鐘周期之間的時鐘抖動。前后周期抖動一般用抖動的最大值表示，即經(jīng)過多次測量，其測量最大值抖動一般用抖動的最大值表示，即經(jīng)過多次測量，其測量最大值Jitter(c-c)MaxJitter(c-c)Max就是其最就是其最大的大的Cycle-to-Cycle JitterCycle-to-Cycle Jitter。（4-1-11-1-11）圖圖4-1-10 Half-Period Jitter4-1-10 Half-Period Jitter示意圖示意圖中國科大 快電子學 安琪19Cycle-to-Cycle J

31、itter的測量 在時鐘抖動測量中，這種在時鐘抖動測量中，這種Cycle-to-Cycle JitterCycle-to-Cycle Jitter的測量是最為困難的，因為需要連續(xù)的測量是最為困難的，因為需要連續(xù)測量兩個相鄰的時鐘周期，這對測量儀器的精度要求非常高，而且為了掌握最大的測量兩個相鄰的時鐘周期，這對測量儀器的精度要求非常高，而且為了掌握最大的Cycle-Cycle-to-Cycle Jitterto-Cycle Jitter情況，需要測量大量的數(shù)據(jù)，需要大量的存儲、計算和比較。通常使用專情況，需要測量大量的數(shù)據(jù)，需要大量的存儲、計算和比較。通常使用專用的時間間隔分析儀（用的時間間隔分

32、析儀（Timing Interval AnalyzerTiming Interval Analyzer）進行測量。）進行測量。 另一種測量方法是使用具有足夠內存容量的寬帶數(shù)字存儲示波器。在這種方法中，先另一種測量方法是使用具有足夠內存容量的寬帶數(shù)字存儲示波器。在這種方法中，先用數(shù)字存儲示波器一次存取大量周期的被測時鐘信號，然后使用商業(yè)有效的軟件或自己編用數(shù)字存儲示波器一次存取大量周期的被測時鐘信號，然后使用商業(yè)有效的軟件或自己編寫的專用軟件進行分析和計算，得到測試結果。圖寫的專用軟件進行分析和計算，得到測試結果。圖4-1-104-1-10是使用是使用LeCoryLeCory公司的數(shù)字存儲示公司

33、的數(shù)字存儲示波器測試的一個波器測試的一個41MHz41MHz時鐘的時鐘的Cycle-to-Cycle JitterCycle-to-Cycle Jitter。 LeCroy Scope : 8600A (6GHz ) LeCroy Probe : PP066 (7.5GHz)圖圖4-1-10 4-1-10 一個一個41MHz41MHz時鐘的時鐘的Cycle-to-Cycle JitterCycle-to-Cycle Jitter中國科大 快電子學 安琪20三三. .長時間時鐘抖動（長時間時鐘抖動（Long-Term JitterLong-Term Jitter） 長時間時鐘抖動指的是測量經(jīng)過大

34、量的時鐘周期后，輸出時鐘跳變偏離其理想位置的長時間時鐘抖動指的是測量經(jīng)過大量的時鐘周期后，輸出時鐘跳變偏離其理想位置的最大偏離量。實際的時鐘周期數(shù)量取決于時鐘頻率和具體的應用。對于最大偏離量。實際的時鐘周期數(shù)量取決于時鐘頻率和具體的應用。對于PCPC機主板和圖像應機主板和圖像應用，這通常是用，這通常是10-2010-20 S S。圖圖 4-1-11 4-1-11 長時間時鐘抖動長時間時鐘抖動 中國科大 快電子學 安琪21時鐘抖動的表示方法時鐘抖動的表示方法 用絕對時間來表示抖動量，即變化沿偏離理想位置的時間。在敘述上用絕對時間來表示抖動量，即變化沿偏離理想位置的時間。在敘述上面幾種度量方法面幾

35、種度量方法 時，均以絕對時間來表示。時，均以絕對時間來表示。 用百分比來表示抖動量，即絕對抖動量在一個周期中所占的百分比。用百分比來表示抖動量，即絕對抖動量在一個周期中所占的百分比。 用角度來表示抖動量。把一個周期定義為用角度來表示抖動量。把一個周期定義為360360 ，抖動被表示為，抖動被表示為360360 中中一個角度。一個角度。 用均方根值用均方根值ttRMSRMS（RMS JitterRMS Jitter）來表示抖動量，這是抖動的統(tǒng)計量，可以用峰）來表示抖動量，這是抖動的統(tǒng)計量，可以用峰- -峰間的峰間的 抖動值（抖動值（Peak-Peak JitterPeak-Peak Jitter

36、）來近似地表示抖動的均方根值）來近似地表示抖動的均方根值ttRMSRMS，它們之間的近似關，它們之間的近似關 系為：系為：例：例： 假定時鐘頻率為假定時鐘頻率為155.52MHz155.52MHz，那么它的周期為，那么它的周期為 1/155.52MHz = 6.43ns = 3601/155.52MHz = 6.43ns = 360 。假定。假定 峰峰- -峰抖動的絕對時間為峰抖動的絕對時間為100ps100ps，那么：，那么： 抖動的絕對時間抖動的絕對時間： 100ps 100ps 1.55521.5552 （百分比抖動）（百分比抖動） 5.5985.598 （角度抖動）（角度抖動） 抖動的

37、抖動的統(tǒng)計量：統(tǒng)計量：均方根值為：均方根值為： 100ps / 7 = 14.286 ps RMS100ps / 7 = 14.286 ps RMS 占周期的百分比：占周期的百分比： 0.015552 / 7 = 0.222170.015552 / 7 = 0.22217RMSPPt7t（4-1-124-1-12）中國科大 快電子學 安琪22同步時序方程同步時序方程同步數(shù)據(jù)傳輸機制同步數(shù)據(jù)傳輸機制- -時序方程：時序方程：jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(

38、min)(min)建立方程：建立方程：保持方程：保持方程：中國科大 快電子學 安琪23本節(jié)小結本節(jié)小結 實際的時鐘信號總是存在著誤差，指的是實際的時鐘信號總是存在著誤差，指的是“時鐘信號的理想時鐘信號的理想“沿變沿變”和實際上和實際上 的的“沿變沿變”之差之差”。 時鐘信號的誤差，按誤差性質來分，可以分為兩種：時鐘信號的誤差，按誤差性質來分，可以分為兩種： 時鐘偏差（時鐘偏差（Clock SkewClock Skew）：）： 靜態(tài)誤差。靜態(tài)誤差。 時鐘抖動（時鐘抖動（Clock JittersClock Jitters）：動態(tài)誤差。）：動態(tài)誤差。 時鐘偏差的大小可用時鐘偏差的大小可用“時鐘性能

39、損失時鐘性能損失”來表示，也可以用偏差的絕對來表示，也可以用偏差的絕對 數(shù)值表征。數(shù)值表征。 時鐘抖動一般采用兩種方法度量：時鐘抖動一般采用兩種方法度量： 峰峰- -峰值（峰值（Peak to PeakPeak to Peak） 均方根值（均方根值（RMSRMS） 同步時序方程同步時序方程RMSPPt7t中國科大 快電子學 安琪244-2 時鐘的產(chǎn)生時鐘的產(chǎn)生 石英晶體振蕩器是目前數(shù)字電路設計中使用最為廣泛的一種時鐘源。石英晶體振蕩器是目前數(shù)字電路設計中使用最為廣泛的一種時鐘源。 在石英諧振器問世之前，人們主要使用在石英諧振器問世之前，人們主要使用LC振蕩器，其頻率穩(wěn)定性只能達到振蕩器，其頻率

40、穩(wěn)定性只能達到10-4量級。自量級。自1880年法國物理學家比埃爾年法國物理學家比埃爾 居里兄弟共同發(fā)現(xiàn)居里兄弟共同發(fā)現(xiàn)“壓電效應壓電效應”起，揭開了使用起，揭開了使用“石英穩(wěn)頻石英穩(wěn)頻”的序幕。的序幕。1921年，在居里兄弟發(fā)現(xiàn)年，在居里兄弟發(fā)現(xiàn)“壓電效應壓電效應”41年后，英國人年后，英國人Cady用用X切切50KHz晶體制晶體制成了世界上第一個晶體振蕩器，頻率穩(wěn)定性達到成了世界上第一個晶體振蕩器，頻率穩(wěn)定性達到10-5量級，比量級，比LC振蕩器高出一個數(shù)量級。振蕩器高出一個數(shù)量級。隨后被用于無線電廣播，播出了當時穩(wěn)定性最高的無線電信號，引起了強烈反響。隨后被用于無線電廣播，播出了當時穩(wěn)定

41、性最高的無線電信號，引起了強烈反響。1927年，年，石英鐘問世，作為石英鐘問世，作為“一級頻率標準一級頻率標準”使用?？茖W家由此發(fā)現(xiàn)了地球自轉的不均勻性，結束使用。科學家由此發(fā)現(xiàn)了地球自轉的不均勻性，結束了以地球自轉為基礎的了以地球自轉為基礎的“地球時鐘地球時鐘”的歷史使命。的歷史使命。 石英諧振器的技術水平和性能指標決定了石英晶體振蕩器的技術水平和性能指標。前者石英諧振器的技術水平和性能指標決定了石英晶體振蕩器的技術水平和性能指標。前者的設計水平和制造工藝技術的每一次突破，都帶來了后者在性能指標上的一次突破。的設計水平和制造工藝技術的每一次突破，都帶來了后者在性能指標上的一次突破。 大體上，

42、其頻率準確性每二十年提高一個數(shù)量級。例如：大體上，其頻率準確性每二十年提高一個數(shù)量級。例如：1940年為年為10-310-4；1980年年為為10-510-6；2000年約為年約為10-610-7。 頻率穩(wěn)定性大約每十年提高一個數(shù)量級。頻率穩(wěn)定性大約每十年提高一個數(shù)量級。4-2-1 晶體振蕩器晶體振蕩器中國科大 快電子學 安琪254-2-2 鎖相環(huán)電路鎖相環(huán)電路 圖圖4-2-134-2-13是鎖相環(huán)電路的基本組成。盡管鎖相環(huán)的設計方法多種多樣，但所有的設計都是鎖相環(huán)電路的基本組成。盡管鎖相環(huán)的設計方法多種多樣，但所有的設計都包含了圖包含了圖4-2-134-2-13中的三個基本成分：中的三個基本

43、成分： 鑒相器（鑒相器（Phase DetectorPhase Detector，簡稱為：，簡稱為：PDPD） 低通濾波器（低通濾波器（Low Pass FilterLow Pass Filter，簡稱為：，簡稱為：LPWLPW） 壓控振蕩器（壓控振蕩器（Voltage Control OscillatorVoltage Control Oscillator，簡稱為：簡稱為： VCO）。）。鎖相環(huán)實質上就是自動相位控制，它是一個典型的負反饋系統(tǒng)。它的基本功能是跟蹤輸入鎖相環(huán)實質上就是自動相位控制，它是一個典型的負反饋系統(tǒng)。它的基本功能是跟蹤輸入信號的相位，這一功能是通過鑒相器產(chǎn)生一個與輸入信號

44、和壓控振蕩器輸出信號的相位差成比信號的相位，這一功能是通過鑒相器產(chǎn)生一個與輸入信號和壓控振蕩器輸出信號的相位差成比例的電壓而完成的。相位誤差電壓通過低通濾波器，在那里抑制了噪聲和高頻信號成分。經(jīng)濾例的電壓而完成的。相位誤差電壓通過低通濾波器，在那里抑制了噪聲和高頻信號成分。經(jīng)濾波后的相位誤差電壓調制了波后的相位誤差電壓調制了VCOVCO頻率，重新在鑒相器中與輸入信號比較，直到頻率，重新在鑒相器中與輸入信號比較，直到VCOVCO輸出以固定輸出以固定的相位關系鎖住輸入信號。鎖相環(huán)通過跟蹤信號的相位，頻率同步和頻率跟蹤便獲得了。的相位關系鎖住輸入信號。鎖相環(huán)通過跟蹤信號的相位，頻率同步和頻率跟蹤便獲

45、得了。圖圖4-2-13 4-2-13 鎖相環(huán)的三個基本組成部分鎖相環(huán)的三個基本組成部分中國科大 快電子學 安琪264-2-3 直接數(shù)字合成（直接數(shù)字合成（DDS） 直接數(shù)字合成直接數(shù)字合成（Direct Digital Synthesis，簡稱為：簡稱為：DDS） 直接數(shù)字合成是用數(shù)字控制的方法從一個參考時鐘來產(chǎn)生多種頻率的輸出時鐘。輸出時直接數(shù)字合成是用數(shù)字控制的方法從一個參考時鐘來產(chǎn)生多種頻率的輸出時鐘。輸出時鐘的頻率可以在大范圍內變化，并且具有良好的頻率分辨率。在要求多種采樣率，且變化鐘的頻率可以在大范圍內變化，并且具有良好的頻率分辨率。在要求多種采樣率，且變化靈活、范圍較大的應用情況下

46、，采用靈活、范圍較大的應用情況下，采用DDSDDS技術來產(chǎn)生系統(tǒng)時鐘不失為一個很好的途徑。技術來產(chǎn)生系統(tǒng)時鐘不失為一個很好的途徑。（一）（一）DDSDDS的工作原理的工作原理 圖圖4-2-204-2-20是一個是一個DDSDDS的基本原理框圖。它的基本技術是所謂的數(shù)字控制振蕩器技術的基本原理框圖。它的基本技術是所謂的數(shù)字控制振蕩器技術（NCONCO：Numerically Controlled OscillatorNumerically Controlled Oscillator）。）。輸入輸入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存儲器存儲器DAC濾波器濾波器低通低通f

47、ofcnnnnnN相位累加器 圖圖4-2-20 DDS的基本原理框圖的基本原理框圖 中國科大 快電子學 安琪27相位累加器的工作原理相位累加器的工作原理 DDS DDS的核心是相位累加器，如圖的核心是相位累加器，如圖4-2-204-2-20中（虛線框）所示。相位累加器由三部分組成，即中（虛線框）所示。相位累加器由三部分組成，即相位寄存器，相位寄存器， 相位寄存器和加法器。相位寄存器和加法器。 相位累加器的輸出隨系統(tǒng)參考時鐘（相位累加器的輸出隨系統(tǒng)參考時鐘（fC）的每一個周期更新一次，即在每一個時鐘周期，）的每一個周期更新一次，即在每一個時鐘周期，相位累加器的輸出都增加相位累加器的輸出都增加M大

48、小。所以我們稱大小。所以我們稱M為相位增量。為相位增量。 假定假定 相位寄存器的相位寄存器的M值為值為0000000101，而相位寄存器的初始值設定為，而相位寄存器的初始值設定為0000000000，則每一個時，則每一個時鐘周期，相位累加器的輸出增加鐘周期，相位累加器的輸出增加0000000101。如果相位累加器的字長為。如果相位累加器的字長為3232位，即位，即n n = 32 = 32，則相位，則相位累加器的輸出重新返回到累加器的輸出重新返回到0000000000的初始值需要的初始值需要 個時鐘周期。個時鐘周期。 很顯然，很顯然，M值的大小決定了相位累加器全部輸出值循環(huán)一次的周期（值的大小

49、決定了相位累加器全部輸出值循環(huán)一次的周期（T T）, , 我們有：我們有：TMfnc21輸入輸入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存儲器存儲器DAC濾波器濾波器低通低通fofcnnnnnN相位累加器相位累加器322 由式（由式（4-2-204-2-20）可看出，）可看出，T T與與M成反比。成反比。M值越大，相位值越大，相位累加器全部輸出值循環(huán)一次的累加器全部輸出值循環(huán)一次的周期就越小，反之依然。周期就越小，反之依然。（4-2-20） 中國科大 快電子學 安琪28Turning Equation 如圖如圖4-2-204-2-20中所示：相位累加器的輸出用來作為一個正弦

50、波數(shù)據(jù)存儲器的地址。該存儲器中所示：相位累加器的輸出用來作為一個正弦波數(shù)據(jù)存儲器的地址。該存儲器存有一個完整周期正弦波所對應的全部幅度值，所以，當相位累加器的輸出對該存儲器尋址時，存有一個完整周期正弦波所對應的全部幅度值，所以，當相位累加器的輸出對該存儲器尋址時，就得到從就得到從0 0度到度到360360度正弦波波形中的一個相位點。因此，隨著相位累加器的輸出不斷變化（每度正弦波波形中的一個相位點。因此，隨著相位累加器的輸出不斷變化（每次增加次增加M大小），正弦波數(shù)據(jù)存儲器中的對應正弦波幅度值就不斷被讀出。當相位累加器全部大?。?，正弦波數(shù)據(jù)存儲器中的對應正弦波幅度值就不斷被讀出。當相位累加器全部

51、輸出值被循環(huán)一次時（周期為輸出值被循環(huán)一次時（周期為T T），則正弦波數(shù)據(jù)存儲器正好輸出一個完整周期的正弦波幅度），則正弦波數(shù)據(jù)存儲器正好輸出一個完整周期的正弦波幅度數(shù)據(jù)。該數(shù)據(jù)通過一個數(shù)據(jù)。該數(shù)據(jù)通過一個DACDAC和一個低通濾波器輸出，形成一個完整的正弦波波形。和一個低通濾波器輸出，形成一個完整的正弦波波形。 對于一個對于一個n n位的相位累加器，一共有位的相位累加器，一共有 個可能的相位點，而個可能的相位點，而 相位寄存器中的相位寄存器中的M值則決定了值則決定了相位累加器每次增加的量。相位累加器的輸出值全部循環(huán)一次所需要的周期（相位累加器每次增加的量。相位累加器的輸出值全部循環(huán)一次所需要

52、的周期（T T），就是正弦），就是正弦波數(shù)據(jù)存儲器輸出一個完整正弦波幅度數(shù)據(jù)的周期。因此，輸出正弦波的頻率波數(shù)據(jù)存儲器輸出一個完整正弦波幅度數(shù)據(jù)的周期。因此，輸出正弦波的頻率 （f f0 0）就是相位）就是相位累加器的輸出值全部循環(huán)一次所需要的周期（累加器的輸出值全部循環(huán)一次所需要的周期（T T）的倒數(shù)。我們有：）的倒數(shù)。我們有：ncofMTf21（4-2-21） n2 式（式（4-2-21）是）是DDS的基本關系的基本關系式，被稱為式，被稱為“Turning Equation”。輸入輸入相位相位寄存器寄存器寄存器寄存器寄存器寄存器相位相位MSIN存儲器存儲器DAC濾波器濾波器低通低通fofc

53、nnnnnN相位累加器相位累加器中國科大 快電子學 安琪29Digital Phase Wheeln2 數(shù)字相位輪很形象地解釋數(shù)字相位輪很形象地解釋了相位累加器的工作原理。了相位累加器的工作原理。 相位輪一周的相位點數(shù)量相位輪一周的相位點數(shù)量取決于取決于n n，最大值為：，最大值為： 。 M數(shù)值給出了每次相位變數(shù)值給出了每次相位變化的增量?；脑隽?。M大意味著相位輪大意味著相位輪旋轉一周需要的時間少，旋轉一周需要的時間少，DDS輸出的信號頻率就高；輸出的信號頻率就高；M小則小則意味著相位輪旋轉一周需要的意味著相位輪旋轉一周需要的時間多，時間多，DDS輸出的信號頻率輸出的信號頻率就低。就低。 輸

54、出頻率的數(shù)值取決于三輸出頻率的數(shù)值取決于三個因素：個因素： M，n和工作時鐘和工作時鐘fc。 圖圖4-2-21 相位累加器的數(shù)字相位輪表示相位累加器的數(shù)字相位輪表示 ncofMTf21中國科大 快電子學 安琪30DDS取樣輸出取樣輸出信號信號的頻譜的頻譜 類似于類似于ADC,ADC,當當DDSDDS中的正弦數(shù)字數(shù)據(jù)通過一個中的正弦數(shù)字數(shù)據(jù)通過一個DACDAC形成正弦波信號時，輸出信號中也同時形成正弦波信號時，輸出信號中也同時含有其混疊信號（含有其混疊信號（Aliased imageAliased image）的頻譜成份。）的頻譜成份。-3.92dB 圖圖4-2-23 DDS取樣輸出信號的頻譜取

55、樣輸出信號的頻譜 中國科大 快電子學 安琪31低通濾波器（低通濾波器（LPF） 按照仙農(nóng)取樣定理，輸出頻按照仙農(nóng)取樣定理，輸出頻 率可高達率可高達1/21/2的時鐘頻率。的時鐘頻率。 但必須有理想的濾波器。但必須有理想的濾波器。 理想濾波器是不現(xiàn)實的。理想濾波器是不現(xiàn)實的。 物理上可實現(xiàn)的濾波器物理上可實現(xiàn)的濾波器 將輸出頻率限制在時鐘頻率將輸出頻率限制在時鐘頻率 的的40%40%以內。以內。DDSLPFfo 圖圖4-2-24 低通濾波器低通濾波器中國科大 快電子學 安琪32DDS的特點的特點 輸出頻率范圍大輸出頻率范圍大 從從DDSDDS的基本關系式可以看出，改變相位增量的基本關系式可以看出

56、，改變相位增量M值可以很方便地改變值可以很方便地改變DDSDDS的輸出頻率。理的輸出頻率。理論上（仙農(nóng)取樣定理），論上（仙農(nóng)取樣定理），M值的取值范圍可以從值的取值范圍可以從1 1 2 2n-1n-1，變化范圍非常大。當，變化范圍非常大。當M從從1 1 2 2n-1n-1變化變化時，時，f f0 0的變化范圍可以從的變化范圍可以從f fc c/2/2n n f fc c/2/2，M值越大，輸出頻率越高。值越大，輸出頻率越高。 頻率分辨率高頻率分辨率高 式（式（4-2-214-2-21）中）中M M值的取值變化最小為值的取值變化最小為1 1，這意味著其頻率變化的最小值為，這意味著其頻率變化的最小

57、值為f fc c/2/2n n，即：頻，即：頻率分辨率相當高。若率分辨率相當高。若f fc c=125=125M；n=32n=32，則，則 f = f = 125125MHz/2/232 32 0.02910Hz 0.02910Hz 相位連續(xù)性相位連續(xù)性 如圖如圖4-2-20所示，所示， 相位寄存器中的相位寄存器中的M值可以以字串行方式或字節(jié)串行方式先送入到一個值可以以字串行方式或字節(jié)串行方式先送入到一個輸入數(shù)據(jù)寄存器中，然后由輸入數(shù)據(jù)寄存器中，然后由fc同步，并行地一次輸入同步，并行地一次輸入 相位寄存器中。所以說當改變相位寄存器中。所以說當改變M值來改值來改變輸出頻率時，輸出信號的相位是連

58、續(xù)的。變輸出頻率時，輸出信號的相位是連續(xù)的。 因此，因此，DDS可以可以輸出頻率分辨率非常小輸出頻率分辨率非常小, ,頻率變化范圍很大的時鐘信號頻率變化范圍很大的時鐘信號，這正是這正是DDSDDS與其與其它時鐘技術相比最大的優(yōu)點。另外，它時鐘技術相比最大的優(yōu)點。另外，DDSDDS的控制方式是全數(shù)字化的，使人們可以很容易地利的控制方式是全數(shù)字化的，使人們可以很容易地利用用DDSDDS技術獲得能夠精細調節(jié)，改變非?？?，且在頻率改變時，相位連續(xù)的輸出時鐘信號。技術獲得能夠精細調節(jié)，改變非?？?，且在頻率改變時，相位連續(xù)的輸出時鐘信號。ncofMTf21中國科大 快電子學 安琪334-2-4 大頻率范圍

59、，精細可調的頻率合成器大頻率范圍，精細可調的頻率合成器 PLL With DDS Generated Offset 頻率合成器頻率合成器 PLLPLL提供一個頻率粗調（提供一個頻率粗調（N N f fREFREF）。）。 DDSDDS在頻率粗調之間提供頻率的精細調節(jié)。在頻率粗調之間提供頻率的精細調節(jié)。 總的總的頻率分辨取決于頻率分辨取決于DDS的頻率分辨，通常的頻率分辨，通常 1Hz1Hz。 為了使輸出調節(jié)連續(xù)，應有為了使輸出調節(jié)連續(xù)，應有DDSDDS的的輸出頻率帶寬輸出頻率帶寬 BWDDS f fREFREF。 Phase DetectorLoop FilterVCO NLPFBPF PDD

60、S fREF fOUTOptional中國科大 快電子學 安琪34輸出頻率和頻率分辨輸出頻率和頻率分辨電路中的電路中的P分頻器是可選的，因而有兩種情形：分頻器是可選的，因而有兩種情形： P = 1P = 1： P 1P 1： Phase DetectorLoop FilterVCO NLPFBPF PDDS fREF fOUTDDSREFOUTffNfDDSffDDSREFOUTfPfPNfDDSfPf中國科大 快電子學 安琪35DDS-Driven PLLDDS-Driven PLL頻率合成器頻率合成器 Phase DetectorLoop FilterVCO NLPFBPF PDDS fR