微電子加工工藝總結(jié)

1、1、 分立器件和集成電路的區(qū)別 分立元件：每個(gè)芯片只含有一個(gè)器件；集成電路：每個(gè)芯片含有多個(gè)元件。2、 平面工藝的特點(diǎn)平面工藝是由Hoerni于1960年提出的。在這項(xiàng)技術(shù)中，整個(gè)半導(dǎo)體表面先形成一層氧化層，再借助平板印刷技術(shù)，通過刻蝕去除部分氧化層，從而形成一個(gè)窗口。P-N結(jié)形成的方法： 合金結(jié)方法 A、 接觸加熱：將一個(gè)p型小球放在一個(gè)n型半導(dǎo)體上，加熱到小球熔融。B、 冷卻：p型小球以合金的形式摻入半導(dǎo)體底片，冷卻后，小球下面形成一個(gè)再分布結(jié)晶區(qū)，這樣就得到了一個(gè)pn結(jié)。合金結(jié)的缺點(diǎn)：不能準(zhǔn)確控制pn結(jié)的位置。 生長結(jié)方法半導(dǎo)體單晶是由摻有某種雜質(zhì)（例如P型）的半導(dǎo)體熔液中生長出來的。生

2、長結(jié)的缺點(diǎn)：不適宜大批量生產(chǎn)。擴(kuò)散結(jié)的形成方式與合金結(jié)相似點(diǎn)：表面表露在高濃度相反類型的雜質(zhì)源之中與合金結(jié)區(qū)別點(diǎn)：不發(fā)生相變，雜質(zhì)靠固態(tài)擴(kuò)散進(jìn)入半導(dǎo)體晶體內(nèi)部擴(kuò)散結(jié)的優(yōu)點(diǎn)擴(kuò)散結(jié)結(jié)深能夠精確控制。 平面工藝制作二極管的基本流程：襯底制備氧化一次光刻（刻擴(kuò)散窗口）硼預(yù)沉積硼再沉積二次光刻（刻引線孔）蒸鋁三次光刻（反刻鋁電極）P-N結(jié)特性測試3、 微電子工藝的特點(diǎn)高技術(shù)含量 設(shè)備先進(jìn)、技術(shù)先進(jìn)。高精度 光刻圖形的最小線條尺寸在亞微米量級，制備的介質(zhì)薄膜厚度也在納米量級，而精度更在上述尺度之上。 超純 指工藝材料方面，如襯底材料Si、Ge單晶純度達(dá)11個(gè)9。 超凈 環(huán)境、操作者、工藝三個(gè)方面的超凈，如

3、 VLSI在100級超凈室10級超凈臺中制作。大批量、低成本 圖形轉(zhuǎn)移技術(shù)使之得以實(shí)現(xiàn)。高溫 多數(shù)關(guān)鍵工藝是在高溫下實(shí)現(xiàn)， 如：熱氧化、擴(kuò)散、退火 。4、芯片制造的四個(gè)階段 固態(tài)器件的制造分為4個(gè)大的階段（粗線條）： 材料制備 晶體生長/晶圓準(zhǔn)備 晶圓制造、芯片生成 封裝晶圓制備：（1）獲取多晶（2）晶體生長-制備出單晶，包含可以摻雜（元素?fù)诫s和母金摻雜）（3）硅片制備-制備出空白硅片硅片制備工藝流程（從晶棒到空白硅片）：晶體準(zhǔn)備（直徑滾磨、晶體定向、導(dǎo)電類型檢查和電阻率檢查）切片研磨化學(xué)機(jī)械拋光（CMP）背處理雙面拋光邊緣倒角拋光檢驗(yàn)氧化或外延工藝打包封裝芯片制造的基礎(chǔ)工藝增層光刻摻雜熱處理

4、5、high-k技術(shù)HighK技術(shù)是在集成電路上使用高介電常數(shù)材料的技術(shù)，主要用于降低金屬化物半導(dǎo)體（MOS）晶體管柵極泄漏電流的問題。集成電路技術(shù)的發(fā)展是伴隨著電路的元器件（如MOS晶體管）結(jié)構(gòu)尺寸持續(xù)縮小實(shí)現(xiàn)的。隨著MOS晶體管結(jié)構(gòu)尺寸的縮小，為了保持棚極對MOS晶體管溝道電流的調(diào)控能力，需要在尺寸縮小的同時(shí)維持柵極電容的容量，這通常需要通過減小棚極和溝道之間的絕緣介質(zhì)層厚度來實(shí)現(xiàn)，但由此引起的棚極和溝道之間的漏電流問題越來越突出。HighK技術(shù)便是解決這一問題的優(yōu)選技術(shù)方案。因?yàn)?，MOS器件柵極電容類似于一個(gè)平板電容，由于MOS器件面積、絕緣介質(zhì)層厚度和介電常數(shù)共同決定，因此MOS器件柵

5、極電容在器件面積減小的前提下，采用了HighK材料后，可以在不減小介質(zhì)層厚度（因此柵極泄漏電流而不增加）的前提下，實(shí)現(xiàn)維護(hù)柵極電容容量不減小的目標(biāo)。 HighK材料技術(shù)已被英特爾和IBM應(yīng)用到其新開發(fā)的45mm量產(chǎn)技術(shù)中。目前業(yè)界常用的HighK材料主要是包括HfO2在內(nèi)的Hf基介質(zhì)材料。6、拉單晶的過程裝料融化種晶引晶放肩等徑收尾完成7、外延技術(shù)的特點(diǎn)和應(yīng)用外延特點(diǎn)：生成的晶體結(jié)構(gòu)良好摻入的雜質(zhì)濃度易控制可形成接近突變pn結(jié)的特點(diǎn) 外延分類：按工藝分類A 氣相外延（VPE）利用硅的氣態(tài)化合物或者液態(tài)化合物的蒸汽，在加熱的硅襯底表面和氫發(fā)生反應(yīng)或自身發(fā)生分解還原出硅。B 液相外延（LPE）襯底

6、在液相中，液相中析出的物質(zhì)并以單晶形式淀積在襯底表面的過程。此法廣泛應(yīng)用于III-V族化合半導(dǎo)體的生長。原因是化合物在高溫下易分解，液相外延可以在較低的溫度下完成。C 固相外延（SPE） D 分子束外延（MBE）在超高真空條件下，利用薄膜組分元素受熱蒸發(fā)所形成的原子或分子束，以很高的速度直接射到襯底表面，并在其上形成外延層的技術(shù)。特點(diǎn)：生長時(shí)襯底溫度低，外延膜的組分、摻雜濃度以及分布可以實(shí)現(xiàn)原子級的精確控制。 按導(dǎo)電類型分類n型外延：n/n, n/p外延 p型外延：p/n, p/p外延按材料異同分類同質(zhì)外延：外延層和襯底為同種材料，例如硅上外延硅。異質(zhì)外延：外延層和襯底為不同種材料，例如SOI

7、(絕緣體上硅)是一種特殊的硅片，其結(jié)構(gòu)的主要特點(diǎn)是在有源層和襯底層之間插入絕緣層 埋氧層來隔斷有源層和襯底之間的電氣連接 ) 按電阻率高低分類正外延：低阻襯底上外延高阻層n/n+反外延：高阻襯底上外延低阻層 硅的氣相外延的原理：在氣相外延生長過程中，有兩步：質(zhì)量輸運(yùn)過程反應(yīng)劑輸運(yùn)到襯底表面表面反應(yīng)過程在襯底表面發(fā)生化學(xué)反應(yīng)釋放出硅原子摻雜有意摻雜：按器件對外延導(dǎo)電性和電阻率的要求，在外延的同時(shí)摻入適量的雜質(zhì)，這稱為有意摻雜。自摻雜：襯底中的雜質(zhì)因揮發(fā)等而進(jìn)入氣流，然后重新返回外延層。雜質(zhì)外擴(kuò)散: 重?fù)诫s襯底中的雜質(zhì)通過熱擴(kuò)散進(jìn)入外延層。外延的應(yīng)用1、雙極型電路：n/n+外延 ,在n型外延層上制

8、作高頻功率晶體管。n/p外延 ：雙極型傳統(tǒng)工藝在p襯底上進(jìn)行n型外延通過簡單的p型雜質(zhì)隔離擴(kuò)散，實(shí)現(xiàn)雙極型集成電路元器件的隔離。2、MOS電路:外延膜的主要應(yīng)用是作為雙極型晶體管的集電極。外延膜在MOS集成電路中的較新應(yīng)用是利用重?fù)诫s外延減小閂鎖效應(yīng)（寄生閘流管效應(yīng)）。8、分子束外延（MBE）的原理及其應(yīng)用在超高真空下，熱分子束由噴射爐噴出，射到襯底表面，外延生長出外延層。9、二氧化硅膜的用途表面鈍化：保護(hù)器件的表面及內(nèi)部，禁錮污染物。摻雜阻擋層：作為雜質(zhì)擴(kuò)散的掩蔽膜，雜質(zhì)在二氧化硅中的運(yùn)行速度低于在硅中的運(yùn)行速度。絕緣介質(zhì)：IC器件的隔離和多層布線的電隔離，MOSFET的柵電極，MOS電容的

9、絕緣介質(zhì)。10、二氧化硅膜的獲得方法A：熱氧化工藝B：化學(xué)氣相淀積工藝C：濺射工藝D：陽極氧化工藝11、熱氧化機(jī)制 線性階段， 拋物線階段（生長逐漸變慢，直至不可忍受）影響氧化速率的因素有：氧化劑、晶向、摻雜類型和濃度、氧化劑的分壓。熱氧化生長方法：（1）干氧氧化：干燥氧氣，不能有水分；隨著氧化層的增厚，氧氣擴(kuò)散時(shí)間延長，生長速率減慢；適合較薄的氧化層的生長。氧化劑擴(kuò)散到SiO2/Si界面與硅反應(yīng)。（2）水汽氧化: 氣泡發(fā)生器或氫氧合成氣源；原理：（3）濕氧氧化：濕氧氧化的各種性能都是介于干氧氧化和水汽氧化之間，其掩蔽能力和氧化質(zhì)量都能夠滿足一般器件的要求。（4）摻氯氧化：薄的MOS柵極氧化要

10、求非常潔凈的膜層，如果在氧化中加入氯，器件的性能和潔凈度都會得到改善。減弱二氧化硅中的移動離子（主要是鈉離子）的沾污影響，固定Na+離子；減少硅表面及氧化層的結(jié)構(gòu)缺陷12、SiO2/Si界面特性：熱氧化薄膜是由硅表面生長得到的二氧化硅薄膜。高溫生長工藝將使SiO2/Si界面雜質(zhì)發(fā)生再分布，與二氧化硅接觸的硅界面的電學(xué)特性也將發(fā)生變化。 雜質(zhì)再分布：有三個(gè)因素： 分凝效應(yīng) 擴(kuò)散速率 界面移動水汽氧化速率遠(yuǎn)大于干氧氧化速率，水汽氧化SiO2/Si界面雜質(zhì)的再分布就遠(yuǎn)小于干氧氧化；濕氧氧化速率介于水汽、干氧之間，SiO2/Si界面雜質(zhì)的再分布也介于水汽、干氧之間。二氧化硅層中存在著與制備工藝有關(guān)的正

11、電荷，這種正電荷將引起SiO2/Si界面P-Si的反型層，以及MOS器件閾值電壓不穩(wěn)定等現(xiàn)象?？蓜与x子或可動電荷主要是Na+、K+、H+ 等，這些離子在二氧化硅中都是網(wǎng)絡(luò)修正雜質(zhì)，為快擴(kuò)散雜質(zhì)。其中主要是Na+。在人體與環(huán)境中大量存在Na+，熱氧化時(shí)容易發(fā)生Na+沾污。加強(qiáng)工藝衛(wèi)生方可以避免Na+沾污；也可采用摻氯氧化，固定Na+離子。固定離子或固定電荷主要是氧空位。一般認(rèn)為：固定電荷與界面一個(gè)很薄的（約30Å）過渡區(qū)有關(guān)，過渡區(qū)有過剩的硅離子，過剩的硅在氧化過程中與晶格脫開，但未與氧完全反應(yīng)。干氧氧化空位最少，水汽氧化氧空位最多。熱氧化時(shí)，首先采用干氧氧化方法可以減小這一現(xiàn)象。氧化

12、后，高溫惰性氣體中退火也能降低固定電荷。13、氧化膜厚度的檢測劈尖干涉和雙光干涉：利用干涉條紋進(jìn)行測量，因?yàn)橐圃炫_階，所以為破壞性測量。比色法：以一定角度觀察SiO2膜，SiO2膜呈現(xiàn)干涉色彩，顏色與厚度存在相應(yīng)關(guān)系。比色法方便迅速，但只是粗略估計(jì)。橢圓儀法：入射的橢圓偏振光經(jīng)氧化膜的多次反射和折射以后，得到了改變橢圓率的反射橢圓偏振光，其改變量和膜厚與折射率相關(guān)。高頻MOS結(jié)構(gòu)C-V法：測量金屬柵極的電容，利用公式測量氧化膜層的厚度。14、化學(xué)氣相沉積定義化學(xué)氣相淀積（Chemical Vapor Deposition）是通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積薄膜的工藝方法。與之對應(yīng)的是：PV

13、D（蒸發(fā)和濺射），它主要應(yīng)用于導(dǎo)體薄膜。15、淀積技術(shù)包括哪兩種？CVD和PVD16、LPCVD和APCVD的主要區(qū)別？LPCVD有何優(yōu)勢？APCVD：原料以氣相方式被輸送到反應(yīng)器內(nèi)，原料氣體向襯底基片表面擴(kuò)散，被基片吸附，由于基片的溫度高或其它能量提供給原料氣體，使其發(fā)生表面化學(xué)反應(yīng)，生成物在基片表面形成薄膜，而生成物中的其它物質(zhì)是氣相物質(zhì)，擴(kuò)散到氣相中被帶走。LPCVD：低壓情況下，分子自由程較長，薄膜電極的均勻性較高。 LPCVD相對APCVD的特點(diǎn)：增加了真空系統(tǒng)，氣壓在1-10-2Torr之間；壓下分子自由程長，可以豎放基片；熱系統(tǒng)一般是電阻熱壁式。17、PECVD的機(jī)理？PECVD

14、有何優(yōu)勢？優(yōu)勢：采用等離子體把電能耦合到氣體中，促進(jìn)化學(xué)反應(yīng)進(jìn)行,由此淀積薄膜；因此該法可以在較低溫度下淀積薄膜。PECVD常常是低溫和低壓的結(jié)合。機(jī)理：反應(yīng)器的射頻功率使低壓氣體（真空度1-10Torr）產(chǎn)生非平衡輝光放電，雪崩電離激發(fā)出的高能電子通過碰撞激活氣體形成等離子體。襯底基片（具有一定溫度，約300）吸附活潑的中性原子團(tuán)與游離基即高能的等離子體發(fā)生化學(xué)反應(yīng)，生成的薄膜物質(zhì)被襯底吸附、重排進(jìn)而形成淀積薄膜，襯底溫度越高形成的薄膜質(zhì)量越好。18、多晶硅淀積和外延淀積的主要區(qū)別。淀積多晶硅薄膜的方法：主要采用LPCVD的方法。摻雜則采用：離子注入；化學(xué)氣相淀積；擴(kuò)散。多晶硅的淀積和外延淀

15、積的主要區(qū)別：硅烷的使用19、金屬薄膜的用途？金屬化的作用?（1）在微電子器件與電路中金屬薄膜最重要的用途是作為內(nèi)電極（MOS柵極和電容器極板）和各元件之間的電連接。（2）在某些存儲電路中作為熔斷絲。（3） 用于晶圓的背面（通常是金），提高芯片和封裝材料的黏合力。金屬化的作用：集成電路中金屬化的作用是將有源器件按設(shè)計(jì)的要求連接起來，形成一個(gè)完整的電路與系統(tǒng)。20、說明為什么鋁作為通常使用的金屬薄膜， 說明銅作為新一代金屬薄膜的原因。鋁膜：用途: 大多數(shù)微電子器件或集成電路是采用鋁膜做金屬化材料優(yōu)點(diǎn)：導(dǎo)電性較好；與p-Si，n+-Si（>5*1019 ）能形成良好的歐姆接觸；光刻性好；與二

16、氧化硅黏合性好；易鍵合。缺點(diǎn)：抗電遷移性差；耐腐蝕性、穩(wěn)定性差 ；臺階覆蓋性較差。工藝：蒸發(fā)，濺射銅膜：用途：新一代的金屬化材料，超大規(guī)模集成電路的內(nèi)連線；缺點(diǎn)：與硅的接觸電阻高，不能直接使用；銅在硅中是快擴(kuò)散雜質(zhì)，能使硅中毒，銅進(jìn)入硅內(nèi)改變器件性能；與硅、二氧化硅粘附性差。優(yōu)點(diǎn)：電阻率低（只有鋁的40-45%） ，導(dǎo)電性較好；抗電遷移性好于鋁兩個(gè)數(shù)量級； 工藝：濺射21、VLSI對金屬化的要求是什么？ 對n+硅和p+硅或多晶硅形成低阻歐姆接觸，即金屬/硅接觸電阻小 能提供低電阻的互連引線，從而提高電路速度 抗電遷移性能要好 與絕緣體（如二氧化硅）有良好的附著性 耐腐蝕 易于淀積和刻蝕 易鍵合

17、，且鍵合點(diǎn)能經(jīng)受長期工作 層與層之間絕緣要好，不互相滲透和擴(kuò)散，即要求有一個(gè)擴(kuò)散阻擋層22、Al-Si接觸的常見問題及解決辦法？Al和Si之間不能合成硅化物，但是可以形成合金。Al在Si中溶解度很小，但是相反Si在Al中溶解度很大，這樣就形成尖楔現(xiàn)象，從而使P-N結(jié)失效。解決尖楔問題：（1） 一般采用Al-Si合金代替Al作為Al/Si的接觸和互連材料。但是又引入了硅的分凝問題。（2） 由于銅的抗電遷移性好，鋁-銅（0.5-4%）或鋁-鈦（0.1-0.5%）合金結(jié)構(gòu)防止電遷移，結(jié)合Al-Si合金，在實(shí)際應(yīng)用中人們經(jīng)常使用既含有銅又含有硅的Al-Si-Cu合金以防止合金化（即共熔）問題和電遷移問

18、題。（3） Al-摻雜多晶硅雙層金屬化結(jié)構(gòu)：在多晶硅中摻雜重磷或重砷，構(gòu)成摻雜多晶的結(jié)構(gòu)。（4） 鋁-隔離層結(jié)構(gòu)：在Al-Si之間沉積一層薄的金屬層，替代磷摻雜多晶硅，成為阻擋層。23、說明難熔金屬在金屬連線中的作用？難熔金屬及其硅化物有較低的電阻率和接觸電阻。難熔金屬的一個(gè)廣泛應(yīng)用是在多層金屬結(jié)構(gòu)中填充連接孔，這個(gè)工序叫作過孔填充，填補(bǔ)好的過孔叫做接線柱。24、金屬化的實(shí)現(xiàn)方法有幾種？請論述真空濺射方法金屬化的實(shí)現(xiàn)主要通過兩種方式來實(shí)現(xiàn)： 物理淀積 A：真空蒸發(fā)淀積（較早，金屬鋁線） B：真空濺射淀積（Al-Si合金或Al-Si-Cu合金）LPCVD（難熔金屬）真空蒸發(fā)淀積 ：被蒸物質(zhì)從凝聚

19、相轉(zhuǎn)化為氣相；氣相物質(zhì)在真空系統(tǒng)中的輸運(yùn)；氣相分子在襯底上淀積和生長。分為電阻、電子束等蒸發(fā)沉積。真空濺射沉積：濺射淀積是用核能離子轟擊靶材，使靶材原子從靶表面逸出，淀積在襯底材料上的過程。25、說明金屬CVD的優(yōu)勢和主要用途。金屬CVD ： LPCVD可以應(yīng)用于制作金屬薄膜。 優(yōu)勢：不需要昂貴的高真空泵；臺階覆蓋性好；生產(chǎn)效率較高。用途：難控制金屬；難熔金屬，主要是鎢。26、什么叫做光刻，光刻有何目的？光刻是圖形復(fù)印與腐蝕作用相結(jié)合，在晶片表面薄膜上制備圖形的精密表面工藝技術(shù)。光刻的目的就是：在介質(zhì)薄膜、金屬薄膜或金屬合金薄膜上面刻蝕出與掩膜版完全對應(yīng)的幾何圖形，從而實(shí)現(xiàn)選擇性擴(kuò)散和金屬薄膜

20、布線的目的。27、光刻技術(shù)的圖形轉(zhuǎn)移分為哪兩個(gè)階段？圖形轉(zhuǎn)移到光刻膠層；圖形從光刻膠層轉(zhuǎn)移到晶圓層28、列出光刻工藝的十個(gè)步驟，并簡述每一步的目的。表面準(zhǔn)備：微粒清除，保持襯底的憎水性。涂光刻膠：與襯底薄膜粘附性好，膠膜均勻，是光刻工藝的核心材料。 前烘：使膠膜體內(nèi)的溶劑充分揮發(fā)使膠膜干燥；增加膠膜和襯底的粘附性以及膠膜的耐磨性對準(zhǔn)和曝光：把所需圖形在晶圓表面上定位或?qū)?zhǔn)；通過曝光燈或其他輻射源將圖形轉(zhuǎn)移到光刻膠涂層上后烘：減少駐波效應(yīng)，激發(fā)化學(xué)增強(qiáng)光刻膠的PAG產(chǎn)生的酸與光刻膠上的保護(hù)基團(tuán)發(fā)生反應(yīng)并移除基團(tuán)使之能溶解于顯影液。顯影：將掩膜板上的圖形顯示在光刻膠上。堅(jiān)膜：除去光刻膠中剩余的溶劑

21、，增強(qiáng)光刻膠對襯底的附著力。刻蝕：把顯影后的光刻膠微圖形下層材料的裸露部分去掉，將光刻膠圖形轉(zhuǎn)移到下層材料上去的工藝叫作刻蝕。去膠：刻蝕完成以后將光刻膠去除掉。29、光刻膠的分類，談?wù)務(wù)z和負(fù)膠的區(qū)別。正膠：膠的曝光區(qū)在顯影中除去。正膠曝光時(shí)發(fā)生光分解反應(yīng)變成可溶的。使用這種光刻膠時(shí)，能夠得到與掩膜版遮光圖案相同的圖形，故稱之為正膠。負(fù)膠：膠的曝光區(qū)在顯影中保留，用的較多。具體說來負(fù)膠在曝光前對某些有機(jī)溶劑是可溶的，而曝光后發(fā)生光聚合反應(yīng)變成不可溶的。使用這種光刻膠時(shí)，能夠得到與掩膜版遮光圖案相反的圖形，故稱之為負(fù)膠。30、刻蝕的方法分類，刻蝕常見有哪些問題？分類：刻蝕分為濕法刻蝕和干法刻蝕。

22、濕法刻蝕：化學(xué)腐蝕，在腐蝕液中通過化學(xué)反應(yīng)去除窗口薄膜，得到薄膜圖形。優(yōu)點(diǎn)：工藝簡單，無需復(fù)雜設(shè)備，選擇比高；均勻性好。缺點(diǎn)：各向同性腐蝕；分辨率低，自動化難。干法刻蝕：使用氣體和等離子體能量來進(jìn)行化學(xué)反應(yīng)的化學(xué)工藝。常見問題：不完全刻蝕、刻蝕和底切、各向同性刻蝕。優(yōu)點(diǎn)：刻蝕非常有方向性（各向異性），導(dǎo)致良好的小開口區(qū)域的精密度。缺點(diǎn)：選擇性差。31、摻雜技術(shù)實(shí)現(xiàn)的兩種方式以及摻雜的目的方式：擴(kuò)散和離子注入目的：在晶圓表面下的特定位置處形成PN結(jié)；在晶圓表面下得到所需的摻雜濃度。32、擴(kuò)散的基本原理、離子注入的基本原理及其比較微電子工藝中的擴(kuò)散是雜質(zhì)在晶體內(nèi)的擴(kuò)散，因此是一種固相擴(kuò)散。晶體內(nèi)擴(kuò)

23、散有多種形式：填隙式擴(kuò)散、替位式擴(kuò)散、填隙-替位式擴(kuò)散。離子注入技術(shù)：離子注入是將含所需雜質(zhì)的化合物分子（如BCl3、BF3）電離為雜質(zhì)離子后，聚集成束用強(qiáng)電場加速，使其成為高能離子束，直接轟擊半導(dǎo)體材料，當(dāng)離子進(jìn)入其中時(shí)，受半導(dǎo)體材料原子阻擋，而停留在其中，成為半導(dǎo)體內(nèi)的雜質(zhì)。離子注入時(shí)可采用熱退火工藝，修復(fù)晶格損傷，注入雜質(zhì)電激活。離子注入技術(shù)的優(yōu)勢： 離子注入克服熱擴(kuò)散的幾個(gè)問題： A 橫向擴(kuò)散，沒有側(cè)向擴(kuò)散 B 淺結(jié) C 粗略的摻雜控制 D 表面污染的阻礙 離子注入引入的額外的優(yōu)勢： A 在接近常溫下進(jìn)行 B 使寬范圍濃度的摻雜成為可能33、集成電路的形成集成電路的制造工藝與分立器件的制造工藝一樣都是在硅平面工藝基礎(chǔ)上發(fā)展起來的，有很多相同之處，同時(shí)又有所不同。相同點(diǎn)：單項(xiàng)工藝相同的方法外延，氧化，光刻，擴(kuò)散，離子注入，淀積等。不同點(diǎn)：主要有電隔離，電連接，局部氧化，平整化以及吸雜等。電隔離：（1）PN結(jié)隔離：雙極型集成電路多采用PN結(jié)隔離，是在硅片襯底上通過擴(kuò)散與外延等工藝制作出隔離島，元件