第五章 存儲(chǔ)器

1、1第五章第五章 存儲(chǔ)器存儲(chǔ)器本章學(xué)習(xí)要求本章學(xué)習(xí)要求： 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，用存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，用于存儲(chǔ)計(jì)算機(jī)工作所必需的數(shù)據(jù)和程序。于存儲(chǔ)計(jì)算機(jī)工作所必需的數(shù)據(jù)和程序。 本章要求在了解半導(dǎo)體存儲(chǔ)器工作原理的本章要求在了解半導(dǎo)體存儲(chǔ)器工作原理的基礎(chǔ)上，基礎(chǔ)上，著重掌握著重掌握微機(jī)系統(tǒng)內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)微機(jī)系統(tǒng)內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)成及與成及與CPUCPU的連接方法。的連接方法。2 一、衡量存儲(chǔ)器的性能指標(biāo)一、衡量存儲(chǔ)器的性能指標(biāo) 主要有三個(gè)：主要有三個(gè)：容量、速度和成本容量、速度和成本 為了在一個(gè)存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面為了在一個(gè)存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面的指標(biāo)，目

2、前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存的指標(biāo)，目前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，其速度接近高速緩存的速度，系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而位成本則接近廉價(jià)其容量接近輔存的容量，而位成本則接近廉價(jià)慢速的輔存平均價(jià)格慢速的輔存平均價(jià)格。 5.1 5.1 存儲(chǔ)器概述存儲(chǔ)器概述3 1.1.層次化總體結(jié)構(gòu)層次化總體結(jié)構(gòu) 外部外部設(shè)備設(shè)備CPU芯片中芯片中主機(jī)系統(tǒng)中主機(jī)系統(tǒng)中CPU寄存器組Cache片內(nèi)片內(nèi)片

3、外片外內(nèi)部存儲(chǔ)器輔助存儲(chǔ)器二、層次化的存儲(chǔ)器體系結(jié)構(gòu)二、層次化的存儲(chǔ)器體系結(jié)構(gòu)4l優(yōu)點(diǎn)：優(yōu)點(diǎn)： (1) Cache的讀寫(xiě)速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高； (2) Cache的容量相對(duì)主存來(lái)說(shuō)并不是太大，所以整個(gè)存儲(chǔ)器系統(tǒng)的成本并沒(méi)有上升很多。 52.2.高速緩沖存儲(chǔ)器的結(jié)構(gòu)和基本工作原理高速緩沖存儲(chǔ)器的結(jié)構(gòu)和基本工作原理 CPU主存主存地址寄存器MA替 換控制部件主存-Cache地址變換機(jī) 構(gòu)Cache地址寄存器Cache存儲(chǔ)器地址總線(xiàn)數(shù)據(jù)總線(xiàn)不命中命中單字寬多字寬6三、存儲(chǔ)器的分類(lèi)三、存儲(chǔ)器的分類(lèi) 隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存儲(chǔ)器的種類(lèi)日益繁多，

4、分類(lèi)的方法也有很多種。可按存儲(chǔ)器的存儲(chǔ)介質(zhì)劃分，按存儲(chǔ)方式劃分，按存儲(chǔ)器在計(jì)算機(jī)中的作用劃分等。 將存儲(chǔ)器可分為： 主存儲(chǔ)器：主要采用的是半導(dǎo)體存儲(chǔ)器 外存儲(chǔ)器 789四、存儲(chǔ)器系統(tǒng)的通常結(jié)構(gòu)四、存儲(chǔ)器系統(tǒng)的通常結(jié)構(gòu) 在微機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部分，雖然存在微機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部分，雖然存儲(chǔ)器的種類(lèi)很多，但它們?cè)谙到y(tǒng)中的整體結(jié)構(gòu)及讀儲(chǔ)器的種類(lèi)很多，但它們?cè)谙到y(tǒng)中的整體結(jié)構(gòu)及讀/ /寫(xiě)的寫(xiě)的工作過(guò)程是基本相同的。一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)是工作過(guò)程是基本相同的。一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)是由以下幾部分組成。由以下幾部分組成。 1.1.存儲(chǔ)體存儲(chǔ)體 若要存放若要存放M M N

5、N個(gè)二進(jìn)制信息，就需要用個(gè)二進(jìn)制信息，就需要用M M N N個(gè)基本存儲(chǔ)個(gè)基本存儲(chǔ)單元，將它們按照一定的規(guī)則排列起來(lái)所構(gòu)成的陣列，稱(chēng)單元，將它們按照一定的規(guī)則排列起來(lái)所構(gòu)成的陣列，稱(chēng)為存儲(chǔ)體或存儲(chǔ)矩陣。為存儲(chǔ)體或存儲(chǔ)矩陣。( (基本存儲(chǔ)單元基本存儲(chǔ)單元 一個(gè)基本存儲(chǔ)單一個(gè)基本存儲(chǔ)單元可以存放以為以為二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的元可以存放以為以為二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互獨(dú)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改且相互獨(dú)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。變。) ) 10 ( (內(nèi)存條實(shí)際上是把若干個(gè)存儲(chǔ)芯片按照一定的邏輯關(guān)內(nèi)存條實(shí)際上是把若干個(gè)存儲(chǔ)芯片按照一定的邏輯關(guān)

6、系連接起來(lái)，高密度地安裝在對(duì)外有若干個(gè)引腳的印刷電系連接起來(lái)，高密度地安裝在對(duì)外有若干個(gè)引腳的印刷電路板上或密封在對(duì)外有若干引線(xiàn)的陶瓷或塑料管殼中。路板上或密封在對(duì)外有若干引線(xiàn)的陶瓷或塑料管殼中。) )2.2.地址選擇器地址選擇器 地址譯碼器的作用就是用來(lái)接受地址譯碼器的作用就是用來(lái)接受CPUCPU送來(lái)的地址信號(hào)送來(lái)的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀便對(duì)該單元進(jìn)行讀/ /寫(xiě)操作。寫(xiě)操作。 存儲(chǔ)器地址譯碼有兩種方式，通常稱(chēng)為存儲(chǔ)器地址譯碼有兩種方式，通常稱(chēng)為單譯碼單譯碼與與雙譯雙譯碼碼。 見(jiàn)半導(dǎo)體存儲(chǔ)器的

7、組成與譯碼圖見(jiàn)半導(dǎo)體存儲(chǔ)器的組成與譯碼圖11 3. 3. 片選與讀片選與讀/ /寫(xiě)控制電路寫(xiě)控制電路 片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，而讀片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，而讀/ /寫(xiě)控寫(xiě)控制電路則用來(lái)控制對(duì)芯片的讀制電路則用來(lái)控制對(duì)芯片的讀/ /寫(xiě)操作。寫(xiě)操作。 4.4. I/O I/O電路、其它外圍電路（如電路、其它外圍電路（如DRAMDRAM的刷新操作的刷新操作控制電路）、三態(tài)輸出緩沖器。控制電路）、三態(tài)輸出緩沖器。 125.2 5.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAMRAM 一、一、 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM”Static RAM”)(SRAM”Static RAM”) 1. 1. SR

8、AMSRAM基本存儲(chǔ)電路基本存儲(chǔ)電路 基本存儲(chǔ)單元是組成存儲(chǔ)器的基礎(chǔ)和核心，用基本存儲(chǔ)單元是組成存儲(chǔ)器的基礎(chǔ)和核心，用于存儲(chǔ)一位二進(jìn)制代碼于存儲(chǔ)一位二進(jìn)制代碼“0”或或“1”。靜態(tài)靜態(tài)RAMRAM的基的基本存儲(chǔ)單元是六管靜態(tài)存儲(chǔ)電路，它是由本存儲(chǔ)單元是六管靜態(tài)存儲(chǔ)電路，它是由6 6個(gè)個(gè)MOSMOS管管子組成的子組成的RSRS觸發(fā)器，表示了一個(gè)靜態(tài)觸發(fā)器，表示了一個(gè)靜態(tài)RAMRAM基本存儲(chǔ)電基本存儲(chǔ)電路的內(nèi)部組成。路的內(nèi)部組成。這個(gè)電路具有兩個(gè)穩(wěn)定狀態(tài)，是一這個(gè)電路具有兩個(gè)穩(wěn)定狀態(tài)，是一個(gè)雙穩(wěn)態(tài)觸發(fā)器個(gè)雙穩(wěn)態(tài)觸發(fā)器。如下圖所示如下圖所示13142. SRAMSRAM的優(yōu)缺點(diǎn)：的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)是：優(yōu)

9、點(diǎn)是： 不需要刷新電路，簡(jiǎn)化了外部控制邏輯電路。且比動(dòng)態(tài)RAM存取速度快，因而常作微機(jī)系統(tǒng)中的外部高速緩沖存儲(chǔ)器。缺點(diǎn)是：靜態(tài)RAM基本存儲(chǔ)電路MOS管較多，集成讀不高。電路中2個(gè)交叉耦合的管子總有一個(gè)處于導(dǎo)通狀態(tài)，就會(huì)持續(xù)地消耗功率，因此功耗較大。153 3. SRAM. SRAM芯片芯片 常用的靜態(tài)RAM芯片有2114、6116、6264、62256、62512、HM628128(128K8)、HM628512（512K8)等 Intel2114芯片是一個(gè)容量為1K4位(即10244位)的靜態(tài)RAM芯片,片內(nèi)共有4096個(gè)基本存儲(chǔ)電路，在10條地址線(xiàn)中，用A3A8 6條地址線(xiàn)作為行譯碼，產(chǎn)

10、生64條行選擇線(xiàn)；用A0A2與A9 4條地址線(xiàn)作為列譯碼，產(chǎn)生16條列選擇線(xiàn)，而每條列選擇線(xiàn)控制一組4位同時(shí)進(jìn)行讀或?qū)?，從而組成了6464的存儲(chǔ)單元矩陣。其引腳和內(nèi)部結(jié)構(gòu)圖如下：161718二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器( (DRAMDynamic RAMDRAMDynamic RAM )1.動(dòng)態(tài)RAM的工作原理動(dòng)態(tài)動(dòng)態(tài)RAMRAM芯片是以芯片是以MOSMOS管柵極電容管柵極電容是否充有電是否充有電荷來(lái)存儲(chǔ)信息的，其基本單元電路一般由四管、荷來(lái)存儲(chǔ)信息的，其基本單元電路一般由四管、三管或單管組成，它們各有優(yōu)缺點(diǎn)。由于它所需三管或單管組成，它們各有優(yōu)缺點(diǎn)。由于它所需要的管子較少，故可以擴(kuò)大

11、每片存儲(chǔ)器芯片的容要的管子較少，故可以擴(kuò)大每片存儲(chǔ)器芯片的容量，并且其功耗較低，所以在微機(jī)系統(tǒng)中，大多量，并且其功耗較低，所以在微機(jī)系統(tǒng)中，大多數(shù)采用動(dòng)態(tài)數(shù)采用動(dòng)態(tài)RAMRAM芯片。芯片。 以單管為例介紹其基本存儲(chǔ)電路工作原理。以單管為例介紹其基本存儲(chǔ)電路工作原理。19單管動(dòng)態(tài)存儲(chǔ)電路的狀態(tài)單管動(dòng)態(tài)存儲(chǔ)電路的狀態(tài)信息保存在電容信息保存在電容C C上，上，C C上充有上充有電荷表示信息電荷表示信息“1”“1”，C C上無(wú)電荷上無(wú)電荷表示信息表示信息“0”“0”。 寫(xiě)入時(shí)，使字寫(xiě)入時(shí)，使字( (即行即行) )選線(xiàn)選線(xiàn)上為高電平，上為高電平，Q Q管導(dǎo)通，待寫(xiě)管導(dǎo)通，待寫(xiě)入的信息由位線(xiàn)入的信息由位線(xiàn)

12、D D通過(guò)刷新放通過(guò)刷新放大器和大器和Q Q管存入電容管存入電容C C。 讀出時(shí)，同樣使字選線(xiàn)上讀出時(shí)，同樣使字選線(xiàn)上為高電平，為高電平，Q Q管導(dǎo)通，則存儲(chǔ)管導(dǎo)通，則存儲(chǔ)在在C C上的信息通過(guò)上的信息通過(guò)Q Q管送到管送到D D線(xiàn)線(xiàn)上，再通過(guò)放大，即可得到存上，再通過(guò)放大，即可得到存儲(chǔ)信息；并重寫(xiě)到存儲(chǔ)電容上。儲(chǔ)信息；并重寫(xiě)到存儲(chǔ)電容上。（字選線(xiàn)）（字選線(xiàn)）202. 動(dòng)態(tài)動(dòng)態(tài)RAM的刷新的刷新無(wú)論那種動(dòng)態(tài)無(wú)論那種動(dòng)態(tài)RAMRAM，都是利用電容都是利用電容存儲(chǔ)電荷存儲(chǔ)電荷的原的原理來(lái)保存信息的，由于電容會(huì)逐漸放電，經(jīng)過(guò)一段理來(lái)保存信息的，由于電容會(huì)逐漸放電，經(jīng)過(guò)一段時(shí)間后電容上電荷會(huì)流失貽盡，

13、信息也就丟失了。時(shí)間后電容上電荷會(huì)流失貽盡，信息也就丟失了。盡管每進(jìn)行一次讀盡管每進(jìn)行一次讀/ /寫(xiě)操作實(shí)際上是對(duì)單管動(dòng)態(tài)存儲(chǔ)寫(xiě)操作實(shí)際上是對(duì)單管動(dòng)態(tài)存儲(chǔ)電路信息的一次增強(qiáng)，但是讀電路信息的一次增強(qiáng)，但是讀/ /寫(xiě)操作的隨機(jī)性不可寫(xiě)操作的隨機(jī)性不可能保證在一定時(shí)間內(nèi)內(nèi)存中所有的動(dòng)態(tài)能保證在一定時(shí)間內(nèi)內(nèi)存中所有的動(dòng)態(tài)RAMRAM基本存儲(chǔ)基本存儲(chǔ)單元都會(huì)有讀單元都會(huì)有讀/ /寫(xiě)操作。所以，對(duì)動(dòng)態(tài)寫(xiě)操作。所以，對(duì)動(dòng)態(tài)RAMRAM必須定期必須定期不斷進(jìn)行讀出和寫(xiě)入操作，以使泄放的電荷受到補(bǔ)不斷進(jìn)行讀出和寫(xiě)入操作，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行充，也就是進(jìn)行定期刷新定期刷新。 刷新周期是隨溫度而變化

14、刷新周期是隨溫度而變化的，一般為的，一般為1100ms，典型的典型的刷新時(shí)間間隔為刷新時(shí)間間隔為2ms。213. 3. 動(dòng)態(tài)動(dòng)態(tài)RAMRAM芯片芯片 常用的動(dòng)態(tài)常用的動(dòng)態(tài)RAMRAM芯片有芯片有Intel 2116Intel 2116、4125641256（256K 256K 1)1)、4164(64K4164(64K 1)1)、2104021040(16M(16M 1)1)等等, ,大容大容量的有量的有16M16M 1616位、位、6464 4 4位位等。等。 以以21162116為例介紹芯片的結(jié)構(gòu)為例介紹芯片的結(jié)構(gòu) Intel 2116 Intel 2116是一個(gè)容量為是一個(gè)容量為1616

15、K K 1 1位位單管動(dòng)態(tài)單管動(dòng)態(tài)RAMRAM芯片芯片, ,需要需要1414條地址輸入線(xiàn)，但條地址輸入線(xiàn)，但21162116只有只有1616個(gè)引腳，個(gè)引腳，只用了只用了A A0 0 A A6 6 7 7條地址輸入線(xiàn)，數(shù)據(jù)輸入和輸出端是條地址輸入線(xiàn)，數(shù)據(jù)輸入和輸出端是分開(kāi)的，它們有各自的鎖存器。分開(kāi)的，它們有各自的鎖存器。22A A0 0 A A6 6地址輸入地址輸入WEWE寫(xiě)寫(xiě)( (或讀或讀) )允許允許CASCAS列地址選通列地址選通V VBBBB電源（電源（-5-5V V）RASRAS行地址選通行地址選通V VCCCC電源（電源（+5+5V V）D DININ數(shù)據(jù)輸入數(shù)據(jù)輸入V VDDDD

16、電源（電源（+12+12V V）D DOUTOUT數(shù)據(jù)輸出數(shù)據(jù)輸出V VSSSS地地23242116(16K K 1 1位位) )25三、新型三、新型DRAMDRAM存儲(chǔ)器存儲(chǔ)器 1 1EDO DRAMEDO DRAM EDO(Extended Data Out EDO(Extended Data Out擴(kuò)展數(shù)據(jù)輸出擴(kuò)展數(shù)據(jù)輸出DRAMDRAM），對(duì)），對(duì)DRAMDRAM的訪(fǎng)問(wèn)模式進(jìn)行一些改進(jìn)。的訪(fǎng)問(wèn)模式進(jìn)行一些改進(jìn)。EDO DRAMEDO DRAM可以在輸出數(shù)據(jù)的同時(shí)進(jìn)行下一個(gè)可以在輸出數(shù)據(jù)的同時(shí)進(jìn)行下一個(gè)列地址選通列地址選通, , 縮短內(nèi)存有效訪(fǎng)問(wèn)的時(shí)間?？s短內(nèi)存有效訪(fǎng)問(wèn)的時(shí)間。26三、新

17、型DRAM存儲(chǔ)器 2 2SDRAMSDRAM SDRAM SDRAM 的英文全稱(chēng)是的英文全稱(chēng)是“Synchronous DRAM”“Synchronous DRAM”，翻譯成中文就是翻譯成中文就是“擴(kuò)充數(shù)據(jù)輸出內(nèi)存擴(kuò)充數(shù)據(jù)輸出內(nèi)存”，采用同，采用同步的方式進(jìn)行存?。槐纫话悴降姆绞竭M(jìn)行存??；比一般DRAMDRAM和和EDO RAMEDO RAM速度都速度都快，它已經(jīng)逐漸成為快，它已經(jīng)逐漸成為PCPC機(jī)的標(biāo)準(zhǔn)內(nèi)存配置。機(jī)的標(biāo)準(zhǔn)內(nèi)存配置。 27三、新型DRAM存儲(chǔ)器 3 3DDRDDR（Double Data RateDouble Data Rate）內(nèi)存則采用數(shù)據(jù)讀）內(nèi)存則采用數(shù)據(jù)讀寫(xiě)速率作為命名

18、標(biāo)準(zhǔn)，并且在前面加上表示其寫(xiě)速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其DDRDDR代數(shù)的符號(hào)，代數(shù)的符號(hào)，PC-PC-即即DDRDDR，PC2=DDR2PC2=DDR2，PC3=DDR3PC3=DDR3。如如PC2700PC2700是是DDR333DDR333，其工作頻率是，其工作頻率是333/2=166MHz333/2=166MHz，27002700表示帶寬為表示帶寬為2.7G/s2.7G/s。 DDR DDR的讀寫(xiě)頻率從的讀寫(xiě)頻率從DDR200DDR200到到DDR400DDR400，DDR2DDR2從從DDR2-400DDR2-400到到DDR2-800DDR2-800，DDR3DDR3從從

19、DDR3-800DDR3-800到到DDR3-DDR3-16661666。285.3 5.3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROMROMROM有兩個(gè)顯著的優(yōu)點(diǎn)：有兩個(gè)顯著的優(yōu)點(diǎn)： (1) (1)結(jié)構(gòu)簡(jiǎn)單，位密度比結(jié)構(gòu)簡(jiǎn)單，位密度比RAMRAM高；高； (2) (2)具有非易失性，所以工作可靠。具有非易失性，所以工作可靠。 ROM ROM中的信息只能讀出，不能寫(xiě)入，所以只中的信息只能讀出，不能寫(xiě)入，所以只能用在不需要經(jīng)常對(duì)信息進(jìn)行修改和寫(xiě)入的地方。能用在不需要經(jīng)常對(duì)信息進(jìn)行修改和寫(xiě)入的地方。在計(jì)算機(jī)系統(tǒng)中，一般即有在計(jì)算機(jī)系統(tǒng)中，一般即有RAMRAM模塊，也有模塊，也有ROMROM模模塊。塊。ROM

20、ROM中常用來(lái)存放系統(tǒng)啟動(dòng)程序、監(jiān)控程序中常用來(lái)存放系統(tǒng)啟動(dòng)程序、監(jiān)控程序或某寫(xiě)語(yǔ)言的編譯程序等。或某寫(xiě)語(yǔ)言的編譯程序等。29一、一、ROMROM的工作原理和組成的工作原理和組成ROMROM的存儲(chǔ)元件如的存儲(chǔ)元件如左圖所示，它可以看左圖所示，它可以看作是一個(gè)作是一個(gè)單向?qū)ㄩ_(kāi)單向?qū)ㄩ_(kāi)關(guān)電路關(guān)電路。當(dāng)字線(xiàn)上加。當(dāng)字線(xiàn)上加有選中信號(hào)時(shí)，如果有選中信號(hào)時(shí)，如果電子電子開(kāi)關(guān)開(kāi)關(guān)S S是是斷開(kāi)斷開(kāi)的，的，位線(xiàn)位線(xiàn)D D上將輸出信息上將輸出信息1 1；如果如果S S是是接通接通的，則位的，則位線(xiàn)線(xiàn)D D經(jīng)經(jīng)Q Q接地，將輸出接地，將輸出信息信息0 0。3031二、二、ROMROM的分類(lèi)的分類(lèi)只讀存儲(chǔ)器按

21、寫(xiě)入信息的方式不同可分為以下幾只讀存儲(chǔ)器按寫(xiě)入信息的方式不同可分為以下幾種，現(xiàn)分別簡(jiǎn)要介紹。種，現(xiàn)分別簡(jiǎn)要介紹。1. 1. 掩膜型掩膜型ROMROM 掩膜型掩膜型ROMROM中的信息是由制造廠(chǎng)家對(duì)芯片圖形中的信息是由制造廠(chǎng)家對(duì)芯片圖形( (掩膜掩膜) )進(jìn)行二次光刻而制成，用戶(hù)不能修改芯片的內(nèi)容。掩膜進(jìn)行二次光刻而制成，用戶(hù)不能修改芯片的內(nèi)容。掩膜型型ROMROM通常采用通常采用MOSMOS工藝制作，其內(nèi)部存儲(chǔ)矩陣的結(jié)構(gòu)如工藝制作，其內(nèi)部存儲(chǔ)矩陣的結(jié)構(gòu)如前前1616 1 1位位ROMROM結(jié)構(gòu)圖所示。只適用于大批量生產(chǎn)，不適結(jié)構(gòu)圖所示。只適用于大批量生產(chǎn)，不適用用于科學(xué)研究。于科學(xué)研究。32掩

22、膜掩膜ROMROM引腿引腿信號(hào)比較簡(jiǎn)單，信號(hào)比較簡(jiǎn)單，只有只有1 1組地址輸組地址輸入引腿，入引腿，1 1組數(shù)組數(shù)據(jù)輸出引腿和據(jù)輸出引腿和1 1個(gè)片選端，個(gè)片選端，1 1個(gè)個(gè)芯片輸出允許芯片輸出允許端。端。 左圖表示了左圖表示了用用2 2片片2 2K K 8 8的的ROMROM組成的組成的1 1個(gè)個(gè)4 4K K 8 8存儲(chǔ)模塊，圖中存儲(chǔ)模塊，圖中省略了模塊選擇省略了模塊選擇譯碼器、總線(xiàn)驅(qū)譯碼器、總線(xiàn)驅(qū)動(dòng)器和鎖存器。動(dòng)器和鎖存器。332. 可編程的可編程的ROMROM（PROMPROM） 用戶(hù)在使用前可以根據(jù)自己的需要編制用戶(hù)在使用前可以根據(jù)自己的需要編制ROMROM中的程序。這種中的程序。這種

23、ROMROM一般由二極管矩陣組成，寫(xiě)一般由二極管矩陣組成，寫(xiě)入時(shí)，利用外部引腿輸入地址，對(duì)其中的二極管入時(shí)，利用外部引腿輸入地址，對(duì)其中的二極管進(jìn)行選擇，使某一些被燒斷，其余的保持原狀，進(jìn)行選擇，使某一些被燒斷，其余的保持原狀，這樣就完成了編程。由于二極管燒斷后，無(wú)法再這樣就完成了編程。由于二極管燒斷后，無(wú)法再接通，所以接通，所以PROMPROM只能只能一次編程一次編程。編程后，不能再。編程后，不能再修改。修改。 常見(jiàn)的常見(jiàn)的PROMPROM有有36283628、36323632等。等。343. 3. 可擦除、可編程的可擦除、可編程的ROM(EPROM)ROM(EPROM) EPROMEPRO

24、M的編程方法與的編程方法與PROMPROM不同。在不同。在EPROMEPROM中，信息中，信息的存儲(chǔ)是通過(guò)電荷分布來(lái)決定的，所以，編程過(guò)程就的存儲(chǔ)是通過(guò)電荷分布來(lái)決定的，所以，編程過(guò)程就是一個(gè)電荷注入過(guò)程。編程結(jié)束后，盡管撤除了電源，是一個(gè)電荷注入過(guò)程。編程結(jié)束后，盡管撤除了電源，但是，由于絕緣層的包圍，注入的電荷無(wú)法泄漏，因但是，由于絕緣層的包圍，注入的電荷無(wú)法泄漏，因此，電荷分布能維持不變，即此，電荷分布能維持不變，即EPROMEPROM也是一種非易失也是一種非易失性的存儲(chǔ)器件。性的存儲(chǔ)器件。 擦除方法擦除方法：利用專(zhuān)用的紫外線(xiàn)燈對(duì)準(zhǔn)芯片上的石：利用專(zhuān)用的紫外線(xiàn)燈對(duì)準(zhǔn)芯片上的石英窗口照射英

25、窗口照射3030分鐘左右，即可擦除原寫(xiě)入的信息。分鐘左右，即可擦除原寫(xiě)入的信息。 這種方法只能把存儲(chǔ)的信息全部擦除后再重新寫(xiě)這種方法只能把存儲(chǔ)的信息全部擦除后再重新寫(xiě)入，它不能只擦除個(gè)別單元或某幾位的信息，而且擦入，它不能只擦除個(gè)別單元或某幾位的信息，而且擦除的時(shí)間也很長(zhǎng)。除的時(shí)間也很長(zhǎng)。35EPROMEPROM芯片芯片常見(jiàn)的常見(jiàn)的EPROMEPROM芯片有芯片有2716(22716(2K K 8 8位位) )、2732(22732(2K K 8 8位位) ) 2764(82764(8K K 8 8位位) )、2712827128(16(16K K 8 8位位) )、2725627256(32

26、(32K K 8 8位位) )、2751227512(64(64K K 8 8位位) )等；等；以以Intel 2764Intel 2764為例，對(duì)為例，對(duì)EPROMEPROM的的性能和工作方式作一個(gè)簡(jiǎn)單的了解。性能和工作方式作一個(gè)簡(jiǎn)單的了解。 2764 2764 EPROMEPROM芯片的容量為芯片的容量為8 8K K 8 8位位。如圖所示如圖所示36 共有共有2828個(gè)引腳，其中個(gè)引腳，其中有有1313條地址引腿條地址引腿( (A A0 0-A-A1212),8),8條數(shù)條數(shù) 據(jù)引腿據(jù)引腿( (D D0 0-D-D7 7) )，2 2個(gè)電壓輸入端個(gè)電壓輸入端V VPPPP和和A Acccc

27、，1 1個(gè)芯片允許個(gè)芯片允許端端CECE，1 1個(gè)輸出允許端個(gè)輸出允許端OEOE，1 1個(gè)編程控制端個(gè)編程控制端PGM PGM ，1 1個(gè)地端個(gè)地端及及1 1個(gè)引腳未用個(gè)引腳未用OE372.Intel 27642.Intel 2764的工作方式的工作方式 信號(hào)信號(hào)端端工作方式工作方式VccVccVppVppCECEOEOEPGMPGMD D7 7 D D0 0讀方式讀方式+5+5V V+5+5V V低低低低低低輸出輸出編程方式編程方式+5+5V V+25+25V V高高高高正脈沖正脈沖 輸入輸入校驗(yàn)方式校驗(yàn)方式+5+5V V+25+25V V低低低低低低輸出輸出備用方式備用方式+5+5V V+

28、5+5V V 無(wú)關(guān)無(wú)關(guān) 無(wú)關(guān)無(wú)關(guān)高高高阻高阻384. 4. 可用電擦除的、可編程的可用電擦除的、可編程的ROM(EROM(E2 2PROM)PROM) 這種存儲(chǔ)器解決了上述問(wèn)題。當(dāng)需要改寫(xiě)某存這種存儲(chǔ)器解決了上述問(wèn)題。當(dāng)需要改寫(xiě)某存儲(chǔ)單元的信息時(shí)，只要讓電流通入該存儲(chǔ)單元，就儲(chǔ)單元的信息時(shí)，只要讓電流通入該存儲(chǔ)單元，就可以將其中的信息擦除并重新寫(xiě)入信息，而其余未可以將其中的信息擦除并重新寫(xiě)入信息，而其余未通入電流的存儲(chǔ)單元的信息仍然保留。用這種方法通入電流的存儲(chǔ)單元的信息仍然保留。用這種方法改寫(xiě)數(shù)萬(wàn)次，只需要改寫(xiě)數(shù)萬(wàn)次，只需要0.10.1s-0.6ss-0.6s，信息的存儲(chǔ)時(shí)間信息的存儲(chǔ)時(shí)間可

29、達(dá)十余年之久，這給需要經(jīng)常修改程序和參數(shù)的可達(dá)十余年之久，這給需要經(jīng)常修改程序和參數(shù)的應(yīng)用領(lǐng)域帶來(lái)極大的方便。應(yīng)用領(lǐng)域帶來(lái)極大的方便。 常見(jiàn)的常見(jiàn)的EEPROMEEPROM芯片有芯片有28162816、28172817(2K(2K 8 8位位) )等。等。 395. 閃爍存儲(chǔ)器閃爍存儲(chǔ)器 目前主板上的目前主板上的BIOSBIOS大多使用大多使用Flash MemoryFlash Memory制造，翻譯成中文就是制造，翻譯成中文就是“閃動(dòng)的存儲(chǔ)器閃動(dòng)的存儲(chǔ)器”，通，通常把它稱(chēng)作常把它稱(chēng)作“快閃存儲(chǔ)器快閃存儲(chǔ)器”，簡(jiǎn)稱(chēng)，簡(jiǎn)稱(chēng)“閃存閃存”。這種存儲(chǔ)器可以直接通過(guò)調(diào)節(jié)主板上的電壓來(lái)這種存儲(chǔ)器可以直接通

30、過(guò)調(diào)節(jié)主板上的電壓來(lái)對(duì)對(duì)BIOSBIOS進(jìn)行升級(jí)操作。進(jìn)行升級(jí)操作。 常見(jiàn)的常見(jiàn)的Flash ROMFlash ROM芯片代表產(chǎn)品有芯片代表產(chǎn)品有28F28F系列系列和和2929系列等，如系列等，如28F02028F020、2828F040F040、2 29C0409C040等。等。 405.4 5.4 存儲(chǔ)器存儲(chǔ)器芯片與芯片與CPU的連接的連接本節(jié)主要解決兩個(gè)問(wèn)題：本節(jié)主要解決兩個(gè)問(wèn)題： 一個(gè)是存儲(chǔ)器容量擴(kuò)充問(wèn)題，即如一個(gè)是存儲(chǔ)器容量擴(kuò)充問(wèn)題，即如何用容量較小、字長(zhǎng)較短的存儲(chǔ)芯片，何用容量較小、字長(zhǎng)較短的存儲(chǔ)芯片，組成微機(jī)系統(tǒng)所需的存儲(chǔ)器。組成微機(jī)系統(tǒng)所需的存儲(chǔ)器。 二是存儲(chǔ)器與二是存儲(chǔ)器與

31、CPU的連接方法與應(yīng)的連接方法與應(yīng)注意的問(wèn)題。注意的問(wèn)題。41一、一、 存儲(chǔ)器芯片的擴(kuò)充存儲(chǔ)器芯片的擴(kuò)充1.1.位擴(kuò)展位擴(kuò)展 用一位或用一位或4 4位的存儲(chǔ)芯片構(gòu)成位的存儲(chǔ)芯片構(gòu)成8 8位的存儲(chǔ)器，可位的存儲(chǔ)器，可采用采用位并聯(lián)位并聯(lián)的方法。的方法。 在連接時(shí)，各芯片的數(shù)據(jù)線(xiàn)分別接到數(shù)據(jù)總線(xiàn)在連接時(shí)，各芯片的數(shù)據(jù)線(xiàn)分別接到數(shù)據(jù)總線(xiàn)的各位，而將地址線(xiàn)、片選的各位，而將地址線(xiàn)、片選CSCS及讀及讀/ /寫(xiě)控制線(xiàn)相應(yīng)寫(xiě)控制線(xiàn)相應(yīng)并并聯(lián)在一起。聯(lián)在一起。 例如：用例如：用8 8片片2 2K K 1 1位的芯片組成容量為位的芯片組成容量為2 2K K 8 8位位的存儲(chǔ)器。連接示意圖見(jiàn)圖的存儲(chǔ)器。連接示意

32、圖見(jiàn)圖a a4243例如：用例如：用2 2片片1 1K K 4 4位的芯片組成位的芯片組成1 1K K 8 8位的存儲(chǔ)器位的存儲(chǔ)器442. 2. 字?jǐn)U展字?jǐn)U展當(dāng)擴(kuò)充容量（即字?jǐn)U展）時(shí)，采用當(dāng)擴(kuò)充容量（即字?jǐn)U展）時(shí)，采用地址串聯(lián)地址串聯(lián)的方法。此擴(kuò)充方法是僅在字向擴(kuò)充，而位數(shù)不的方法。此擴(kuò)充方法是僅在字向擴(kuò)充，而位數(shù)不變，因此將變，因此將芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀/寫(xiě)控制線(xiàn)寫(xiě)控制線(xiàn)并聯(lián)，并聯(lián)，而由而由片選信號(hào)片選信號(hào)來(lái)區(qū)分來(lái)區(qū)分各片地址各片地址，故片選信，故片選信號(hào)端連接到片選譯碼器的輸出端。也就是將存儲(chǔ)號(hào)端連接到片選譯碼器的輸出端。也就是將存儲(chǔ)器高位地址譯碼產(chǎn)生若干不同片

33、選信號(hào)，對(duì)存儲(chǔ)器高位地址譯碼產(chǎn)生若干不同片選信號(hào)，對(duì)存儲(chǔ)器芯片進(jìn)行片選。低位地址線(xiàn)直接送往各芯片，器芯片進(jìn)行片選。低位地址線(xiàn)直接送往各芯片，以選擇片內(nèi)的某個(gè)單元。以選擇片內(nèi)的某個(gè)單元。45例如： 用用1616K K 8 8位的存儲(chǔ)器芯片組成位的存儲(chǔ)器芯片組成6464K K 8 8位存儲(chǔ)器，位存儲(chǔ)器，則需要?jiǎng)t需要4 4片芯片。地址分配如下表所示。其連接片芯片。地址分配如下表所示。其連接線(xiàn)路如下圖所示。線(xiàn)路如下圖所示。A A15 15 A A14 14 A A13 13 A A0 0容量容量芯片號(hào)芯片號(hào)0 0 0 0 16K第第1 1芯片芯片0 1 0 1 16K第第2 2芯片芯片1 0 1 0

34、16K第第3 3芯片芯片1 1 1 1 16K第第4 4芯片芯片46473. 3. 字、位同時(shí)擴(kuò)展字、位同時(shí)擴(kuò)展當(dāng)存儲(chǔ)器芯片的字?jǐn)?shù)和位數(shù)都不能滿(mǎn)足系統(tǒng)當(dāng)存儲(chǔ)器芯片的字?jǐn)?shù)和位數(shù)都不能滿(mǎn)足系統(tǒng)存儲(chǔ)要求時(shí)，需要進(jìn)行字和位同時(shí)擴(kuò)展。存儲(chǔ)要求時(shí)，需要進(jìn)行字和位同時(shí)擴(kuò)展。 方法一般是先進(jìn)行位擴(kuò)展，構(gòu)成字長(zhǎng)滿(mǎn)足要方法一般是先進(jìn)行位擴(kuò)展，構(gòu)成字長(zhǎng)滿(mǎn)足要求的芯片組，然后再用若干個(gè)這樣的芯片組進(jìn)行求的芯片組，然后再用若干個(gè)這樣的芯片組進(jìn)行字?jǐn)U展，使總?cè)萘繚M(mǎn)足要求。字?jǐn)U展，使總?cè)萘繚M(mǎn)足要求。圖示是用2114（1K 4 4位）芯片組成位）芯片組成2K2K 8 8存存儲(chǔ)器的擴(kuò)展連接圖。儲(chǔ)器的擴(kuò)展連接圖。48兩組存儲(chǔ)器的

35、地址分配：兩組存儲(chǔ)器的地址分配： 第一組第一組 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二組第二組 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 1 0 0, 0 0 0 0, 0 0 0 0 0400 h 0 0 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 07FF h49二、存儲(chǔ)器與二、存儲(chǔ)器與CPUCPU的連接的連接1存儲(chǔ)器與存儲(chǔ)器與CPU連接時(shí)要考慮的問(wèn)題連接時(shí)要考慮的

36、問(wèn)題 存儲(chǔ)器與存儲(chǔ)器與CPUCPU連接時(shí)，原則上可以將存儲(chǔ)器的地連接時(shí)，原則上可以將存儲(chǔ)器的地址線(xiàn)、數(shù)據(jù)線(xiàn)與控制信號(hào)線(xiàn)分別接到址線(xiàn)、數(shù)據(jù)線(xiàn)與控制信號(hào)線(xiàn)分別接到CPUCPU的地址總線(xiàn)、的地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和控制總線(xiàn)上去。但是在實(shí)際應(yīng)用中，有一數(shù)據(jù)總線(xiàn)和控制總線(xiàn)上去。但是在實(shí)際應(yīng)用中，有一些問(wèn)題必須加以考慮。些問(wèn)題必須加以考慮。（1 1）CPUCPU總線(xiàn)的負(fù)載能力總線(xiàn)的負(fù)載能力 通常通常CPUCPU外部總線(xiàn)的負(fù)載能力是外部總線(xiàn)的負(fù)載能力是1 1個(gè)個(gè)TTLTTL器件或器件或2020個(gè)個(gè)MOSMOS器件器件，當(dāng)總線(xiàn)上掛接的器件數(shù)量超過(guò)時(shí)，就應(yīng)，當(dāng)總線(xiàn)上掛接的器件數(shù)量超過(guò)時(shí)，就應(yīng)增加總線(xiàn)的驅(qū)動(dòng)能力；通常

37、采用加增加總線(xiàn)的驅(qū)動(dòng)能力；通常采用加緩沖器或總線(xiàn)驅(qū)動(dòng)緩沖器或總線(xiàn)驅(qū)動(dòng)器器方法來(lái)實(shí)現(xiàn)。方法來(lái)實(shí)現(xiàn)。50（2 2）各種信號(hào)線(xiàn)的配合與連接）各種信號(hào)線(xiàn)的配合與連接通常，由于通常，由于CPUCPU的各種信號(hào)要求與存儲(chǔ)器的各種信的各種信號(hào)要求與存儲(chǔ)器的各種信號(hào)要求有所不同，往往要配合以必要的輔助電路。號(hào)要求有所不同，往往要配合以必要的輔助電路。 數(shù)據(jù)線(xiàn)：數(shù)據(jù)線(xiàn)：數(shù)據(jù)傳送一般是雙向的。存儲(chǔ)器芯片的數(shù)數(shù)據(jù)傳送一般是雙向的。存儲(chǔ)器芯片的數(shù)據(jù)線(xiàn)有輸入輸出據(jù)線(xiàn)有輸入輸出共用共用的（如的（如21142114靜態(tài)靜態(tài)RAMRAM）和和分開(kāi)分開(kāi)的的（21162116動(dòng)態(tài)動(dòng)態(tài)RAMRAM）兩種結(jié)構(gòu)。對(duì)于兩種結(jié)構(gòu)。對(duì)于共用

38、共用的數(shù)據(jù)線(xiàn)，由于的數(shù)據(jù)線(xiàn)，由于芯片內(nèi)部有三態(tài)驅(qū)動(dòng)器，故它可以芯片內(nèi)部有三態(tài)驅(qū)動(dòng)器，故它可以直接與直接與CPUCPU數(shù)據(jù)總線(xiàn)數(shù)據(jù)總線(xiàn)連接連接。而輸入線(xiàn)與輸出線(xiàn)。而輸入線(xiàn)與輸出線(xiàn)分開(kāi)分開(kāi)的芯片，則要的芯片，則要外加三態(tài)外加三態(tài)門(mén)門(mén)，才能與，才能與CPUCPU數(shù)據(jù)總線(xiàn)連接，數(shù)據(jù)總線(xiàn)連接，如圖所示如圖所示。51地址線(xiàn)：地址線(xiàn)：存儲(chǔ)器的地址線(xiàn)一般可以直接接到存儲(chǔ)器的地址線(xiàn)一般可以直接接到CPUCPU的地址總線(xiàn)。而大容量的動(dòng)態(tài)的地址總線(xiàn)。而大容量的動(dòng)態(tài)RAMRAM，為了減少為了減少引線(xiàn)數(shù)目，往往采用分時(shí)輸入的方式，這時(shí)，需引線(xiàn)數(shù)目，往往采用分時(shí)輸入的方式，這時(shí)，需在在CPUCPU與存儲(chǔ)器芯片之間加上多路

39、轉(zhuǎn)換開(kāi)關(guān)，用與存儲(chǔ)器芯片之間加上多路轉(zhuǎn)換開(kāi)關(guān)，用CASCAS與與RASRAS分別將地址的高位與低位送入存儲(chǔ)器。分別將地址的高位與低位送入存儲(chǔ)器。 控制線(xiàn)：控制線(xiàn)：CPUCPU通過(guò)控制線(xiàn)送出命令，以控制存通過(guò)控制線(xiàn)送出命令，以控制存儲(chǔ)器的讀寫(xiě)操作，以及送出片選信號(hào)、定時(shí)信號(hào)儲(chǔ)器的讀寫(xiě)操作，以及送出片選信號(hào)、定時(shí)信號(hào)等。等。52 CPUCPU在取指和執(zhí)行存儲(chǔ)器讀寫(xiě)操作時(shí)，其時(shí)序是固在取指和執(zhí)行存儲(chǔ)器讀寫(xiě)操作時(shí)，其時(shí)序是固定的，由此來(lái)選擇存儲(chǔ)器存取速度。對(duì)速度較慢的存定的，由此來(lái)選擇存儲(chǔ)器存取速度。對(duì)速度較慢的存儲(chǔ)器，需要增加等待周期儲(chǔ)器，需要增加等待周期TwTw，以滿(mǎn)足快速以滿(mǎn)足快速CPUCPU要

40、求。要求。（4 4）存儲(chǔ)器的地址分配和片選信號(hào)的產(chǎn)生（譯碼電路）存儲(chǔ)器的地址分配和片選信號(hào)的產(chǎn)生（譯碼電路） 內(nèi)存包括內(nèi)存包括RAMRAM和和ROMROM兩大部分，而兩大部分，而RAMRAM又分為系統(tǒng)區(qū)又分為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶(hù)區(qū)，（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶(hù)區(qū)，這就需要對(duì)存儲(chǔ)器地址進(jìn)行合理的分配。此外，由于這就需要對(duì)存儲(chǔ)器地址進(jìn)行合理的分配。此外，由于目前生產(chǎn)的存儲(chǔ)器芯片，其單片存儲(chǔ)容量有限，需要目前生產(chǎn)的存儲(chǔ)器芯片，其單片存儲(chǔ)容量有限，需要若干片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)器，故要求正確若干片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)器，故要求正確解決芯片的片選

41、信號(hào)。解決芯片的片選信號(hào)。 （3 3）CPUCPU的時(shí)序與存儲(chǔ)器的存取速度之間的匹配的時(shí)序與存儲(chǔ)器的存取速度之間的匹配53微機(jī)存儲(chǔ)器系統(tǒng)中實(shí)現(xiàn)片選的控制方式有微機(jī)存儲(chǔ)器系統(tǒng)中實(shí)現(xiàn)片選的控制方式有3 3種：種：全譯碼方式、部分譯碼方式和線(xiàn)選方式全譯碼方式、部分譯碼方式和線(xiàn)選方式。 (1)(1)全譯碼方式全譯碼方式 全譯碼方式的存儲(chǔ)器譯碼電路中，地址總線(xiàn)全譯碼方式的存儲(chǔ)器譯碼電路中，地址總線(xiàn)的的全部全部高位地址線(xiàn)高位地址線(xiàn)均均參與片選譯碼控制參與片選譯碼控制，這樣，這樣，存儲(chǔ)器中任一存儲(chǔ)單元都有存儲(chǔ)器中任一存儲(chǔ)單元都有唯一唯一的確定地址。的確定地址。 2存儲(chǔ)器的片選譯碼方法存儲(chǔ)器的片選譯碼方法54

42、 例如：用例如：用4 4片片6251262512(64K(64K 8)8)組成組成256256K K 8 8位存位存儲(chǔ)器（即儲(chǔ)器（即128K128K字字）。）。 由于高位地址總線(xiàn)由于高位地址總線(xiàn)A A1717AA1919全部參與譯碼，全部參與譯碼，產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)，這種片選產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)，這種片選控制就是全譯碼方式。控制就是全譯碼方式。5556(2) (2) 部分譯碼方式部分譯碼方式部分譯碼方式的存儲(chǔ)器譯碼電路中，地址部分譯碼方式的存儲(chǔ)器譯碼電路中，地址總線(xiàn)的總線(xiàn)的某幾位某幾位（不是全部）（不是全部）高位高位地址總線(xiàn)經(jīng)過(guò)地址總線(xiàn)經(jīng)過(guò)譯碼作為片選控制，此時(shí)存儲(chǔ)器系統(tǒng)中譯碼作為片選控制，此時(shí)存儲(chǔ)器系統(tǒng)中每個(gè)存每個(gè)存儲(chǔ)單元儲(chǔ)單元都會(huì)對(duì)應(yīng)都會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)地址多個(gè)存儲(chǔ)地址，即出現(xiàn)，即出現(xiàn)