時(shí)序邏輯路分析

1、1 時(shí)序邏輯電路時(shí)序邏輯電路 - -分析分析 21 概概 述述組合邏輯電路：組合邏輯電路：如譯碼器，全加器，數(shù)據(jù)如譯碼器，全加器，數(shù)據(jù)選擇器選擇器時(shí)序邏輯電路：時(shí)序邏輯電路：（簡(jiǎn)稱(chēng)時(shí)序電路）任意時(shí)（簡(jiǎn)稱(chēng)時(shí)序電路）任意時(shí)刻的輸出信號(hào)不僅取決于該時(shí)刻的輸入信刻的輸出信號(hào)不僅取決于該時(shí)刻的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，即與號(hào)，而且還取決于電路原來(lái)的狀態(tài)，即與以前的輸入信號(hào)有關(guān)。以前的輸入信號(hào)有關(guān)。 如如觸發(fā)器，寄存器，計(jì)數(shù)器和移位寄存器觸發(fā)器，寄存器，計(jì)數(shù)器和移位寄存器等等3反饋反饋輸出方程輸出方程驅(qū)動(dòng)方程驅(qū)動(dòng)方程狀態(tài)方程狀態(tài)方程4同步時(shí)序電路同步時(shí)序電路：所有存儲(chǔ)電路中存儲(chǔ)單元狀態(tài)的變化所

2、有存儲(chǔ)電路中存儲(chǔ)單元狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的。都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的。異步時(shí)序電路異步時(shí)序電路：存儲(chǔ)單元狀態(tài)的變化不是同時(shí)發(fā)生的。存儲(chǔ)單元狀態(tài)的變化不是同時(shí)發(fā)生的。可能有公共的時(shí)鐘信號(hào)，也可能沒(méi)有公共的時(shí)鐘信號(hào)。可能有公共的時(shí)鐘信號(hào)，也可能沒(méi)有公共的時(shí)鐘信號(hào)。米利（米利（mealy）型電路）型電路：某時(shí)刻的輸出是該時(shí)刻的輸某時(shí)刻的輸出是該時(shí)刻的輸入和電路狀態(tài)的函數(shù)入和電路狀態(tài)的函數(shù)穆?tīng)枺聽(tīng)枺╩oore）型電路）型電路：某時(shí)刻的輸出僅是該時(shí)刻電：某時(shí)刻的輸出僅是該時(shí)刻電路狀態(tài)的函數(shù)，與該時(shí)刻的輸入無(wú)關(guān)，如同步計(jì)數(shù)器。路狀態(tài)的函數(shù)，與該時(shí)刻的輸入無(wú)關(guān)，如同步計(jì)數(shù)器

3、。（*cp不是輸入）不是輸入）52 時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析根據(jù)其邏輯圖分析出該電路實(shí)現(xiàn)的功能根據(jù)其邏輯圖分析出該電路實(shí)現(xiàn)的功能分析步驟分析步驟1、從給定的邏輯圖中寫(xiě)出每個(gè)觸發(fā)器的驅(qū)動(dòng)、從給定的邏輯圖中寫(xiě)出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（即寫(xiě)出存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)方程（即寫(xiě)出存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯表達(dá)式）；的邏輯表達(dá)式）；2、將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得出、將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程；每個(gè)觸發(fā)器的狀態(tài)方程；3、根據(jù)邏輯電路寫(xiě)出電路的輸出方程；、根據(jù)邏輯電路寫(xiě)出電路的輸出方程；4、畫(huà)狀態(tài)轉(zhuǎn)換表、畫(huà)狀態(tài)轉(zhuǎn)換表 / 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖 /

4、時(shí)序圖。時(shí)序圖。6同步同步nnnqkqjq178異步異步q0下降沿下降沿93 寄存器寄存器時(shí)時(shí) 序序邏輯電路邏輯電路寄存器和移位寄存器寄存器和移位寄存器計(jì)數(shù)器計(jì)數(shù)器10q3q2q1q0&qqdqqdqqdqqda0a1a2a3clr取數(shù)取數(shù)脈沖脈沖接收接收脈沖脈沖( cp )寄存器：寄存器：存放多位二值代碼。存放多位二值代碼。每個(gè)觸發(fā)器存放一位二進(jìn)制數(shù)或一個(gè)邏輯變量，由每個(gè)觸發(fā)器存放一位二進(jìn)制數(shù)或一個(gè)邏輯變量，由n個(gè)觸個(gè)觸發(fā)器構(gòu)成的寄存器可存放發(fā)器構(gòu)成的寄存器可存放n位二進(jìn)制數(shù)或位二進(jìn)制數(shù)或n個(gè)邏輯變量的值。個(gè)邏輯變量的值。四位寄存器四位寄存器寄存器寄存器11四位寄存器四位寄存器121

5、 2 3 45 6 7109814 13 12 111516171819201q 1d 2d 2q 3q 3d 4d 4q gnd輸出輸出控制控制時(shí)鐘時(shí)鐘vcc5d6d7d8d5q6q7q8q7 4 l s 3 7 4低電平低電平有效有效正邊沿正邊沿觸發(fā)觸發(fā)八八d寄存器寄存器 ：三態(tài)輸出：三態(tài)輸出共輸出控制共輸出控制共時(shí)鐘共時(shí)鐘13移位寄存器移位寄存器 所謂所謂“移位移位”，就是將寄存器所存各位數(shù)據(jù)，就是將寄存器所存各位數(shù)據(jù)，在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向根據(jù)移位方向，常把它分成三種：，常把它分成三種：寄存器寄存器左移左移(

6、a)寄存器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c)14101115sdqq dqq dqq dqq d&a0a1a2a3rdclrload移位移位脈沖脈沖cp0串行串行輸出輸出數(shù)數(shù) 據(jù)據(jù) 預(yù)預(yù) 置置 3210存數(shù)存數(shù)脈沖脈沖清零清零脈沖脈沖四位并入四位并入 - 串出的左移寄存器串出的左移寄存器16r右移串行輸入右移串行輸入l左移串行輸入左移串行輸入a、b、c、d并行輸入并行輸入vccqaqbqcqds1s0cpqaqbqcqdcp s1s0clrldcbarabcdrlclrgnd74ls19415161413121110912345678011110 00 11 01

7、1直接清零直接清零保保 持持右移右移(從從qa向向qd移動(dòng)移動(dòng))左移左移(從從qd向向qa移動(dòng)移動(dòng))并行輸入并行輸入 clrcps1 s0功功 能能 17&g1s0s1cp1qa1qb1qc1qd1s0s1cp2qa2qb2qc2qd2r1r2a1b1c1d1a2b2c2d2d0d1d2d3d4d5d6+5v+5vcp啟動(dòng)啟動(dòng)脈沖脈沖移位移位脈沖脈沖&g2串行輸出串行輸出并行輸入并行輸入74ls194 (1)74ls194 (2)例：例：數(shù)據(jù)傳送方式變換電路數(shù)據(jù)傳送方式變換電路18寄存器各輸出端狀態(tài)寄存器各輸出端狀態(tài)qa1qb1qc1qd1qa2qb2qc2 qd2寄存器工作方

8、式寄存器工作方式0 d0 d1 d2 d3 d4 d5 d6 1 0 d0 d1 d2 d3 d4 d5 1 1 0 d0 d1 d2 d3 d4 1 1 1 0 d0 d1 d2 d3 1 1 1 1 0 d0 d1 d2 1 1 1 1 1 0 d0 d1 1 1 1 1 1 1 0 d0 cp并行輸入并行輸入 ( s1s0=11)并行輸入并行輸入 ( s1s0=11)右移右移 ( s1s0=01)右移右移 ( s1s0=01)右移右移 ( s1s0=01)右移右移 ( s1s0=01)右移右移 ( s1s0=01)在電路中，在電路中，“右移輸入右移輸入”端接端接 5v。19集成移位寄存器

9、簡(jiǎn)介集成移位寄存器簡(jiǎn)介并行輸入并行輸出并行輸入并行輸出 ( 雙向雙向 )74ls194、74ls198、74ls299等等并行輸入串行輸出并行輸入串行輸出 74ls165、74ls166等等串行輸入并行輸出串行輸入并行輸出 74ls164等等串行輸入串行輸出串行輸入串行輸出 74ls91等等204 計(jì)數(shù)器計(jì)數(shù)器4.1 計(jì)數(shù)器的功能和分類(lèi)計(jì)數(shù)器的功能和分類(lèi)1. 計(jì)數(shù)器的作用計(jì)數(shù)器的作用記憶輸入脈沖的個(gè)數(shù)；用于定時(shí)、分頻、產(chǎn)生記憶輸入脈沖的個(gè)數(shù)；用于定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。2. 計(jì)數(shù)器的分類(lèi)計(jì)數(shù)器的分類(lèi)按工作方式分：按工作方式分：同步計(jì)數(shù)器和異步計(jì)數(shù)

10、器。同步計(jì)數(shù)器和異步計(jì)數(shù)器。按功能分：按功能分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按計(jì)數(shù)器的計(jì)數(shù)容量按計(jì)數(shù)器的計(jì)數(shù)容量(或稱(chēng)模數(shù)或稱(chēng)模數(shù))來(lái)分：來(lái)分：各種不同的各種不同的計(jì)數(shù)器，如二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二十計(jì)數(shù)器，如二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二十進(jìn)制計(jì)數(shù)器等等。進(jìn)制計(jì)數(shù)器等等。214.2 異步計(jì)數(shù)器異步計(jì)數(shù)器異步計(jì)數(shù)器的特點(diǎn)：異步計(jì)數(shù)器的特點(diǎn)：在異步計(jì)數(shù)器內(nèi)部，有的在異步計(jì)數(shù)器內(nèi)部，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖

11、，脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱(chēng)為一，故被稱(chēng)為“ 異步計(jì)數(shù)器異步計(jì)數(shù)器 ”。有異步二進(jìn)制計(jì)數(shù)器和異步十進(jìn)制計(jì)數(shù)器，常用有異步二進(jìn)制計(jì)數(shù)器和異步十進(jìn)制計(jì)數(shù)器，常用的異步二進(jìn)制計(jì)數(shù)器有的異步二進(jìn)制計(jì)數(shù)器有4位、位、7位、位、12和和14位。位。 22nnnnqqkqjq1加法加法分頻分頻23減法減法簡(jiǎn)單，速度慢。簡(jiǎn)單，速度慢。pdcntf1max244.3 同步計(jì)數(shù)器同步計(jì)數(shù)器同步計(jì)數(shù)器的特點(diǎn)：同步計(jì)數(shù)器的特點(diǎn)：在同步計(jì)數(shù)器內(nèi)部，各個(gè)觸發(fā)器都受在同步計(jì)數(shù)器內(nèi)部，各個(gè)觸發(fā)器都受同一時(shí)鐘脈沖同一時(shí)鐘脈沖輸入計(jì)數(shù)脈沖的控制，因此，它們狀態(tài)的更輸入計(jì)數(shù)

12、脈沖的控制，因此，它們狀態(tài)的更新幾乎是同時(shí)的，故被稱(chēng)為新幾乎是同時(shí)的，故被稱(chēng)為 “ 同步計(jì)數(shù)器同步計(jì)數(shù)器 ”。二進(jìn)制加法運(yùn)算規(guī)則：二進(jìn)制加法運(yùn)算規(guī)則：對(duì)一個(gè)多位二進(jìn)制而言，對(duì)一個(gè)多位二進(jìn)制而言，最低位每次加最低位每次加1都改變狀態(tài)，而第都改變狀態(tài)，而第i位（除最低位位（除最低位外）僅有當(dāng)以下各位皆為外）僅有當(dāng)以下各位皆為1時(shí)才改變狀態(tài)時(shí)才改變狀態(tài)25nnnqkqjq1pdgpdcttf1max26多功能計(jì)數(shù)器多功能計(jì)數(shù)器2710010000用模用模16構(gòu)成模構(gòu)成模1028半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息（或稱(chēng)為二值的數(shù)據(jù)）的半值信息（或稱(chēng)為二值的數(shù)據(jù)）的半導(dǎo)體器件。導(dǎo)體器件。 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（random access memory, ram） 只讀存儲(chǔ)器（只讀存儲(chǔ)器（read only memory, rom）29可編程