第6章 微處理器讀寫引腳

1、 8086/88 CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 6.1引腳及其功能引腳及其功能 6.28086/88CPU子系統(tǒng)的基本配置子系統(tǒng)的基本配置 6.3 總線工作時序總線工作時序 附附 微機系統(tǒng)總線微機系統(tǒng)總線第六章INTEL 8086/88微處理器n教學重點n 最小模式下的基本引腳和總線形成最小模式下的基本引腳和總線形成n 最小模式下的總線時序最小模式下的總線時序8086/8088微處理器微處理器由由Intel公司于公司于1978年開發(fā)（年開發(fā)（第三代第三代CPU芯片芯片），），1981年被年被IBM公司公司在在IBMPC、PC/XT系列微機中全面采用，并將其技術公開，使系列微機中全面采用，并將其技

2、術公開，使PC機得到迅速發(fā)展和普及應用。機得到迅速發(fā)展和普及應用。40引腳引腳雙列直插式雙列直插式芯片，采用單芯片，采用單5V工作電源，標稱工作頻率工作電源，標稱工作頻率5MHZ（時鐘周期（時鐘周期T200ns），在），在PC機中實際采用機中實際采用4.77MHZ（時鐘周期（時鐘周期T210ns）。它們有）。它們有兩種兩種工作模式，提供工作模式，提供20位地址線，內(nèi)存尋址能力位地址線，內(nèi)存尋址能力達達1MB；對；對端口尋址端口尋址使用其中使用其中16位地址，端口尋址能力達位地址，端口尋址能力達64K。8088的內(nèi)部提供的內(nèi)部提供16位并行處理能力，而對外的數(shù)據(jù)線只有位并行處理能力，而對外的數(shù)據(jù)

3、線只有8位，是準位，是準16位位CPU ，8086則是全則是全16位位CPU。復習：復習：8086/88 CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 8086/8088微處理器的編程結(jié)構(gòu) 編程結(jié)構(gòu)：是指從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。 從功能上來看，8086CPU可分為兩部分，即總線接口單元總線接口單元BIU（Bus Interface Unit）和執(zhí)行單元執(zhí)行單元EU（Execution Unit）。8086微處理器的結(jié)構(gòu)圖：微處理器的結(jié)構(gòu)圖：總線總線控制控制電路電路EU控制器控制器標標 志志暫存器暫存器通通用用寄寄存存器器ALUALU數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線執(zhí)行

4、單元（執(zhí)行單元（EUEU）總線接口單元（總線接口單元（BIUBIU）（16位）位）（20位）位）（8 位）位）（16位）位）16位位ALUS SD SE SI PC S內(nèi)部寄存器內(nèi)部寄存器B HB LA HA LD HD LS PB PC LC HD IS I8 80 08 86 6總總線線物理物理地址地址形成形成邏輯邏輯21364 5AXBXDXCX 8086/8088微處理器的組成微處理器的組成總線接口單元（總線接口單元（BIU）組成：組成：段寄存器段寄存器(DS、CS、ES、SS)； 16位指令指針寄存器位指令指針寄存器IP(指向下一條要取出的指令代碼指向下一條要取出的指令代碼)； 20

5、位位地址加法器地址加法器(用來產(chǎn)生用來產(chǎn)生20位地址位地址)； 6字節(jié)字節(jié)(8088為為4字節(jié)字節(jié))指令隊列緩沖器指令隊列緩沖器； 總線控制邏輯?？偩€控制邏輯。功能：功能：負責從內(nèi)存中負責從內(nèi)存中取指令取指令，送入指令隊列，實現(xiàn)，送入指令隊列，實現(xiàn)CPU與存儲器和與存儲器和I/O接口之間的接口之間的數(shù)據(jù)傳送數(shù)據(jù)傳送。執(zhí)行單元（執(zhí)行單元（EU）組成：組成： ALU(算術邏輯單元算術邏輯單元)； 通用寄存器通用寄存器(AX、BX、CX、DX)； 專用寄存器專用寄存器(BP、SP、SI、DI)； 標志寄存器標志寄存器(PSW)； EU控制系統(tǒng)?？刂葡到y(tǒng)。功能：功能：負責負責分析指令分析指令和和執(zhí)行指

6、令執(zhí)行指令。8088的指令執(zhí)行過程演示：的指令執(zhí)行過程演示：6.1引腳及其功能引腳及其功能圖6.18086/88引腳圖 外部特性表現(xiàn)在其引腳信號上，學習外部特性表現(xiàn)在其引腳信號上，學習時請時請?zhí)貏e關注以下幾個方面：特別關注以下幾個方面： 引腳的功能引腳的功能 信號的流向信號的流向 有效電平有效電平 三態(tài)能力三態(tài)能力信號從芯片向外輸出，信號從芯片向外輸出，還是從外部輸入芯片，還是從外部輸入芯片，或者是雙向的或者是雙向的起作用的邏輯電平起作用的邏輯電平高、低電平有效高、低電平有效上升、下降邊沿有效上升、下降邊沿有效輸出正常的低電平、輸出正常的低電平、高電平外，還可以輸高電平外，還可以輸出高阻的第三

7、態(tài)出高阻的第三態(tài)指引腳信號的定義、指引腳信號的定義、作用；通常采用英文作用；通常采用英文單詞或其縮寫表示單詞或其縮寫表示8086/8088的兩種工作模式（組態(tài)）的兩種工作模式（組態(tài)） 兩種工作模式構(gòu)成兩種不同規(guī)模的應用系統(tǒng)兩種工作模式構(gòu)成兩種不同規(guī)模的應用系統(tǒng) 最小工作模式最小工作模式 構(gòu)成小規(guī)模的應用系統(tǒng)構(gòu)成小規(guī)模的應用系統(tǒng) 8086/8本身提供所有的系統(tǒng)總線信號本身提供所有的系統(tǒng)總線信號 最大工作模式最大工作模式 構(gòu)成較大規(guī)模的應用系統(tǒng)，例如可以接入數(shù)值協(xié)處理構(gòu)成較大規(guī)模的應用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器器8087 8086/8和總線控制器和總線控制器8288共同形成系統(tǒng)總線信號共同形成

8、系統(tǒng)總線信號 兩種工作模式利用兩種工作模式利用MN/MX引腳區(qū)別引腳區(qū)別 MN/MX接接高電平高電平為為最小最小工作模式工作模式 MN/MX接接低電平低電平為為最大最大工作模式工作模式 兩種工作模式下的內(nèi)部操作并沒有區(qū)別但部兩種工作模式下的內(nèi)部操作并沒有區(qū)別但部分外部引腳功能不同分外部引腳功能不同 IBM PC/XT采用最大工作模式采用最大工作模式 講授以最小工作模式展開基本原理，對比的學講授以最小工作模式展開基本原理，對比的學習最大工作模式。習最大工作模式。通常在信號名稱加通常在信號名稱加上劃線（如：上劃線（如：MX）或星號（如：）或星號（如：MX*）表示低電平有效表示低電平有效6.1.18

9、086/8CPU最小工作模式下的引腳最小工作模式下的引腳 8086的引腳圖的引腳圖12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13 AD12 AD11AD10AD9AD8 AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S67SBHE)(0GTRQHOLD)(1GTRQHLDA)(LOCKWR)(/2SIOM)(A0QSLEREADYRESET)(0SDEN)(1QSINTA)(1SRD

10、TRDTESTMXMN8086最小工作模式的引腳信號最小工作模式的引腳信號 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳 讀寫控制引腳讀寫控制引腳 中斷請求和響應引腳中斷請求和響應引腳 總線請求和響應引腳總線請求和響應引腳 其它引腳其它引腳1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳AD7AD0（Address/Data） 地址地址/數(shù)據(jù)數(shù)據(jù)分時復用分時復用引腳，雙向、三態(tài)引腳，雙向、三態(tài) 在訪問存儲器或外設的總線操作周期中，在訪問存儲器或外設的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低端口的低8位地址位地址A7A0 其他時間用于傳送其他時間用于傳送8位數(shù)據(jù)位

11、數(shù)據(jù)D7D0 什么是分時復用？什么是分時復用？ 分時復用就是一個引腳在不同的時刻具有分時復用就是一個引腳在不同的時刻具有兩個甚至多個作用兩個甚至多個作用 最常見的總線復用是數(shù)據(jù)和地址引腳復用最常見的總線復用是數(shù)據(jù)和地址引腳復用 總線復用的目的是為了減少對外引腳個數(shù)總線復用的目的是為了減少對外引腳個數(shù) 8088 /8086CPU的數(shù)據(jù)地址線的數(shù)據(jù)地址線采用了總線采用了總線復用方法復用方法1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳（續(xù)1）AD15AD8（Address） 中間中間8位位地址地址/數(shù)據(jù)數(shù)據(jù)分時復用分時復用引腳，雙向、引腳，雙向、三態(tài)三態(tài) 這些引腳在訪問存儲器或外設時，提供全這些引腳在訪問存儲

12、器或外設時，提供全部部20位地址中的中間位地址中的中間8位地址位地址A15A8 其他時間用于傳送其他時間用于傳送8位數(shù)據(jù)位數(shù)據(jù)D15D8 (8088 無此功能，只提供地址無此功能，只提供地址輸出輸出)1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳（續(xù)2）A19/S6A16/S3（Address/Status） 地址地址/狀態(tài)狀態(tài)分時復用引腳，輸出、三態(tài)分時復用引腳，輸出、三態(tài) 這些引腳在訪問這些引腳在訪問存儲器存儲器的第一個時鐘周期的第一個時鐘周期輸出高輸出高4位地址位地址A19A16 在在訪問訪問外設外設的第一個時鐘周期全部輸出低的第一個時鐘周期全部輸出低電平無效電平無效 其他時間輸出狀態(tài)信號其他時間輸

13、出狀態(tài)信號S6S3 S6為為0表示表示8086CPU占用總線占用總線 S5輸出輸出IF的狀態(tài)（的狀態(tài)（1能響應，能響應，0不能）不能） S4 S3指明指明CPU正在使用的段寄存器正在使用的段寄存器 2. 讀寫控制引腳讀寫控制引腳ALE（Address Latch Enable） 地址鎖存允許地址鎖存允許，輸出、三態(tài)、高電平有效，輸出、三態(tài)、高電平有效 ALE引腳高有效時，表示復用引腳：引腳高有效時，表示復用引腳：AD7AD0和和A19/S6A16/S3正在傳送地址正在傳送地址信息信息 由于地址信息在這些復用引腳上出現(xiàn)的時由于地址信息在這些復用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用間很短暫，所

14、以系統(tǒng)可以利用ALE引腳引腳(下降沿下降沿)將地址鎖存起來將地址鎖存起來A19A16A19/S6A16/S3A15A8BHE/S7A7A0 8086MN/MX+5VALEAD15 AD8AD7 AD0BHE系系 統(tǒng)統(tǒng) 地地 址址 總總 線線D0 Q0D0 Q0D7 Q7 D7 Q7 G G OEOED0 Q0D0 Q0D7 Q7 D7 Q7 G G OEOED0 Q0D0 Q0D7 Q7 D7 Q7 G G OEOE74LS37374LS37374LS373微處理器級總線微處理器級總線地址地址總線總線形成形成2. 讀寫控制引腳讀寫控制引腳（續(xù)1）M / IO（Memory / Input an

15、d Output） 存儲器或存儲器或I/O訪問訪問，輸出、三態(tài)，輸出、三態(tài) 該引腳輸出該引腳輸出低電平低電平時，表示時，表示CPU將將訪問訪問I/O端口端口，這時地址總線，這時地址總線A15A0提供提供16位位I/O口地址口地址 該引腳輸出該引腳輸出高電平高電平時，表示時，表示CPU將將訪問存訪問存儲器儲器，這時地址總線，這時地址總線A19A0提供提供20位存位存儲器地址儲器地址 8088改為改為 IO / M2. 讀寫控制引腳讀寫控制引腳（續(xù)2）WR（Write） 寫控制寫控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效 有效時，表示有效時，表示CPU正在寫出數(shù)據(jù)給存儲器正在寫出數(shù)據(jù)給存

16、儲器或或I/O端口端口RD（Read） 讀控制讀控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效 有效時，表示有效時，表示CPU正在從存儲器或正在從存儲器或I/O端端口讀入數(shù)據(jù)口讀入數(shù)據(jù) 2. 讀寫控制引腳讀寫控制引腳（續(xù)3） M / IO 、WR和和RD是最基本的控制信號是最基本的控制信號 組合后，控制組合后，控制4種基本的總線周期種基本的總線周期總線周期總線周期M / IOWRRD存儲器讀存儲器讀高高高高低低存儲器寫存儲器寫高高低低高高I/O讀讀低低高高低低I/O寫寫低低低低高高2. 讀寫控制引腳讀寫控制引腳（續(xù)4）READY 存儲器或存儲器或I/O端口就緒端口就緒，輸入、高電平有效，

17、輸入、高電平有效 在總線操作周期中，在總線操作周期中，8086 CPU會在第會在第3個時鐘個時鐘周期的前沿測試該引腳周期的前沿測試該引腳 如果測到高有效，如果測到高有效，CPU直接進入第直接進入第4個時鐘周期個時鐘周期 如果測到無效，如果測到無效，CPU將插入等待周期將插入等待周期Tw CPU在等待周期中仍然要監(jiān)測在等待周期中仍然要監(jiān)測READY信號，有信號，有效則進入第效則進入第4個時鐘周期，否則繼續(xù)插入等待周個時鐘周期，否則繼續(xù)插入等待周期期Tw。 2. 讀寫控制引腳讀寫控制引腳（續(xù)5）DEN（Data Enable） 數(shù)據(jù)允許數(shù)據(jù)允許，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效 有效

18、時，表示當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，有效時，表示當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動可利用他來控制對數(shù)據(jù)總線的驅(qū)動 DT/R（Data Transmit/Receive） 數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收接收，輸出、三態(tài)，輸出、三態(tài) 該信號表明當前總線上數(shù)據(jù)的流向該信號表明當前總線上數(shù)據(jù)的流向 高電平高電平時數(shù)據(jù)自時數(shù)據(jù)自CPU輸出（輸出（發(fā)送發(fā)送） 低電平低電平時數(shù)據(jù)輸入時數(shù)據(jù)輸入CPU（接收接收） D15D8DT/RD7D0 8086MN/MX+5VDENAD15 AD8AD7 AD0系系 統(tǒng)統(tǒng) 數(shù)據(jù)數(shù)據(jù) 總總 線線74LS24574LS245微處理器級總線微處理器級總線A0

19、B0A7 B7EDIRA0 B0A7 B7EDIR數(shù)據(jù)數(shù)據(jù)總線總線形成形成BHE/S7 （Byte High Enable/Status） 高高8位數(shù)據(jù)允許位數(shù)據(jù)允許/狀態(tài)復用狀態(tài)復用引腳，輸出，三態(tài)引腳，輸出，三態(tài) 分時輸出有效信號，在第一個時鐘周期輸出控制分時輸出有效信號，在第一個時鐘周期輸出控制是否進行高位字節(jié)數(shù)據(jù)（是否進行高位字節(jié)數(shù)據(jù)（D8D15）傳送，它與）傳送，它與地址總線的地址總線的A0組合控制數(shù)據(jù)操作的寬度和類型組合控制數(shù)據(jù)操作的寬度和類型（16位或高位或高8位、低位、低8位）。位）。 其他時間輸出其他時間輸出S7 狀態(tài)信號，但狀態(tài)信號，但S7 未定義任何實未定義任何實際意義。

20、際意義。2. 讀寫控制引腳讀寫控制引腳（續(xù)6）BHE和A0的功能操操 作作BHE A0使用的數(shù)據(jù)引腳使用的數(shù)據(jù)引腳讀或?qū)懽x或?qū)懪嫉刂放嫉刂返囊粋€的一個字字 0 0AD15 AD0讀或?qū)懽x或?qū)懪嫉刂放嫉刂返囊粋€的一個字節(jié)字節(jié) 1 0AD7 AD0讀或?qū)懽x或?qū)懫娴刂菲娴刂返囊粋€的一個字節(jié)字節(jié) 0 1AD15 AD8讀或?qū)懽x或?qū)懫娴刂菲娴刂返囊粋€的一個字字 0 1 1 0AD15 AD8（第一個總線周期第一個總線周期放低位數(shù)據(jù)字節(jié)）放低位數(shù)據(jù)字節(jié)）AD7 AD0（第二個總線周期第二個總線周期放高位數(shù)據(jù)字節(jié)）放高位數(shù)據(jù)字節(jié)）2. 讀寫控制引腳讀寫控制引腳（續(xù)6） SS0（System Status 0

21、） 最小工作模式下的最小工作模式下的狀態(tài)輸出狀態(tài)輸出信號信號IO/M和和DT/R與它一道，通過編碼指示與它一道，通過編碼指示CPU在最小模式下的在最小模式下的8種工作狀態(tài)：種工作狀態(tài)：1. 取指（取指（000） 5. 中斷響應（中斷響應（100）2. 存儲器讀（存儲器讀（001） 6. I/O讀（讀（101）3. 存儲器寫（存儲器寫（010） 7. I/O寫（寫（110）4. 過渡狀態(tài)（過渡狀態(tài)（011） 8. 暫停（暫停（111） 變?yōu)樽優(yōu)?. 中斷請求和響應引腳中斷請求和響應引腳INTR（Interrupt Request） 可屏蔽中斷請求可屏蔽中斷請求，輸入、高電平有效，輸入、高電平有效

22、 有效時，表示請求設備向有效時，表示請求設備向CPU申請可屏蔽申請可屏蔽中斷中斷 該請求的優(yōu)先級別較低，并可通過關中斷該請求的優(yōu)先級別較低，并可通過關中斷指令指令CLI清除標志寄存器中的清除標志寄存器中的IF標志、從標志、從而對中斷請求進行屏蔽而對中斷請求進行屏蔽3. 中斷請求和響應引腳中斷請求和響應引腳（續(xù)1）INTA（Interrupt Acknowledge） 可屏蔽中斷響應可屏蔽中斷響應，輸出、低電平有效，輸出、低電平有效 有效時，表示來自有效時，表示來自INTR引腳的中斷請求引腳的中斷請求已被已被CPU響應，響應，CPU進入中斷響應周期進入中斷響應周期 中斷響應周期是連續(xù)的兩個，每個

23、都發(fā)出中斷響應周期是連續(xù)的兩個，每個都發(fā)出有效響應信號，以便通知外設他們的中斷有效響應信號，以便通知外設他們的中斷請求已被響應、并令有關設備將中斷向量請求已被響應、并令有關設備將中斷向量號送到數(shù)據(jù)總線號送到數(shù)據(jù)總線 3. 中斷請求和響應引腳中斷請求和響應引腳（續(xù)2）NMI（Non-Maskable Interrupt） 不可屏蔽中斷請求不可屏蔽中斷請求，輸入、，輸入、上升沿上升沿有效有效 有效時，表示外界向有效時，表示外界向CPU申請不可屏蔽中斷申請不可屏蔽中斷 該請求的優(yōu)先級別高于該請求的優(yōu)先級別高于INTR，并且不能在，并且不能在CPU內(nèi)內(nèi)被屏蔽被屏蔽 當系統(tǒng)發(fā)生緊急情況時，可通過他向當系

24、統(tǒng)發(fā)生緊急情況時，可通過他向CPU申請不可申請不可屏蔽中斷服務屏蔽中斷服務主機與外設進行數(shù)據(jù)交換通常采用可屏蔽中斷主機與外設進行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障4. 總線請求和響應引腳總線請求和響應引腳HOLD 總線保持總線保持（即總線請求），輸入、高電平有效（即總線請求），輸入、高電平有效 有效時，表示總線請求設備向有效時，表示總線請求設備向CPU申請占有總線申請占有總線 該信號從有效回到無效時，表示總線請求設備對該信號從有效回到無效時，表示總線請求設備對總線的使用已經(jīng)結(jié)束，通知總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控

25、收回對總線的控制權制權 DMA控制器等主控設備通過控制器等主控設備通過HOLD申請申請占用系統(tǒng)總線（通常由占用系統(tǒng)總線（通常由CPU控制）控制）4. 總線請求和響應引腳總線請求和響應引腳（續(xù)1）HLDA（HOLD Acknowledge） 總線保持響應總線保持響應（即總線響應），輸出、高電平（即總線響應），輸出、高電平有效有效 有效時，表示有效時，表示CPU已響應總線請求并已將總線已響應總線請求并已將總線釋放釋放 此時此時CPU的的地址總線地址總線、數(shù)據(jù)總線數(shù)據(jù)總線及及具有三態(tài)輸具有三態(tài)輸出能力的控制總線出能力的控制總線將全面呈現(xiàn)高阻，使總線請將全面呈現(xiàn)高阻，使總線請求設備可以順利接管總線求設

26、備可以順利接管總線 待到總線請求信號待到總線請求信號HOLD無效，總線響應信號無效，總線響應信號HLDA也轉(zhuǎn)為無效，也轉(zhuǎn)為無效，CPU重新獲得總線控制權重新獲得總線控制權 5. 其它引腳其它引腳RESET 復位請求復位請求，輸入、高電平有效，輸入、高電平有效 該信號有效該信號有效(至少保持至少保持4個時鐘周期的高個時鐘周期的高電平電平),將使將使CPU回到其初始狀態(tài)；當他回到其初始狀態(tài)；當他再度返回無效時，再度返回無效時，CPU將重新開始工作將重新開始工作pCPU清除清除IP、DS、ES、SS、PSW、指、指令隊列為令隊列為0；置；置CS為為0FFFFH。計算機系統(tǒng)復位后的啟動物理計算機系統(tǒng)復位后的啟動物理地址為：地址為：0FFFF0H5. 其它引腳其它引腳（續(xù)1）CLK（Clock） 時鐘輸入時鐘輸入 系統(tǒng)通過該引腳給系統(tǒng)通