多路多功能搶答器的設計3.0打印用

1、漢口學院學士學位畢業(yè)論文論文題目： 多路多功能搶答器的設計 學生姓名： 葉壯 學 號： 2012952054 專業(yè)名稱： 機械電子專業(yè) 指導教師姓名： 陳愛菊 指導教師職稱： 副教授 二0 15 年 4 月 24 日 漢口學院學士學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的學位論文是本人在導師指導下獨立進行研究工作所取得的研究成果。除了文中特別加以標注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔。學位論文作者簽名： 日期： 年 月 日學位論文版權使用授權書本學位論文作者完全了解學校有關保障、使用學位論文的規(guī)定，同意學校保留并向有關學

2、位論文管理部門或機構送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權省級優(yōu)秀學士學位論文評選機構將本學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。本學位論文屬于1、保密 ，在_年解密后適用本授權書。2、不保密 。（請在以上相應方框內(nèi)打“”）學位論文作者簽名： 日期： 年 月 日 導師簽名： 日期： 年 月 日 目 錄內(nèi)容摘要1關 鍵 詞 1Abstarct1Key words 1 1 系統(tǒng)的概述21.1課題研究的相關背景21.2 選題的目的和意義21.3 課題研究的內(nèi)容22 搶答器的系統(tǒng)概述32.1 系統(tǒng)的主要功能簡介32.2搶

3、答器的工作原理簡介42.3 搶答器系統(tǒng)的需求分析63 搶答器的電路設計63.1搶答器的總體結構63.2電路選擇73.3 單元電路設計73.4 555多諧振蕩器的脈沖波形圖133.5電路元件選擇144 總結與展望15參考文獻17致 謝 192 內(nèi)容摘要： 當今社會，隨著現(xiàn)代科技的不斷發(fā)展，促使人們學習知識的途徑呈現(xiàn)多樣化，因此知識競賽也舉辦的越來愈多，而搶答器在各種競賽中的出現(xiàn)，也是競賽中不可少的亮點之一。但普通搶答器要么制作復雜成本較高，要么功能單一，容易影響到參賽選手的興致。因此設計了本搶答器。多路搶答器的主體電路分為兩部分:主持人的報警控制電路和參賽選手的由編碼電路鎖存器和譯碼電路組成的輸

4、出電路。多路搶答器的擴展電路則由定時電路和編譯電路組成，用于處理輸出信號，然后將結果在顯示器上顯示。本文將以74系列集成電路為基礎進行多路搶答器的設計，整個電路成本低廉、安裝方便，反應靈敏，功能較強。關鍵字:多路搶答器 ；搶答電路；鎖存器。ABSTARCT： Nowadays, with the development of modern science and technology, encourage people to learn ways of diversified knowledge, therefore knowledge contest also held increasing

5、ly more, and Responder appear in various competitions, but also the essential highlights of the race one. But ordinary Responder or higher production costs of complex, or single function, easily affect the contestant's interest. So the design of the Responder.Multiple Responder main circuit is d

6、ivided into two parts: the host of the alarm control circuit and the output circuit of the contestants by the encoding and decoding circuit latch circuit thereof. Multiple Responder extension circuit by the timing circuit and compiling circuit for processing the output signal, and displays the resul

7、ts on the display.This design will be 74 series of integrated circuit based on multi-channel responder,The whole circuit has the advantages of low cost, convenient installation, sensitive reaction and strong function.Keywords:Multiple Responder ;Responder circuit;Latch.181 系統(tǒng)的概述1.1課題研究的相關背景現(xiàn)如今科

8、技已經(jīng)成為社會的第一發(fā)展力，為了促使大眾更加積極的學習、掌握某類知識，掀起社會的學習熱潮，智力競賽舉辦越來越多。而搶答作為智力競賽中常有的一環(huán)，如何保證其公平性成為了重難點，為避免人的主觀判斷影響其公平性，搶答器響應需求發(fā)明了出來。搶答器作為一種智力競賽常用工具，在使用過程中，能較為準確公正直觀的分辨出獲得優(yōu)先發(fā)言權的參賽選手。早期的搶答器只能大致顯示出搶答選手號碼，無法顯示出其他更多的信息。而今多路智力競賽搶答器多使用集成電路,并在原有的基礎上增添了許多新功能，能更方便裁判進行判斷，使得比賽更具娛樂性和公正性?？萍嫉倪M步帶來的是各種工具的愈加方便，這就必然提高了工具的成本。而今各種競賽日益頻

9、繁，功能差不多，成本更低的智力競賽搶答器的需求量必會增加，因此我選擇多路智力競賽搶答器這一課題。多路搶答器主要由主持人的報警控制電路和參賽選手控制的輸出電路這兩大部分組成，其中參賽選手控制的輸出電路主要由編碼電路鎖存器和譯碼電路組成。多路搶答器的擴展電路則由定時電路和編譯電路組成，用于處理輸出信號，然后將結果在顯示器上顯示。1.2 選題的目的和意義這次畢業(yè)設計的主要目的是設計一個多路多功能搶答器，從而了解搶答器的基本組成原理，掌握搶答器電路的構成與組裝，鞏固自己的理論知識和增加自己的動手能力，同時結合以上內(nèi)容，加深自己對搶答器各部分電路的影響與聯(lián)系，從而鞏固自己的所學知識。本論文主要對多路搶答

10、器的電路進行了介紹，通過各種參考文獻為搶答器提供了簡單的設計電路，從而能使更多的人了解多路智力競賽搶答器的設計思路和技術發(fā)展。1.3 課題研究的內(nèi)容 本多路搶答器功能主要要求如下：4名參賽選手身前各置有一個搶答按鈕，編號分別為1234這四個編號，主持人則有一個控制按鈕，可以控制比賽的搶答開始和重置上一輪搶答的數(shù)據(jù)從而開始下一輪搶答。主持人按下?lián)尨痖_始的按鈕后，計數(shù)器顯示10秒的時間并開始進入倒計時，當選手跟著按下?lián)尨鸢粹o時，選手編號被鎖存器鎖存，同時在搶答顯示器上顯示該選手編號，以及揚聲器給出音響提示，封鎖搶答電路，禁止其他選手搶答。若選手成功搶答，揚聲器響，停止倒計時，搶答顯示器顯示出選手編

11、號，定時顯示器顯示搶答剩余時間，直到到主持人通過控制按鈕清零。若搶答失敗，封鎖解除，其他選手可以開始搶答。如果定時顯示器歸零后，沒有選手按下?lián)尨鸢粹o，則主持人宣布此輪搶答無效，揚聲器進行報警，封鎖搶答電路，無法進行信號的輸入和輸出，防止選手超時后繼續(xù)搶答。經(jīng)過各類參考文獻對比，多路搶答器比目前的主流搶答器成本更為低廉，可靠性強，具有良好的發(fā)展前景。本論文章節(jié)的結構和內(nèi)容如下:第1章 ：緒論。簡單說明了搶答器的工作原理和發(fā)展前景。第2章 ：搶答器系統(tǒng)概述。說明了多路搶答器的主要工作原理和基本電路圖。第三章：搶答器的電路的設計。說明了多路搶答器的總體結構，并列出了各部分之間的電路組成。第四章：總結

12、與展望。對本次設計進行回顧，對多路搶答器指出問題，提出改意見，展望未來。2 搶答器的系統(tǒng)概述2.1 系統(tǒng)的主要功能簡介電子搶答器的主要功能有：4名選手各有一個搶答按鈕，編號分別為1234，主持人有一個控制按鈕，可以控制搶答開始和數(shù)據(jù)歸零。主持人按下?lián)尨痖_始的按鈕后，計數(shù)器顯示10秒的時間并開始進入倒計時，當選手跟著按下?lián)尨鸢粹o時，選手編號被鎖存器鎖存，同時在搶答顯示器上顯示該選手編號，以及揚聲器給出音響提示，封鎖搶答電路，禁止其他選手搶答。若選手搶答成功，揚聲器響，停止倒計時，搶答顯示器顯示選手編號，定時顯示器顯示剩余時間，保持到主持人清零為止。若搶答失敗，封鎖解除，其他選手可以開始搶答。如果

13、定時顯示器歸零后，沒有選手按下?lián)尨鸢粹o，則主持人宣布此輪無效，揚聲器進行報警，封鎖搶答電路，防止選手超時后繼續(xù)搶答。2.2 搶答器的工作流程當搶答電路開始工作時，計時電路開始倒計時，選手們可以開始搶答，如有犯規(guī)搶按等情況，鎖存電路進行封鎖，揚聲器發(fā)出報警聲。若搶答順利進行，答對后有系統(tǒng)的提示音，答錯則無。若無人搶答，此輪搶答作廢，倒計時結束后進行下一輪。具體流程如圖2-2所示。加載程序運 行行開始開始數(shù)碼管顯示FFF開始搶按時間倒計時開始前有選手搶按顯示違例選手號碼并伴有語音報警倒計時結束，超時有選手搶按顯示FFF顯示選手號碼，倒計時時間,語音報警，答題,答題時間倒計時正常流程違規(guī)流程若超過答

14、題時間，則數(shù)碼管顯示FFF答題完畢根據(jù)選手表現(xiàn)，規(guī)則由主持人減分圖2-1 搶答器的工作流程2.3 搶答器的工作過程1、主持人可通過“+1”或“-1”鍵調(diào)整計時器時間，可從0S調(diào)整至99S，倒計時結束后，計時器會從99S再次倒數(shù)。2、主持人按下開始鍵，揚聲器發(fā)出提示音，計時器開始計時（預設10S搶答時間），若有選手進行搶答，顯示屏顯示其號碼，并給出提示音。3、主持人按下停止鍵停止倒計時停止，直至主持人再次按下開始鍵。4、若主持人未按下開始鍵而選手按下?lián)尨疰I搶答時，顯示屏顯示該選手號碼，并揚聲器進行報警。 3 搶答器的電路設計3.1搶答器的總體結構 如下圖所示是多路搶答器的總體方框圖，分為兩部分，

15、一是主持人所控制的脈沖電路、倒計時器、揚聲器、譯碼器和數(shù)碼顯示器；二是參賽選手所控制的鎖存器、編碼轉換電路、揚聲器、譯碼器和顯示屏。揚聲器數(shù)碼顯示脈沖電路倒計時器譯碼器數(shù)碼顯示揚聲器鎖存器編碼轉換電路譯碼器主持人選手圖3-1 總體方框圖3.2 電路選擇多路搶答器電路可分為以下4種部分電路：1. 編碼顯示電路部分。2. 脈沖產(chǎn)生電路部分。3. 倒計時顯示電路部分。4. 揚聲器電路部分。編碼顯示電路部分主要由鎖存器74LS373，編碼器74LS148，顯示器和各種門電路這四大部分組成。其中，圍繞74LS373組成鎖存電路使用，當鎖存的的輸出信號將計時脈沖置零后，74LS373進行鎖存，同時揚聲器發(fā)

16、出提示音，以示此輪搶答結束。74LS148作為編碼器，將輸入的信號轉換為4位的BCD碼，再將編碼輸入顯示屏顯示出搶答選手的編號。脈沖產(chǎn)生電路以555定時器為中心組成，通過控制電阻的阻值從而影響脈沖的頻率，從而取消了分頻器在搶答器電路中的使用，節(jié)約了成本的同時使電路更加簡單明了。倒計時顯示電路部分主要由計數(shù)器74LS190，顯示器組成。當一輪搶答開始，主持人按下開始鍵的時候，計數(shù)器74LS190設置為9，同時對上次搶答遺留下來的數(shù)據(jù)進行清零，并進行倒計時。3.3 單元電路設計1）編碼顯示電路該電路主要用于分辨并鎖存優(yōu)先搶答者的號碼，然后在顯示器上顯示。電路原理：先將鎖存器74LS373的控制端O

17、C置為低電平, 使鎖存器處于正常邏輯狀態(tài)；當允許端ENG變?yōu)楦唠娖綍r，數(shù)據(jù)Q隨著數(shù)據(jù)D變化而變化；若END為低電平，數(shù)據(jù)Q被鎖存。當開關置于“開始”端時，搶答器正常工作，當有選手按下?lián)尨疰I時，則開關變化置于“清除”端，若是3號選手按得輸入端3D輸入低電平，輸出端3Q置為0，同時鎖存器封鎖電路，其他選手無法搶答。在這種情況下EI處于低電平，低電平信號經(jīng)由編碼器74LS148編碼并在顯示器顯示“3”，顯示內(nèi)容一直保持到主持人按下復位鍵為止。若編碼器74LS148的輸入端EI =1，編碼器74LS148處于禁止工作，從而確定了不會出現(xiàn)第二次搶答成功的情況，確保了比賽的公正性。如果第一位搶答選手搶答失

18、敗，需由主持人按下復位鍵，將電路重置，然后才能進行下一輪搶答。以鎖存器為中心的編碼顯示電路如下：圖3-2 基于鎖存器的編碼顯示電路 鎖存器74LS373的真值表如下：L-低電平；H-高電平；X-不定態(tài)；Q0-建立穩(wěn)態(tài)前Q的電平；OE-使能端，接地。 當G=“1”時，74LS373輸出端1Q-8Q與輸入端1D-8D相同；當G為下降沿時，將輸入數(shù)據(jù)鎖存。線線優(yōu)先編碼器74LS148的真值表如下：輸入輸出EID0D1D2D3D4D5D6D7A2A1A0GSEO1××××××××11111011111111111100&#

19、215;××××××0000010××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×01111111101000111111111110D0-D7作為輸入端口，A2,A1,A0為三位二進制編碼的輸出信號，EI是使能輸入端，EO是使能輸出端

20、，GS為優(yōu)先編碼輸出端。當輸入EI=1時，禁止編碼，輸出（反碼）；同時A2,A1,A0全為1；當輸入EI=0時，允許編碼，在D0-D7輸入中，D7優(yōu)先級最高，其余依此為D6,D5,D4,D3,D2,D1,D0。2）脈沖產(chǎn)生電路：該電路需與555定時器接合組成成多諧振蕩器，從而輸出脈沖信號。555多諧振蕩器的頻率計算公式如下：經(jīng)計算得當頻率為1hz時，電阻應為470k，電容為10uf。脈沖產(chǎn)生電路如下：圖3-3 脈沖產(chǎn)生電路3） 倒計時顯示電路：倒計時顯示電路如下：圖3-4 倒計時顯示電路該電路主要由計數(shù)器74LS190組成，當主持人按下開始鍵時，計數(shù)器置為9，并在其他電路作用下進行倒計時同時在

21、顯示器上顯示數(shù)字，到零時停止工作，等待進入下一輪倒計時。計數(shù)器74LS90的真值表如下：輸入輸出LOADCTENUDCLKABCDQAQBQCQD0×××abcdabcd100××××加計數(shù)101××××減計數(shù)11××××××保持CLK時鐘輸入端（上升沿有效） CTEN計數(shù)控制端（低電平有效） AD并行數(shù)據(jù)輸入端 QAQD 輸出端 LOAD異步并行置入控制端（低電平有效 ） U /D 加/減計數(shù)方式控制端4）音響電路該電路需與

22、555定時器和電阻電容接合共同組成多諧振蕩器，然后輸出脈沖信號，處理后接入蜂鳴器構成。音響電路如下：圖3-5 搶答器音響電路5）電路總覽：由以上幾個單元電路構成的完整電路圖如下：圖3-6 搶答器電路總覽圖從總覽圖來看，電路清晰易懂，各功能模塊組合之后基本滿足了設計所需要求，但是沒有達到最好的效果，因為一些理論知識基礎的缺乏和對陌生軟件的操作，電路只能基本達到所需的要求，有待改進。3.4 555多諧振蕩器的脈沖波形圖：555 定時器作為一種模擬電路和數(shù)字電路組合而成的中規(guī)模集成器件，只需在外部加接少量的阻容元件便可以組成多諧振蕩器，應用廣泛，操作簡單，因此本設計使用了555多諧振蕩器來控制脈沖波

23、形的產(chǎn)生與變換。 圖3-7 555多諧振蕩器的脈沖波形圖3.5電路元件選擇名稱型號數(shù)量鎖存器74LS3731個編碼器74LS1481個計數(shù)器74LS1901個顯示器2個555定時器LM555CM2個2與門74LS083個4與門74LS211個2或門74LS322個非門74F045個電阻4個電容4個單刀雙置開關5個蜂鳴器1個4 總結與展望本論文詳細介紹了多路多功能搶答器的設計方案，講述了多路搶答器的優(yōu)點及電路組成。多路搶答器主要圍繞74系列的集成電路為核心進行構成，成本低廉，很適合運用于一些日常的智力競賽。在設計過程中，也感受到了多路搶答器的一些不足：因為該搶答器圍繞74系列的集成電路

24、構成，在組裝過程中由于電路的引腳過多，連接線路比較復雜，容易產(chǎn)生錯誤，該問題我覺得改使用AT89C52單片機可解決。基于單片機AT89C52設計的信號發(fā)生器可將數(shù)字信號以波形顯示，主要構成為AT89C52主控模板、DAC0832數(shù)模轉換模板和系統(tǒng)顯示模板。AT89C52作為系統(tǒng)的控制中樞，依次決定三路波形信號的選通。通過由按鍵進行波形的選擇從而更換頻率，DAC0832進行數(shù)據(jù)鎖存，將數(shù)字信號轉換成模擬信號，然后經(jīng)由放大電路將波形信號在顯示器上顯示出來。利用AT89C52單片機構成搶答系統(tǒng)，能使電路更加簡化和使用更加方便。系統(tǒng)的功能改進和升級也可通過程序的重新編程來完成，對日后的更新和使用提供了

25、很大的便利。 參考文獻：1趙保經(jīng)等. 中國集成電路大全TTL集成電路分冊M.北京：國防出版社，1985. 429-450，649-651，639-640.2黃志偉.全國大學生電子設計競賽訓練教程M.電子工業(yè)出版社， 2005，11-14.3王松武,于鑫，武思君.電子創(chuàng)新設計與實踐M. 國防工業(yè)出版社, 2005,112-114.4毛法堯等. 數(shù)字邏輯M. 武漢：華中理工大學出版社， 1996， 176-178，5康華光,鄒壽彬.電子技術基礎數(shù)字部分（第四版）M. 北京:高等教育出版社,2005，144-146，162-163.6康華光,鄒壽彬.電子技術基礎模擬部分（第四版）M.北京: 高等教育出版社,2005，121-133