ALTERA的CPLD與FPGA器件

1、第四章第四章 ALTERAALTERA的的CPLDCPLD與與FPGAFPGA器件器件中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010AlteraAltera 公司公司簡(jiǎn)介簡(jiǎn)介n AlteraAltera 公司公司是世界上最大的專(zhuān)業(yè)是世界上最大的專(zhuān)業(yè)CPLD/FPGACPLD/FPGA公司之一。公司之一。n AlteraAltera 設(shè)計(jì)的設(shè)計(jì)的PLDPLD器件包括器件包括 MAX/MAXMAX/MAX系列系列CPLDCPLD（陣列型、（陣列型、EEPROMEEPROM配置）、配置）、FLEX/ACEX/APEXFLEX/ACEX/APEX系列系列FPGAFPGA（查找表技術(shù)、（查

2、找表技術(shù)、SRAMSRAM工藝）及工藝）及StratixStratix/Cyclone/Cyclone、 StratixStratix/Cyclone/Cyclone系列系列SOPCSOPC器件。器件。n MAXMAX：指指 M Multiple ultiple A Array Matrirray Matrix x，即多陣列矩陣。該類(lèi)型器即多陣列矩陣。該類(lèi)型器件采用件采用E E2 2PROMPROM編程單元，屬編程單元，屬I(mǎi)SPISP或或EPLDEPLD型型CPLDCPLD。n 常用的常用的AlteraAltera 5000 5000、70007000、90009000系列芯片都屬于系列芯片都

3、屬于MAXMAX型。型。n FLEXFLEX：指指F Flexible lexible L Logic ogic E Element Matrilement Matrix x, ,即靈活邏輯單元即靈活邏輯單元陣列。該類(lèi)型器件采用陣列。該類(lèi)型器件采用SRAMSRAM編程單元，屬無(wú)限次可改寫(xiě)、但編程單元，屬無(wú)限次可改寫(xiě)、但斷電后布線(xiàn)邏輯立即消失的斷電后布線(xiàn)邏輯立即消失的FPGAFPGA器件。器件。n 目前人們常用的目前人們常用的AlteraAltera 6000 6000、80008000、1K1K、10K10K、20K20K系列芯片系列芯片都屬于都屬于FLEXFLEX 型。型。中國(guó)礦大中國(guó)礦大

4、信電學(xué)院信電學(xué)院 200820081010提供新研究提供新研究成果成果開(kāi)發(fā)新產(chǎn)品及開(kāi)發(fā)新產(chǎn)品及設(shè)計(jì)工具設(shè)計(jì)工具服務(wù)消費(fèi)者服務(wù)消費(fèi)者 AlteraAltera 目標(biāo)目標(biāo)中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010設(shè)計(jì)工具設(shè)計(jì)工具高密度高密度CMOSCMOS可可編程邏輯器件編程邏輯器件知識(shí)產(chǎn)權(quán)（知識(shí)產(chǎn)權(quán)（IP）可編程的解決方案可編程的解決方案中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010PLDPLD 器件分類(lèi)器件分類(lèi)中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 2008200810104.1 4.1 綜綜 述述 n AlteraAltera 器件性能特點(diǎn)器件性能特點(diǎn)n Alte

5、raAltera公司一直致力于高密度可編程邏輯器件（公司一直致力于高密度可編程邏輯器件（CPLD CPLD /FPGA/FPGA）的研發(fā)與生產(chǎn)。）的研發(fā)與生產(chǎn)。n AlteraAltera的的CPLDCPLD/FPGA/FPGA器件具有良好的性能、極高的密器件具有良好的性能、極高的密度和非常大的靈活性度和非常大的靈活性, ,它通過(guò)高集成度、多它通過(guò)高集成度、多I/OI/O引腳及引腳及最快的速度為用戶(hù)的各種需求提供有效的解決方案最快的速度為用戶(hù)的各種需求提供有效的解決方案, ,極大地滿(mǎn)足了用戶(hù)對(duì)極大地滿(mǎn)足了用戶(hù)對(duì)“可編程芯片系統(tǒng)可編程芯片系統(tǒng)”（System System on a Progra

6、mmable Chipon a Programmable Chip）日益增長(zhǎng)的需求。）日益增長(zhǎng)的需求。n 下圖表示了下圖表示了AlteraAltera器件與器件與CMOSCMOS器件的關(guān)系。器件的關(guān)系。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010AlteraAltera SOPC SOPC器件器件 Cyclone Cyclone 系列參數(shù)系列參數(shù)中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n AlteraAltera可編程器件除了具有可編程器件除了具有PLDPLD的一般特點(diǎn)外的一般特點(diǎn)外, ,還具有改進(jìn)

7、的還具有改進(jìn)的結(jié)構(gòu)、先進(jìn)的處理技術(shù)、現(xiàn)代化的開(kāi)發(fā)工具以及多種結(jié)構(gòu)、先進(jìn)的處理技術(shù)、現(xiàn)代化的開(kāi)發(fā)工具以及多種MegaMega功功能選用等優(yōu)點(diǎn)。能選用等優(yōu)點(diǎn)。 1.1.高性能高性能n AlteraAltera器件采用先進(jìn)的器件采用先進(jìn)的CMOSCMOS技術(shù)技術(shù), ,具有非常低的功耗和相當(dāng)具有非常低的功耗和相當(dāng)高的速度高的速度; ;n 采用連續(xù)式互連結(jié)構(gòu)采用連續(xù)式互連結(jié)構(gòu), ,在整個(gè)芯片內(nèi)提供快速、連續(xù)的信號(hào)延在整個(gè)芯片內(nèi)提供快速、連續(xù)的信號(hào)延時(shí)時(shí); ;n 諸如對(duì)芯片內(nèi)部電路的改進(jìn)也增強(qiáng)了系統(tǒng)性能。諸如對(duì)芯片內(nèi)部電路的改進(jìn)也增強(qiáng)了系統(tǒng)性能。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010

8、 2. 2.高密度邏輯集成高密度邏輯集成n 設(shè)計(jì)人員總是希望電子器件具有盡可能高的集成度設(shè)計(jì)人員總是希望電子器件具有盡可能高的集成度, ,更強(qiáng)的功能、更強(qiáng)的功能、最小的功率消耗、更低的價(jià)格（成本）。這就需要把更多的邏輯集最小的功率消耗、更低的價(jià)格（成本）。這就需要把更多的邏輯集成到單一芯片上來(lái)。成到單一芯片上來(lái)。n 此外現(xiàn)有的設(shè)計(jì)也常需要進(jìn)行二次開(kāi)發(fā)或進(jìn)行系統(tǒng)修改或升級(jí)。此外現(xiàn)有的設(shè)計(jì)也常需要進(jìn)行二次開(kāi)發(fā)或進(jìn)行系統(tǒng)修改或升級(jí)。n 高集成度的高集成度的CPLD/CPLD/FPGAFPGA器件能器件能為上述要求提供很好的解決方案。為上述要求提供很好的解決方案。n AlteraAltera器件的集成

9、度從器件的集成度從300300門(mén)到超過(guò)門(mén)到超過(guò)10001000萬(wàn)門(mén)萬(wàn)門(mén), ,可用來(lái)設(shè)計(jì)、集成現(xiàn)可用來(lái)設(shè)計(jì)、集成現(xiàn)有的各種邏輯器件有的各種邏輯器件, ,包括中、小規(guī)模及大規(guī)模標(biāo)準(zhǔn)邏輯器件、包括中、小規(guī)模及大規(guī)模標(biāo)準(zhǔn)邏輯器件、MCUMCU、CPUCPU、DSPDSP及各種接口電路，直至實(shí)現(xiàn)單片系統(tǒng)（及各種接口電路，直至實(shí)現(xiàn)單片系統(tǒng)（SOCSOC）。）。 3. 3. 較短的開(kāi)發(fā)周期較短的開(kāi)發(fā)周期n AlteraAltera的快速、直觀、易于使用的的快速、直觀、易于使用的QuartusQuartus和和MAX+PLUSMAX+PLUS開(kāi)發(fā)系開(kāi)發(fā)系統(tǒng)（軟件）簡(jiǎn)單、易學(xué)，功能強(qiáng)大，能夠有效的縮短用戶(hù)的開(kāi)發(fā)

10、周統(tǒng)（軟件）簡(jiǎn)單、易學(xué)，功能強(qiáng)大，能夠有效的縮短用戶(hù)的開(kāi)發(fā)周期。期。n 使用使用QuartusQuartus或或MAX+PLUSMAX+PLUS開(kāi)發(fā)系統(tǒng)進(jìn)行工程設(shè)計(jì)、編譯處理、開(kāi)發(fā)系統(tǒng)進(jìn)行工程設(shè)計(jì)、編譯處理、仿真校驗(yàn)以及對(duì)器件下載編程一般只需幾分鐘到幾小時(shí)。仿真校驗(yàn)以及對(duì)器件下載編程一般只需幾分鐘到幾小時(shí)。n 下圖展示了在下圖展示了在MAX+PLUSMAX+PLUS環(huán)境下的一個(gè)典型的環(huán)境下的一個(gè)典型的CPLDCPLD開(kāi)發(fā)周期圖，標(biāo)開(kāi)發(fā)周期圖，標(biāo)出了設(shè)計(jì)一個(gè)出了設(shè)計(jì)一個(gè)1 1萬(wàn)門(mén)規(guī)模的邏輯系統(tǒng)所需要的典型時(shí)間。萬(wàn)門(mén)規(guī)模的邏輯系統(tǒng)所需要的典型時(shí)間。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 2008200

11、81010用用AlteraAltera器件設(shè)計(jì)器件設(shè)計(jì)1 1萬(wàn)門(mén)萬(wàn)門(mén)規(guī)模的邏輯系統(tǒng)所需要規(guī)模的邏輯系統(tǒng)所需要的典型時(shí)間。的典型時(shí)間。設(shè)計(jì)輸入設(shè)計(jì)處理設(shè)計(jì)仿真器件編程設(shè)計(jì)思想系統(tǒng)測(cè)試少于一小時(shí)兩分鐘兩小時(shí)少于兩分鐘中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010 4.4.高性能價(jià)格比高性能價(jià)格比n AlteraAltera公司不斷改進(jìn)產(chǎn)品的開(kāi)發(fā)與制造工藝公司不斷改進(jìn)產(chǎn)品的開(kāi)發(fā)與制造工藝,10,10多年積累的經(jīng)多年積累的經(jīng)驗(yàn)使其工藝技術(shù)及制造工藝達(dá)到業(yè)界領(lǐng)先驗(yàn)使其工藝技術(shù)及制造工藝達(dá)到業(yè)界領(lǐng)先, ,因此能夠提供性?xún)r(jià)因此能夠提供性?xún)r(jià)比合理的可編程邏輯器件。比合理的可編程邏輯器件。 5.

12、5. 兆（兆（MegaMega）功能模塊）功能模塊n AlteraAltera的的CPLD/FPGACPLD/FPGA器件器件高達(dá)數(shù)百萬(wàn)門(mén)的集成度高達(dá)數(shù)百萬(wàn)門(mén)的集成度, ,使得在單個(gè)使得在單個(gè)可編程器件中實(shí)現(xiàn)一個(gè)完整的數(shù)字系統(tǒng)成為可能?？删幊唐骷袑?shí)現(xiàn)一個(gè)完整的數(shù)字系統(tǒng)成為可能。n 為了推進(jìn)這種高集成度器件的應(yīng)用為了推進(jìn)這種高集成度器件的應(yīng)用, ,進(jìn)一步縮短設(shè)計(jì)周期進(jìn)一步縮短設(shè)計(jì)周期, , AlteraAltera提供了兆功能模塊并支持提供了兆功能模塊并支持AMPPAMPP（AlteraAltera MegafunctionMegafunction Partners ProgramPartne

13、rs Program）功能。）功能。n 兆功能模塊具有高度的靈活性及固定功能器件所不能達(dá)到的兆功能模塊具有高度的靈活性及固定功能器件所不能達(dá)到的性能性能, ,可用來(lái)實(shí)現(xiàn)如高速有限沖擊響應(yīng)（可用來(lái)實(shí)現(xiàn)如高速有限沖擊響應(yīng)（FIRFIR）濾波器、總線(xiàn)）濾波器、總線(xiàn)協(xié)議（協(xié)議（PCIPCI總線(xiàn)）、總線(xiàn)）、DSPDSP、圖像處理、高速網(wǎng)絡(luò)通訊（包括異、圖像處理、高速網(wǎng)絡(luò)通訊（包括異步傳輸方式（步傳輸方式（ATMATM）、微處理器及標(biāo)準(zhǔn)外設(shè)接口電路等。）、微處理器及標(biāo)準(zhǔn)外設(shè)接口電路等。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n 作為復(fù)雜的系統(tǒng)級(jí)功能作為復(fù)雜的系統(tǒng)級(jí)功能, ,Altera

14、Altera的兆功能模塊是由預(yù)的兆功能模塊是由預(yù)先驗(yàn)證過(guò)的硬件描述語(yǔ)言（先驗(yàn)證過(guò)的硬件描述語(yǔ)言（HDLHDL）設(shè)計(jì)的。）設(shè)計(jì)的。n 兆功能模塊應(yīng)用范圍包括從標(biāo)準(zhǔn)模塊（如通用異步收兆功能模塊應(yīng)用范圍包括從標(biāo)準(zhǔn)模塊（如通用異步收/ /發(fā)器控制器發(fā)器控制器UARTUART）到利用）到利用PLDPLD的特點(diǎn)改進(jìn)的實(shí)例設(shè)計(jì)的特點(diǎn)改進(jìn)的實(shí)例設(shè)計(jì) 6.6.在系統(tǒng)可編程在系統(tǒng)可編程(ISP)(ISP)n AlteraAltera器件的在系統(tǒng)可編程性器件的在系統(tǒng)可編程性(ISP)(ISP)提高了設(shè)計(jì)靈活提高了設(shè)計(jì)靈活性性, ,簡(jiǎn)化了樣品制做過(guò)程及流水線(xiàn)生產(chǎn)過(guò)程簡(jiǎn)化了樣品制做過(guò)程及流水線(xiàn)生產(chǎn)過(guò)程, ,并且可以并且

15、可以對(duì)產(chǎn)品進(jìn)行快速而有效的現(xiàn)場(chǎng)升級(jí)。對(duì)產(chǎn)品進(jìn)行快速而有效的現(xiàn)場(chǎng)升級(jí)。AlteraAltera的的ISPISP使使用用IEEE1149.1IEEE1149.1標(biāo)準(zhǔn)的標(biāo)準(zhǔn)的JTAGJTAG測(cè)試端口測(cè)試端口, ,可以在一個(gè)獨(dú)立可以在一個(gè)獨(dú)立的生產(chǎn)過(guò)程中對(duì)器件進(jìn)行編程的生產(chǎn)過(guò)程中對(duì)器件進(jìn)行編程, ,并可以對(duì)在板（并可以對(duì)在板（PCBPCB板板）器件進(jìn)行功能測(cè)試。）器件進(jìn)行功能測(cè)試。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010 AlteraAltera器件系列器件系列n AlteraAltera公司目前提供了四大類(lèi)十余個(gè)系列的公司目前提供了四大類(lèi)十余個(gè)系列的CPLDCPLD產(chǎn)品產(chǎn)品: :

16、1 1、多陣列、多陣列MAX9000MAX9000、MAX7000MAX7000、MAX5000MAX5000、MAX3000MAX3000和和 Classic Classic系列系列; ;2 2、柔性、柔性( (可更改可更改) )邏輯單元陣列邏輯單元陣列FLEX10KFLEX10K、FLEX8000FLEX8000及及 FLEX6000 FLEX6000系列系列; ;3 3、先進(jìn)的可編程單元陣列、先進(jìn)的可編程單元陣列APEX20KAPEX20K、ACEX1KACEX1K系列。系列。4 4、新一代、新一代SOPCSOPC器件：器件：StratixStratix 和和CycloneCyclone

17、（颶風(fēng)）（颶風(fēng)） n FLEXFLEX器件采用查找表（器件采用查找表（LUTLUT）結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯功能）結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯功能,MAX,MAX和和ClassicClassic器件采用乘積項(xiàng)器件采用乘積項(xiàng)( (ProducProduc-Term/PT)-Term/PT)結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯功能輯功能, ,而而APEXAPEX器件采用集器件采用集LUTLUT、PTPT和存儲(chǔ)于一體的多核結(jié)和存儲(chǔ)于一體的多核結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯功能。構(gòu)來(lái)實(shí)現(xiàn)邏輯功能。n 每種器件系列針對(duì)具體的應(yīng)用都有各自的特點(diǎn)。每種器件系列針對(duì)具體的應(yīng)用都有各自的特點(diǎn)。下面是下面是AlteraAltera器件的性能對(duì)照表。器件的性能對(duì)照

18、表。 中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010Altera器件性能對(duì)照表器件性能對(duì)照表中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010圖圖 AlteraAltera CPLD CPLD結(jié)構(gòu)演變示意圖結(jié)構(gòu)演變示意圖 n 所有的Altera器件系列均采用CMOS工藝,其中一些系列經(jīng)過(guò)不斷地改進(jìn),已采用了更為先進(jìn)的工藝技術(shù)。下圖歸納了Altera器件的結(jié)構(gòu),這些結(jié)構(gòu)保證了器件在各種集成度下都能夠保持高性能。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000MAX 7000 系列器件系列器件包含：包含：n MAX 7000SMAX 7000Sn

19、 MAX 7000AEMAX 7000AEn MAX 7000BMAX 7000B系列器件系列器件中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000SMAX 7000S 主要特征主要特征n MAX 7000S MAX 7000S 主要特征：主要特征： 基于基于AlteraAltera的的MAXMAX架構(gòu)的架構(gòu)的CPLDCPLD器件器件 32 32 256 256 宏單元宏單元 600 600 5,000 5,000 可用門(mén)可用門(mén) 每個(gè)宏單元可支持多達(dá)每個(gè)宏單元可支持多達(dá)3232個(gè)乘積項(xiàng)輸出個(gè)乘積項(xiàng)輸出 EEPROMEEPROM編程配置編程配置 可設(shè)置加密位可設(shè)置加密位

20、 支持不同的核心工作電壓支持不同的核心工作電壓( (5V5V) )與與I/OI/O接口電壓接口電壓( (3.3V3.3V) ) 支持漏級(jí)開(kāi)路輸出支持漏級(jí)開(kāi)路輸出 通過(guò)標(biāo)準(zhǔn)的通過(guò)標(biāo)準(zhǔn)的 JTAG JTAG 接口實(shí)現(xiàn)在系統(tǒng)編程接口實(shí)現(xiàn)在系統(tǒng)編程 (ISP) (ISP) 中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010器件各部分編號(hào)解釋器件各部分編號(hào)解釋n EPM7128STC100-7EPM7128STC100-7 EPMEPM= = 家族標(biāo)識(shí)家族標(biāo)識(shí) ( (可擦除可編程可擦除可編程MAXMAX器件）器件） 7128S7128S= = 器件類(lèi)型器件類(lèi)型 (128 = (128 = 單元

21、數(shù)量單元數(shù)量) ) T T= = 封裝類(lèi)型封裝類(lèi)型 (L = PLCC, T = TQFP.)(L = PLCC, T = TQFP.) C C= = 使用環(huán)境使用環(huán)境 ( (商業(yè)商業(yè)CommercialCommercial, ,工業(yè)工業(yè)Industrial)Industrial) 100100= = 引腳數(shù)量引腳數(shù)量 (number of pins on the package)(number of pins on the package) -7-7= = 速度級(jí)別速度級(jí)別( ( nsns ) ) 速度級(jí)別后可能還有后綴速度級(jí)別后可能還有后綴 ( (作為特殊器件的特征作為特殊器件的特征) )

22、n 再舉一例再舉一例: : EPM7064SLC44-5EPM7064SLC44-5 是使用在商業(yè)環(huán)境、是使用在商業(yè)環(huán)境、44 44 引腳、引腳、PLCC PLCC 封裝、速封裝、速度級(jí)別是度級(jí)別是5 ns 5 ns 的的CPLDCPLD器件。器件。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000S 系列器件與封裝形式系列器件與封裝形式n PLCCPLCC封裝：封裝：塑料有引線(xiàn)芯片載體封裝，塑料有引線(xiàn)芯片載體封裝，(Plastic Leaded Chip Carrier)(Plastic Leaded Chip Carrier) n PQFPPQFP封裝：封裝：塑料

23、方型扁平封裝塑料方型扁平封裝(Plastic Quad Flat Package)(Plastic Quad Flat Package) n TQFPTQFP封裝：封裝：小型方型扁平封裝小型方型扁平封裝(Tiny Quad Flat Package)(Tiny Quad Flat Package) n BGABGA封裝：封裝：球柵陣列封裝球柵陣列封裝(Ball Grid Array Package) (Ball Grid Array Package) 中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)

24、院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010AlteraAltera MAX 7000 MAX 7000 器件術(shù)語(yǔ)器件術(shù)語(yǔ)n 邏輯陣列塊邏輯陣列塊 (LAB)(LAB) 一組邏輯單元一組邏輯單元 每個(gè)每個(gè)LABLAB包含包含1616個(gè)個(gè)宏單元宏單元n 宏單元（宏單元（MacrocellMacrocell）

25、器件的基本構(gòu)造塊器件的基本構(gòu)造塊 等同于等同于 logic cell logic cell ( (這個(gè)術(shù)語(yǔ)用來(lái)描述任一個(gè)這個(gè)術(shù)語(yǔ)用來(lái)描述任一個(gè)AlteraAltera器器件基本構(gòu)造塊件基本構(gòu)造塊) )n 可編程互聯(lián)陣列可編程互聯(lián)陣列 (PIA)(PIA) 提供信號(hào)互相傳遞的通道（路徑）提供信號(hào)互相傳遞的通道（路徑）n I/OI/O控制塊控制塊( (I/OI/O B) B) 對(duì)對(duì)MAX7000MAX7000系列器件的引腳按設(shè)計(jì)的需求進(jìn)行編程配置。系列器件的引腳按設(shè)計(jì)的需求進(jìn)行編程配置。 例如將引腳設(shè)置為輸入、輸出、例如將引腳設(shè)置為輸入、輸出、漏極開(kāi)路、擺率控制、漏極開(kāi)路、擺率控制、多多電壓電壓I

26、/OI/O接口（接口（MultivoltMultivolt）等等。等等。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000S/AE/B LABGCLK1GCLk2OE1GCLRnPIAI/OControlBlockI/OControlBlock6 to 12I/O pins6 to 12I/O pinsMacrocells1 to 8Macrocells9 to 16LAB A6 to 1216366 to 12Macrocells33 to 40Macrocells41 to 48LAB C6 to 1216366 to 12I/OControlBlockI/OCo

27、ntrolBlock6 to 12I/O pins6 to 12I/O pinsMacrocells49 to 56Macrocells57 to 64LAB D6 to 1216366 to 12Macrocells17 to 24Macrocells25 to 32LAB B6 to 1216366 to 126 to 126 to 126 to 126 to 126 Output Enables6 Output Enables66中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000S/AE/B 宏單元GlobalClockGlobalClear36 Program

28、mableInterconnectSignals16 ExpanderProduct Termsto I/OControlBlock7000 has two Global ClockProduct-TermSelectMatrixVCCDENAPRnCLRnQClearSelectClock/EnableSelectRegisterBypassShared LogicExpandersParallel LogicExpanders(from other MCs)to PIAProgrammableRegister中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電

29、學(xué)院信電學(xué)院 200820081010n MAX7000 I/O BMAX7000 I/O B的功能的功能n MAX7000MAX7000系列器件的輸出可以根據(jù)系統(tǒng)的各種需求進(jìn)系列器件的輸出可以根據(jù)系統(tǒng)的各種需求進(jìn)行編程配置。行編程配置。 1)1)多電壓（多電壓（MultivoltMultivolt）I/OI/O接口接口n MAX7000MAX7000系列器件（除了系列器件（除了4444引腳的器件外）具有多電引腳的器件外）具有多電壓接口的特性壓接口的特性, ,也就是說(shuō)也就是說(shuō),MAX7000,MAX7000可以與不同電源電可以與不同電源電壓的系統(tǒng)接口。壓的系統(tǒng)接口。n 所有封裝中的所有封裝中的

30、5V5V器件都可以將器件都可以將I/OI/O設(shè)置在設(shè)置在3.3V3.3V或或5.0V5.0V下工作。下工作。n 這些器件設(shè)有這些器件設(shè)有V VCCINTCCINT和和V VCCIOCCIO等兩組等兩組V VCCCC引腳引腳, ,它們分別用它們分別用于內(nèi)部電路和輸入緩沖器及于內(nèi)部電路和輸入緩沖器及I/OI/O輸出緩沖器輸出緩沖器, ,如下圖如下圖所示。所示。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX7000S/E多電壓接口邏輯多電壓接口邏輯VCCIOGNDIOVCCIOGNDIOCoreVCCINTGNDINT兼容2.5V、3.3V和5.0V輸入內(nèi)核電路運(yùn)行在3.3V輸出

31、限制在VCCIO中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n 非非MAX7000AMAX7000A器件的器件的MAX7000MAX7000系列器件的系列器件的V VCCINTCCINT引腳必引腳必須始終接到須始終接到5.0V5.0V電源。在這個(gè)電源。在這個(gè)V VCCINTCCINT電平下電平下, ,輸入電輸入電壓是壓是TTLTTL電平并同電平并同3.3V3.3V和和5.0V5.0V輸入兼容。輸入兼容。n 根據(jù)輸出的要求根據(jù)輸出的要求,V,VCCIOCCIO引腳可連到引腳可連到3.3V3.3V或或5.0V5.0V電源。電源。n 當(dāng)當(dāng)V VCCIOCCIO接接5.0V5.0V電源

32、時(shí)電源時(shí), ,輸出電平和輸出電平和5.0V5.0V系統(tǒng)兼容系統(tǒng)兼容; ;n 當(dāng)當(dāng)V VCCIOCCIO接接3.3V3.3V電源時(shí)電源時(shí), ,輸出電平和輸出電平和3.3V3.3V系統(tǒng)兼容。系統(tǒng)兼容。n 當(dāng)當(dāng)V VCCIOCCIO低于低于4.75V4.75V時(shí)時(shí), ,將增加一個(gè)微小的短延時(shí)。將增加一個(gè)微小的短延時(shí)。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010 2 2）漏極開(kāi)路（）漏極開(kāi)路（OpenDrainOpenDrain）配置）配置n MAX7000SMAX7000S系列器件每個(gè)系列器件每個(gè)I/OI/O引腳都有一個(gè)類(lèi)同于集電極開(kāi)路輸引腳都有一個(gè)類(lèi)同于集電極開(kāi)路輸出控制的出控制的

33、OpenDrainOpenDrain輸出配置選項(xiàng)。輸出配置選項(xiàng)。MAX7000SMAX7000S系列器件可利系列器件可利用用OpenDrainOpenDrain輸出提供諸如中斷和寫(xiě)允許等系統(tǒng)級(jí)信號(hào)。這輸出提供諸如中斷和寫(xiě)允許等系統(tǒng)級(jí)信號(hào)。這些信號(hào)能夠由任意一個(gè)器件所支持些信號(hào)能夠由任意一個(gè)器件所支持, ,也能同時(shí)由多個(gè)器件來(lái)提也能同時(shí)由多個(gè)器件來(lái)提供供, ,并提供一個(gè)附加的并提供一個(gè)附加的“線(xiàn)或線(xiàn)或”。3 3）電壓擺率控制）電壓擺率控制(SlewRate)(SlewRate)選項(xiàng)選項(xiàng)n MAX7000E/SMAX7000E/S的每一個(gè)的每一個(gè)I/OI/O引腳的輸出緩沖器輸出的電壓擺率都引腳的輸

34、出緩沖器輸出的電壓擺率都可以調(diào)整可以調(diào)整, ,即可配置成低噪聲方式或高速性能方式。即可配置成低噪聲方式或高速性能方式。n 較快的電壓擺率能為高速系統(tǒng)提供高速轉(zhuǎn)換速率較快的電壓擺率能為高速系統(tǒng)提供高速轉(zhuǎn)換速率, ,但它同時(shí)會(huì)但它同時(shí)會(huì)給系統(tǒng)引入更大的噪聲。給系統(tǒng)引入更大的噪聲。n 低電壓擺率能減少系統(tǒng)噪聲低電壓擺率能減少系統(tǒng)噪聲, ,但同時(shí)也會(huì)產(chǎn)生但同時(shí)也會(huì)產(chǎn)生4ns4ns5ns5ns的附加的附加延遲。擺率控制連到延遲。擺率控制連到TurboTurbo位。當(dāng)位。當(dāng)TurboTurbo位接通時(shí)位接通時(shí), ,電壓擺率設(shè)電壓擺率設(shè)置在快速狀態(tài)。這種設(shè)置應(yīng)當(dāng)僅用在系統(tǒng)中影響速度的關(guān)鍵置在快速狀態(tài)。這種設(shè)

35、置應(yīng)當(dāng)僅用在系統(tǒng)中影響速度的關(guān)鍵輸出端輸出端, ,并有相應(yīng)的抗噪聲措施。并有相應(yīng)的抗噪聲措施。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n 當(dāng)當(dāng)TurboTurbo位斷開(kāi)時(shí)位斷開(kāi)時(shí), ,電壓擺率設(shè)置在低噪聲狀態(tài)電壓擺率設(shè)置在低噪聲狀態(tài), ,這將減少這將減少噪聲的生成和地線(xiàn)上的毛刺。噪聲的生成和地線(xiàn)上的毛刺。MAX7000E/SMAX7000E/S的每一個(gè)的每一個(gè)I/OI/O引引腳都有一個(gè)專(zhuān)用的腳都有一個(gè)專(zhuān)用的EEEEPROMPROM位來(lái)控制電壓擺率位來(lái)控制電壓擺率, ,它使得設(shè)計(jì)它使得設(shè)計(jì)者能夠指定引腳到引腳的電壓擺率。者能夠指定引腳到引腳的電壓擺率。n MAX7000MAX

36、7000器件的加密設(shè)計(jì)器件的加密設(shè)計(jì)n 所有所有MAX7000MAX7000器件都有一個(gè)可編程加密位器件都有一個(gè)可編程加密位, ,可以對(duì)被編程可以對(duì)被編程到器件內(nèi)的數(shù)據(jù)進(jìn)行加密。在加密位被編程后到器件內(nèi)的數(shù)據(jù)進(jìn)行加密。在加密位被編程后, ,器件設(shè)計(jì)器件設(shè)計(jì)不能復(fù)制和讀出。由于在不能復(fù)制和讀出。由于在EEPROMEEPROM內(nèi)的編程數(shù)據(jù)是看不見(jiàn)內(nèi)的編程數(shù)據(jù)是看不見(jiàn)的的, ,利用加密位可實(shí)現(xiàn)高級(jí)的設(shè)計(jì)加密。利用加密位可實(shí)現(xiàn)高級(jí)的設(shè)計(jì)加密。n 當(dāng)對(duì)器件重新編程時(shí)當(dāng)對(duì)器件重新編程時(shí), ,加密位和所有其它的編程數(shù)據(jù)均被加密位和所有其它的編程數(shù)據(jù)均被擦除。擦除。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 2008

37、20081010I/O B I/O B 的的特別功能特別功能n 可設(shè)置速度可設(shè)置速度/ /電量控制電量控制 每一個(gè)宏單元能被設(shè)置成高速每一個(gè)宏單元能被設(shè)置成高速(Turbo Bit on)(Turbo Bit on)或者省電或者省電(Turbo Bit off)(Turbo Bit off)工作模式工作模式n 斜率控制斜率控制 每個(gè)輸出緩沖區(qū)都具有輸出脈沖邊沿斜率編程改變功能，每個(gè)輸出緩沖區(qū)都具有輸出脈沖邊沿斜率編程改變功能，以適應(yīng)信號(hào)低噪聲輸出和高速輸出要求。以適應(yīng)信號(hào)低噪聲輸出和高速輸出要求。n 漏極開(kāi)路輸出選項(xiàng)漏極開(kāi)路輸出選項(xiàng) 每一個(gè)每一個(gè)MAX MAX 7000S7000S和和MAXM

38、AX 7000AE I/O 7000AE I/O引腳都能設(shè)置成漏極開(kāi)引腳都能設(shè)置成漏極開(kāi)路輸出狀況。路輸出狀況。n 除了除了44-Pin44-Pin的器件外，所有的的器件外，所有的 MAX 7000 MAX 7000 系列器件都支持系列器件都支持3.33.3V V 或或5.0V I/O5.0V I/O操作操作中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000AE MAX 7000AE 總覽總覽n 0.350.35 um um技術(shù)制造技術(shù)制造n 與工業(yè)標(biāo)準(zhǔn)的與工業(yè)標(biāo)準(zhǔn)的 MAX 7000S MAX 7000S 家族器件兼容家族器件兼容n 3.3-V 3.3-V 工作電壓

39、工作電壓n 5-ns 5-ns tpdtpd 性能性能 n 3.33.3V JTAGV JTAG接口實(shí)現(xiàn)接口實(shí)現(xiàn)ISPISP中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000AE MAX 7000AE 器件家族器件家族Feature可用門(mén)可用門(mén)宏單元宏單元最多用戶(hù)最多用戶(hù) I/O I/O 引腳數(shù)引腳數(shù)電路延時(shí)電路延時(shí)tPDtPD (ns) (ns)最高計(jì)數(shù)頻率最高計(jì)數(shù)頻率fCNTfCNT (MHz)(MHz)EPM7256AE5,0002561646.0156.3EPM7512AE10,0005122127.5119EPM7032AE60032364.5192.3EP

40、M7064AE1,25064684.5192.3EPM7128AE2,5001281005.0181.8中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010新一代新一代 MAX 7000B MAX 7000B 系列器件系列器件n 第五代第五代 EEPROMEEPROM工藝工藝 MAX MAX 器件家族器件家族, ,提供提供: : 2.5V JTAG2.5V JTAG接口實(shí)現(xiàn)接口實(shí)現(xiàn)ISPISP 2.5V 2.5V 核心工作電壓，核心工作電壓，I/O I/O 接口電壓可為接口電壓可為1.8V1.8V、2.5V2.5V、和、和 3.3V, 3.3V, 并支持其他的低電壓工作標(biāo)準(zhǔn)并支持其他的

41、低電壓工作標(biāo)準(zhǔn) 比比5V5V器件節(jié)省器件節(jié)省75%75%的電源消耗的電源消耗 和現(xiàn)有的和現(xiàn)有的 7000S & 7000A7000S & 7000A器件引腳兼容器件引腳兼容 0.25 0.25 umum技術(shù)制造技術(shù)制造 3.5ns 3.5ns 引腳延時(shí)引腳延時(shí) 引腳數(shù)量從引腳數(shù)量從4444到到256 (PLCC, PQFP, TQFP,256 (PLCC, PQFP, TQFP,或或BGABGA封裝封裝) ) 從從19991999年下半年開(kāi)始量產(chǎn)。年下半年開(kāi)始量產(chǎn)。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010MAX 7000B MAX 7000B 系列器件系列器

42、件支持邊界掃描測(cè)試支持邊界掃描測(cè)試( (簡(jiǎn)稱(chēng)為簡(jiǎn)稱(chēng)為BSTBST）n 支持邊界掃描測(cè)試支持邊界掃描測(cè)試( (簡(jiǎn)稱(chēng)為簡(jiǎn)稱(chēng)為BSTBST，Boundary Scan Boundary Scan Testing)Testing)， 能進(jìn)行符合能進(jìn)行符合IEEEll94.1IEEEll94.119901990邊界掃描邊界掃描測(cè)試標(biāo)準(zhǔn)的測(cè)試標(biāo)準(zhǔn)的JTAG JTAG 操作操作n BSTBST是為了有效的進(jìn)行大規(guī)模集成電路的在板測(cè)試而是為了有效的進(jìn)行大規(guī)模集成電路的在板測(cè)試而由聯(lián)合測(cè)試行動(dòng)組織由聯(lián)合測(cè)試行動(dòng)組織(JTAG(JTAG，Joint Test Action Joint Test Action Gr

43、oup) Group) 提出來(lái)的一種新型提出來(lái)的一種新型VLSIVLSI測(cè)試技術(shù)。測(cè)試技術(shù)。n 該技術(shù)在該技術(shù)在19901990年被年被IEEEIEEE接受為統(tǒng)一的測(cè)試標(biāo)準(zhǔn)，為此接受為統(tǒng)一的測(cè)試標(biāo)準(zhǔn)，為此IEEEIEEE制定了相應(yīng)的測(cè)試標(biāo)準(zhǔn)，稱(chēng)為制定了相應(yīng)的測(cè)試標(biāo)準(zhǔn)，稱(chēng)為IEEEll94.1IEEEll94.119901990邊界掃描測(cè)試標(biāo)準(zhǔn)。邊界掃描測(cè)試標(biāo)準(zhǔn)。n 通過(guò)一個(gè)符合工業(yè)標(biāo)準(zhǔn)的通過(guò)一個(gè)符合工業(yè)標(biāo)準(zhǔn)的JTAG JTAG 接口就能在接口就能在 MAX 7000MAX 7000 系列器件上進(jìn)行編程寫(xiě)入。系列器件上進(jìn)行編程寫(xiě)入。 中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010M

44、AX器件的垂直相容性44-Pin PLCC44-Pin TQFP48-Pin 0.8-mm BGA84-Pin PLCC100-PinFineLineBGA100-Pin TQFP144-Pin TQFP168-Pin 0.8-mmBGA208-Pin PQFP256-Pin FineLine BGA器件EPM7032EPM7064EPM7128EPM7256EPM7512所謂所謂 “ “垂直相容性垂直相容性”，是指具有相同引腳數(shù)的同系，是指具有相同引腳數(shù)的同系列但不同型號(hào)的器件，可以共用一樣的插座。列但不同型號(hào)的器件，可以共用一樣的插座。當(dāng)然，是指當(dāng)然，是指“向下向下”兼容而非兼容而非“向上

45、向上”兼容。兼容。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010FLEX10KFLEX10K系列器件系列器件n FLEX10KFLEX10K系列器件是第一種系列器件是第一種嵌入式嵌入式PLDPLD產(chǎn)品。產(chǎn)品。n FLEXFLEX（可更改邏輯單元陣（可更改邏輯單元陣列）采用可重構(gòu)的列）采用可重構(gòu)的CMOSCMOSSRAMSRAM單元單元, ,其結(jié)構(gòu)集成了實(shí)其結(jié)構(gòu)集成了實(shí)現(xiàn)通用多功能門(mén)陣列所需現(xiàn)通用多功能門(mén)陣列所需的全部特性。的全部特性。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n FLEX10KFLEX10K器件的性能特點(diǎn)器件的性能特點(diǎn) n FLEX10KFLEX

46、10K系列器件容量可達(dá)系列器件容量可達(dá)2525萬(wàn)門(mén)萬(wàn)門(mén), ,能夠高密度、高速度、高性能夠高密度、高速度、高性能地將整個(gè)數(shù)字系統(tǒng)能地將整個(gè)數(shù)字系統(tǒng), ,包括包括3232位多總線(xiàn)系統(tǒng)集成于單個(gè)器件中位多總線(xiàn)系統(tǒng)集成于單個(gè)器件中n FLEX10KFLEX10K的結(jié)構(gòu)類(lèi)似于嵌入式門(mén)陣列的結(jié)構(gòu)類(lèi)似于嵌入式門(mén)陣列, ,是門(mén)陣列市場(chǎng)中成長(zhǎng)最快是門(mén)陣列市場(chǎng)中成長(zhǎng)最快的器件。的器件。n 像 標(biāo) 準(zhǔn) 門(mén) 陣 列 一 樣像 標(biāo) 準(zhǔn) 門(mén) 陣 列 一 樣 , , 嵌 入 式 門(mén) 陣 列 采 用 一 般 的 門(mén) 海 （嵌 入 式 門(mén) 陣 列 采 用 一 般 的 門(mén) 海 （SeaofGateSeaofGate）結(jié)構(gòu)實(shí)現(xiàn)普通

47、邏輯。并通過(guò)在硅片中嵌入邏）結(jié)構(gòu)實(shí)現(xiàn)普通邏輯。并通過(guò)在硅片中嵌入邏輯塊的方法來(lái)提高器件功能，提高工作速度。輯塊的方法來(lái)提高器件功能，提高工作速度。n 由于由于FLEX10KFLEX10K器件的可編程性。在設(shè)計(jì)與調(diào)試時(shí)器件的可編程性。在設(shè)計(jì)與調(diào)試時(shí), ,允許設(shè)計(jì)者全允許設(shè)計(jì)者全面控制嵌入式宏邏輯和一般邏輯面控制嵌入式宏邏輯和一般邏輯, ,方便地反復(fù)進(jìn)行設(shè)計(jì)修改，方便地反復(fù)進(jìn)行設(shè)計(jì)修改，更快地達(dá)到設(shè)計(jì)目標(biāo)。更快地達(dá)到設(shè)計(jì)目標(biāo)。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010FLEX10KFLEX10K的基本組成的基本組成nFLEX10KFLEX10K器件主要由嵌入式陣列器件主要由嵌入式

48、陣列EABEAB、邏輯陣列塊、邏輯陣列塊LABLAB、快速布線(xiàn)互連、快速布線(xiàn)互連Fast TrackFast Track和和I/OI/O單元等四部分單元等四部分組成組成n另外另外,FLEX10K,FLEX10K器件還包括六個(gè)用于驅(qū)動(dòng)寄存器控制器件還包括六個(gè)用于驅(qū)動(dòng)寄存器控制端的專(zhuān)用輸入引腳端的專(zhuān)用輸入引腳, ,以確保高速低失真（小于以確保高速低失真（小于1.5ns1.5ns）控制信號(hào)的有效分布。）控制信號(hào)的有效分布。n這些信號(hào)使用了專(zhuān)用的布線(xiàn)通道這些信號(hào)使用了專(zhuān)用的布線(xiàn)通道, ,這些專(zhuān)用通道提這些專(zhuān)用通道提供了比供了比Fast TrackFast Track互連更短的延時(shí)和更小的失真?；ミB更短

49、的延時(shí)和更小的失真。n四個(gè)全局信號(hào)可由四個(gè)專(zhuān)用輸入引腳驅(qū)動(dòng)四個(gè)全局信號(hào)可由四個(gè)專(zhuān)用輸入引腳驅(qū)動(dòng), ,也可以也可以由器件內(nèi)部邏輯驅(qū)動(dòng)。這為時(shí)鐘分配或產(chǎn)生用以清由器件內(nèi)部邏輯驅(qū)動(dòng)。這為時(shí)鐘分配或產(chǎn)生用以清除器件內(nèi)部多個(gè)寄存器的異步清除信號(hào)提供了理想除器件內(nèi)部多個(gè)寄存器的異步清除信號(hào)提供了理想的方法。的方法。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010FLEX 10KFLEX 10K/ /10K10KA/A/10K10KE E器件器件n 主要特征：主要特征： 基于基于 AlteraAltera FLEX FLEX 增強(qiáng)型架構(gòu)的增強(qiáng)型架構(gòu)的SRAMSRAM工藝的器件工藝的器件 嵌入式可

50、編程邏輯器件家族嵌入式可編程邏輯器件家族 執(zhí)行執(zhí)行RAMSRAMS和特殊邏輯功能的嵌入式陣列和特殊邏輯功能的嵌入式陣列 高密度高密度 10,000 10,000 250,000 250,000 典型門(mén)典型門(mén) 57657612,166 12,166 邏輯單元和邏輯單元和 6,144 6,144 40,960 RAM 40,960 RAM 比特比特 靈活的互連靈活的互連 專(zhuān)用進(jìn)位（專(zhuān)用進(jìn)位（Dedicated carryDedicated carry）和）和 級(jí)聯(lián)鏈（級(jí)聯(lián)鏈（cascade chaincascade chain） 高達(dá)高達(dá)6 6個(gè)全局時(shí)鐘和個(gè)全局時(shí)鐘和4 4個(gè)清零信號(hào)個(gè)清零信號(hào) 強(qiáng)

51、大的強(qiáng)大的 I/O I/O 引腳引腳 每一個(gè)每一個(gè) I/O I/O 引腳引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制及都有一個(gè)獨(dú)立的三態(tài)輸出使能控制及漏極開(kāi)漏極開(kāi)路輸出路輸出控制控制, ,還有可編程還有可編程輸出電壓斜率控制。輸出電壓斜率控制。 FLEX10KAFLEX10KA、10KE10KE、10KS10KS器件還支持熱插拔。器件還支持熱插拔。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010低功耗低功耗: : 多 數(shù) 器 件 在 靜 態(tài) 模 式 下 電 流 小 于多 數(shù) 器 件 在 靜 態(tài) 模 式 下 電 流 小 于 0 . 5 m A ,0 . 5 m A , 可 選 擇 在可 選 擇

52、 在2.5V/3.3V/5.0V2.5V/3.3V/5.0V下工作。下工作。高速度高速度: : 時(shí)鐘鎖定和時(shí)鐘自舉選項(xiàng)分別用于減少時(shí)鐘延時(shí)時(shí)鐘鎖定和時(shí)鐘自舉選項(xiàng)分別用于減少時(shí)鐘延時(shí)/ /過(guò)沖和時(shí)過(guò)沖和時(shí)鐘倍頻鐘倍頻; ;器件內(nèi)建器件內(nèi)建立樹(shù)形分布的低失真時(shí)鐘立樹(shù)形分布的低失真時(shí)鐘; ;具有快速建立時(shí)具有快速建立時(shí)間和時(shí)鐘到輸出延時(shí)的外部寄存器。間和時(shí)鐘到輸出延時(shí)的外部寄存器。 靈活的互連方式靈活的互連方式: : 具有快速、互連延時(shí)可預(yù)測(cè)的快速通道具有快速、互連延時(shí)可預(yù)測(cè)的快速通道(Fast Track(Fast Track）連續(xù)）連續(xù)式布線(xiàn)結(jié)構(gòu)式布線(xiàn)結(jié)構(gòu); ;實(shí)現(xiàn)快速加法、計(jì)數(shù)、比較等算術(shù)邏輯

53、功能的實(shí)現(xiàn)快速加法、計(jì)數(shù)、比較等算術(shù)邏輯功能的專(zhuān)用進(jìn)位鏈專(zhuān)用進(jìn)位鏈; ;實(shí)現(xiàn)高速、多輸入（扇入）邏輯功能的專(zhuān)用級(jí)實(shí)現(xiàn)高速、多輸入（扇入）邏輯功能的專(zhuān)用級(jí)聯(lián)鏈聯(lián)鏈; ;實(shí)現(xiàn)內(nèi)部三態(tài)總線(xiàn)的三態(tài)模擬實(shí)現(xiàn)內(nèi)部三態(tài)總線(xiàn)的三態(tài)模擬; ;多達(dá)六個(gè)全局時(shí)鐘信號(hào)多達(dá)六個(gè)全局時(shí)鐘信號(hào)和四個(gè)全局清除信號(hào)。和四個(gè)全局清除信號(hào)。支持支持I/OI/O多電壓：多電壓：2.5V,3.3V,5.0V2.5V,3.3V,5.0V，遵從遵從PCI2.2PCI2.2總線(xiàn)標(biāo)準(zhǔn)?？偩€(xiàn)標(biāo)準(zhǔn)。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n 多種配置方式多種配置方式: : 內(nèi)置內(nèi)置JTAGJTAG邊界掃描測(cè)試電路邊界掃描測(cè)試電

54、路, ,可通過(guò)外部可通過(guò)外部EPROMEPROM、智能、智能控制器或控制器或JTAGJTAG接口實(shí)現(xiàn)在電路重構(gòu)接口實(shí)現(xiàn)在電路重構(gòu)(ICR(ICR）。）。所有所有FLEX FLEX 器件都支持器件都支持 ICRICR，可通過(guò)專(zhuān)用的配置器件，可通過(guò)專(zhuān)用的配置器件或或JTAGJTAG接口或接口或MCUMCU控制器完成器件配置功能控制器完成器件配置功能 必須在每次上電后予以配置必須在每次上電后予以配置 典型的配置時(shí)間典型的配置時(shí)間:80 :80 100 ms100 msnFLEX10KFLEX10K器件的配置通常是在系統(tǒng)上電時(shí)通過(guò)器件的配置通常是在系統(tǒng)上電時(shí)通過(guò)存儲(chǔ)于一個(gè)存儲(chǔ)于一個(gè)AlteraAlte

55、ra串行串行PROMPROM中的配置數(shù)據(jù)中的配置數(shù)據(jù), ,或或者由系統(tǒng)控制器提供的配置數(shù)據(jù)來(lái)完成。者由系統(tǒng)控制器提供的配置數(shù)據(jù)來(lái)完成。n配置數(shù)據(jù)也能從系統(tǒng)配置數(shù)據(jù)也能從系統(tǒng)RAMRAM或或AlteraAltera的的Bit Blaster Bit Blaster 或或Byte BlasterByte Blaster下載電纜獲得。下載電纜獲得。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010n 對(duì)于已配置的對(duì)于已配置的FLEX10KFLEX10K器件器件, ,可以通過(guò)重新復(fù)位器件可以通過(guò)重新復(fù)位器件, ,加載新加載新數(shù)據(jù)的方法實(shí)現(xiàn)在電路重構(gòu)。數(shù)據(jù)的方法實(shí)現(xiàn)在電路重構(gòu)。n 多種封裝形式

56、多種封裝形式: : 引腳范圍為引腳范圍為8484600,600,封裝形式有封裝形式有TQFPTQFP、PQFPPQFP、BGABGA和和PLCCPLCC等等n 相同封裝中的相同封裝中的Flex10KFlex10K系列系列器件引腳器件引腳相相兼容兼容n FLEX10KFLEX10K器件由器件由AlteraAltera的的QuartusQuartus和和MAX+PLUSMAX+PLUS開(kāi)發(fā)系統(tǒng)支持開(kāi)發(fā)系統(tǒng)支持n 每個(gè)每個(gè)FLEX10KFLEX10K器件中包含器件中包含一些邏輯陣列塊（一些邏輯陣列塊（LABLAB）和幾個(gè)和幾個(gè)嵌入嵌入式陣列塊式陣列塊(EAB)(EAB)。n EABEAB用來(lái)實(shí)現(xiàn)各種

57、復(fù)雜的邏輯功能及存儲(chǔ)數(shù)據(jù)表格用來(lái)實(shí)現(xiàn)各種復(fù)雜的邏輯功能及存儲(chǔ)數(shù)據(jù)表格, ,如實(shí)現(xiàn)微如實(shí)現(xiàn)微控制器、數(shù)字處理、數(shù)據(jù)傳輸?shù)??？刂破鳌?shù)字處理、數(shù)據(jù)傳輸?shù)取?LABLAB用來(lái)實(shí)現(xiàn)一般性的邏用來(lái)實(shí)現(xiàn)一般性的邏輯功能輯功能, ,如計(jì)數(shù)器、加法器、多路選擇器等。如計(jì)數(shù)器、加法器、多路選擇器等。n EABEAB和和LABLAB結(jié)合而成的嵌入式門(mén)陣列具有高性能和高密度特性結(jié)合而成的嵌入式門(mén)陣列具有高性能和高密度特性, ,使得設(shè)計(jì)者可在單個(gè)器件中實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。使得設(shè)計(jì)者可在單個(gè)器件中實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010IOEIOE18IOEIOE18IOEIOE

58、18IOEIOE18IOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOEIOE邏輯陣列邏輯陣列LABEABEAB邏輯單元邏輯單元LE邏輯陣列邏輯陣列LAB嵌入式嵌入式陣列陣列FLEX 10K FLEX 10K 的結(jié)構(gòu)圖的結(jié)構(gòu)圖I/O單元單元中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010 FLEX10KFLEX10K系列典型器件參數(shù)系列典型器件參數(shù) 中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010典型門(mén)典型門(mén)特征特征寄存器寄存器最多用戶(hù)最多用戶(hù)I/O引腳數(shù)引腳數(shù)10,000

59、EPF10K10EPF10K10A72013420,000EFP10K201,34418930,000EFP10K30EPF10K30A1,96824640,000EFP10K402,57618950,000EFP10K50EPF10K50V3,18431070,000EFP10K704,096358100,000EFP10K100EPF10K100A5,392406130,000EPF10K130V7,120470250,000EPF10K250A邏輯單元邏輯單元5761,1521,7282,3042,8803,7444,9926,65612,160RAM RAM 比特比特6.14412,2

60、8812,28816,38420,48018,43224,57632,76840,96012,624470Flex10K Flex10K 器件特性器件特性中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010Flex10KE 家族編號(hào)中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010設(shè)計(jì)某些典型電路所需要的系統(tǒng)資源設(shè)計(jì)某些典型電路所需要的系統(tǒng)資源中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中國(guó)礦大 信電學(xué)院信電學(xué)院 200820081010中國(guó)礦大中