微電子芯片技術(shù)發(fā)展對(duì)材料的需求材物ppt課件

1、.概述21世紀(jì)的微電子技術(shù)將從目前的3G逐漸開(kāi)展到3T微電子技術(shù)的進(jìn)展有賴于資料科學(xué)和技術(shù)的宏大奉獻(xiàn)：集成電路本身是制造在各相關(guān)體或薄膜資料之上制造過(guò)程中也涉及到一系列資料問(wèn)題.襯底資料半導(dǎo)體襯底資料是開(kāi)展微電子產(chǎn)業(yè)的根底集成電路對(duì)硅資料的主要要求及開(kāi)展趨勢(shì)：晶片wafer直徑越來(lái)越大隨著特征尺寸的減少、集成密度的提高以及芯片面積的增大，對(duì)硅資料有了更高的要求對(duì)硅資料的幾何精度特別是平整度的要求越來(lái)越高硅片外表顆?；蛉毕莘诸悾和馍Ｗ泳Ｗ?三種SOI資料SIMOX適宜制造薄膜全耗盡超大規(guī)模集成電路BESOI適宜制造薄膜部分耗盡集成電路Smart Cut SOI非常有開(kāi)展前景的SOI資料u經(jīng)

2、過(guò)改良晶體質(zhì)量及優(yōu)化器件構(gòu)造和工藝，器件性能會(huì)有大幅度提高。u在Si雙極晶體管上經(jīng)過(guò)育入GeSi/Si異質(zhì)構(gòu)造可以獲得速度性能更好的器件。.柵極構(gòu)造資料柵極構(gòu)造資料是CMOS器件中最重要的構(gòu)造之一，它包括柵絕緣介質(zhì)層和柵電極兩部分。.柵絕緣介質(zhì)MOSFET的柵絕緣介質(zhì)層具有缺陷少、漏電電流小、抗擊穿強(qiáng)度高、穩(wěn)定性好、與Si有良好的界面特性和界面態(tài)密度低等特點(diǎn)。MOSFET器件特征尺寸進(jìn)入到深亞微米尺度后，為了抑制短溝效應(yīng)影響，并適宜低壓、低功耗電路任務(wù)的需求，通常要采用雙摻雜柵構(gòu)造隨著器件尺寸進(jìn)一步減少，電子直接隧穿將變得非常顯著。這使得柵對(duì)溝道的控制減弱和器件的功耗添加，成為限制器件尺寸減少

3、的重要要素之一。抑制這一限制的有效方法：采器具有高介電常數(shù)的新型絕緣介質(zhì)資料替代SiO2和SiNxOy。采用多層介質(zhì)膜構(gòu)造改動(dòng)襯底性能.柵電極資料串聯(lián)電阻低和寄生效應(yīng)小是MOSFET對(duì)柵電極資料的根本要求。 金屬鋁多晶硅難容金屬硅化物器件的柵介質(zhì)和多晶硅柵電極都越來(lái)越薄，多晶硅的耗盡效應(yīng)越來(lái)越嚴(yán)重，溝道中雜質(zhì)的漲落成為影響器件性能的重要制約要素。人們提出了柵工程和溝道零摻雜的概念.存儲(chǔ)電容資料存儲(chǔ)電容是數(shù)字電路中的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM和模擬電路中的重要部件。主要需滿足：集成度、存儲(chǔ)容量高、存取速度快、能隨機(jī)存取非揮發(fā)性新型氧化物鐵電資料：高介電常數(shù)作為DRAM的存儲(chǔ)電容絕緣介質(zhì)層資料電極化強(qiáng)

4、度隨電壓變化的電滯效應(yīng)制備鐵電隨機(jī)存儲(chǔ)器NVFRAM.高介電常數(shù)的DRAM影響高介電常數(shù)鐵電資料在DRAM中運(yùn)用的主要要素：較大的漏電流較高的體和界面缺陷較低的介電擊穿強(qiáng)度與硅工藝的兼容性.非揮發(fā)性鐵電存儲(chǔ)器NVFRAMNVFRAM利用鐵電資料具有自發(fā)極化以及自發(fā)極化在電場(chǎng)作用下反轉(zhuǎn)的特性存儲(chǔ)信息。當(dāng)前NVFRAM研討的主要方向：影響鐵電資料抗疲勞性能和自發(fā)極化強(qiáng)度要素改良制備工藝開(kāi)發(fā)新的鐵電資料鐵電資料物理主要研討方向：電極化的極限開(kāi)關(guān)速度鐵電資料層能堅(jiān)持穩(wěn)定的鐵電性能的最小厚度開(kāi)關(guān)參數(shù).局域互連資料局域互連多晶硅線條的縱向和橫向尺寸都越來(lái)越小。由于多晶硅的電阻率較高，接觸和局域互連成了影響

5、集成電路速度的重要要素之一。作為柵和局域互連資料必需具有可以實(shí)現(xiàn)自對(duì)準(zhǔn)、熱穩(wěn)定性好，與氧化硅的界面特性好、與MOS工藝兼容等特點(diǎn)。SALICIDE的橋接問(wèn)題開(kāi)展方向?qū)⒁訡oSi2或TiSi2/CoSi2復(fù)合構(gòu)造的柵和局域互連資料為主.互連資料互連資料包括金屬導(dǎo)電資料和相配套的絕緣介質(zhì)資料連線層數(shù)和互連線長(zhǎng)度的迅速添加以及互連線寬度的 減小，將引起連線電阻添加，使電路的互連時(shí)間延遲、信號(hào)衰減及串?dāng)_添加?；ミB線寬的減小還會(huì)導(dǎo)致電流密度添加，引起電遷移和應(yīng)力遷移效應(yīng)的加劇，從而嚴(yán)重影響電路的可靠性。減小互聯(lián)延遲的主要途徑：優(yōu)化互連布線系統(tǒng)設(shè)置采用新的互連資料.為了減少寄生連線的電容和串?dāng)_，需求采用較

6、SiO2介電常數(shù)更低的絕緣介質(zhì)資料改良電路系統(tǒng)的互連特性。當(dāng)器件特征尺寸減少到深亞微米以下時(shí)，鋁金屬的互連可靠性成為主要問(wèn)題。Cu互連性能在延遲性和可靠性方面都優(yōu)于Al。Cu的缺陷：Cu污染問(wèn)題Cu淀積到硅片后便會(huì)構(gòu)成高阻的銅硅化物，而Cu和SiO2的粘附性較差。Cu的布線問(wèn)題.鈍化層資料鈍化就是經(jīng)過(guò)在不影響曾經(jīng)完成的集成電路的性能前提下，在芯片外表覆蓋一層絕緣介質(zhì)薄膜，以盡能夠少地減少外界環(huán)境對(duì)電路的影響，使電路封裝后可以長(zhǎng)期穩(wěn)定可靠的任務(wù)。鈍化方法分類:搜集型鈍化發(fā)經(jīng)過(guò)化學(xué)鍵結(jié)合淀積阻撓層方法淀積適當(dāng)?shù)谋∧?加工工藝光刻技術(shù)與資料的相關(guān)性主要系如今光刻膠、透鏡、掩膜版幾個(gè)方面?；瘜W(xué)機(jī)械拋光技術(shù)CMP是一種新型的平坦化工藝技術(shù)。CMP進(jìn)展平坦化的根本任務(wù)原理是在CMP設(shè)備磨盤(pán)中