數(shù)字電路模擬題

1、題型分布：填空題2*9=18、選擇題3*4=12、邏輯函數(shù)化簡6+7+7=20、畫波形10、分析與設(shè)計(jì)15+25=40一、 填空題1、 與非門的邏輯功能為 。2、 數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來表示。3、 三態(tài)門的“三態(tài)”指 ， 和 。4、 邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。5、 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)6、 計(jì)數(shù)器按增減趨勢分有 、 和 計(jì)數(shù)器。7、 一個(gè)觸發(fā)器可以存放 位二進(jìn)制數(shù)。8、 優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出A2A1A0=011，可知對輸入的 進(jìn)行編碼。9、 邏輯函數(shù)的四種表示方法是

2、 、 、 、 。10、 移位寄存器的移位方式有 ， 和 。11、 同步RS觸發(fā)器中，R，S為 電平有效，基本RS觸發(fā)器中R，S為 電平有效。12、 常見的脈沖產(chǎn)生電路有 13、 觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。14、 常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 、 。15、 數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。16、 寄存器按照功能不同可分為兩類： 寄存器和 寄存器。17、 邏輯函數(shù)F= 18、 觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。19、 一個(gè)觸發(fā)器可以記憶 位二進(jìn)制代碼，四個(gè)觸發(fā)器可以記憶 位二

3、進(jìn)制代碼。20、 主從JK觸發(fā)器的特性方程 。21、 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。22、 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)。23、 觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。24、 邏輯函數(shù)的化簡有 ， 兩種方法。25、 組合邏輯電路沒有 功能。26、 主從JK觸發(fā)器的特性方程 ，D觸發(fā)器的特性方程 。27、 數(shù)字電路中，常用的計(jì)數(shù)進(jìn)制 ， ， ， 。28、 邏輯函數(shù)的最簡與或式的標(biāo)準(zhǔn) ， 。29、 觸發(fā)器具有 功能，常用來保存 信息。30、 觸發(fā)器的邏輯功能可以用 、 、 、 、來描述。31、 施密特

4、觸發(fā)器主要是將變化緩慢的信號(hào)變換成 脈沖。32、 三態(tài)輸出門能輸出_、_、_。33、 把高電壓作為邏輯1，低電平作為邏輯0的賦值方法稱作_邏輯賦值。一種電路若在正邏輯賦值時(shí)為與非門，則在負(fù)邏輯賦值時(shí)為_。34、 555定時(shí)器的最基本應(yīng)用有_、_、_。35、 計(jì)數(shù)器按進(jìn)制不同分為_、_、_。36、 數(shù)制轉(zhuǎn)換 (101011111)2=( )16（ ）8421BCD ，(3B)16=( )10（ ）8421BCD37、 Z=AB+AC的對偶式為（ ）。38、 JK觸發(fā)器特征方程為 。39、 邏輯函數(shù) F=AB+B(C+0) 的對偶式 F*= 。40、 數(shù)制轉(zhuǎn)換（1）、（255）10=（ ）2=（

5、）16=（ ）8421BCD（2）、（3FF）16=（ ）2=（ ）10=（ ）8421BCD41、 在譯碼器、寄存器、全加器三者中，不是組合邏輯電路的是 。42、 對16個(gè)輸入信號(hào)進(jìn)行編碼，至少需要 位二進(jìn)制數(shù)碼。43、 3位二進(jìn)制計(jì)數(shù)器，最多能構(gòu)成模值為 的計(jì)數(shù)器。44、 十進(jìn)制計(jì)數(shù)器最高位輸出的頻率是輸入CP脈沖頻率的 倍。45、 數(shù)字信號(hào)只有 和 兩種取值。46、 十進(jìn)制123的二進(jìn)制數(shù)是 ；八進(jìn)制數(shù)是 ；十六進(jìn)制數(shù)是 。47、 設(shè)JK觸發(fā)器的起始狀態(tài)Q=1若令J=1，K=0，則 。若令J=1，K=1，則 。48、 BCD七段翻譯碼器輸入的是 位 碼，輸出有 個(gè)。49、 一個(gè)N進(jìn)制計(jì)數(shù)

6、器也可以稱為 分頻器。50、 （406）10=（ ）8421BCD 51、 一位數(shù)值比較器的邏輯功能是對輸入的 數(shù)據(jù)進(jìn)行比較，它有 、 、 三個(gè)輸出端。52、 TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接 電平。53、 單穩(wěn)態(tài)觸發(fā)器有兩個(gè)工作狀態(tài) 和 ，其中 是暫時(shí)的。54、 根據(jù)邏輯功能的不同特點(diǎn)，數(shù)字電路可分為 和 兩大類。它們的主要區(qū)別是： 。55、 一個(gè)8選1的數(shù)據(jù)選擇器有 個(gè)數(shù)據(jù)輸入端， 個(gè)地址輸入端。二、選擇題1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（ ）種計(jì)數(shù)狀態(tài)。A、8； B、16； C、256； D、642、下式中與非門表達(dá)式為（ ），或門表達(dá)式為（ ）。 A、Y=A+B；B

7、、Y=AB；C、Y=；D、Y=3、十二進(jìn)制加法計(jì)數(shù)器需要（ ）個(gè)觸發(fā)器構(gòu)成。A、8； B、16； C、4； D、34、邏輯電路如右圖，函數(shù)式為（ ）。 A、F=+； B、F=+C； C、F=； D、F=A+5、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為（ ） A、F=m2+m3+m6 B、F=m2+m3+m7 C、F=m3+m6+m7 D、F=m3+m4+m76、74LS138譯碼器有（ ），74LS148編碼器有（ ） A、三個(gè)輸入端，三個(gè)輸出端； B、八個(gè)輸入端，八個(gè)輸出端； C、三個(gè)輸入端，八個(gè)輸出端； D、八個(gè)輸入端，三個(gè)輸出端。7、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（ ） A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)

8、B、兩個(gè)穩(wěn)態(tài) C、只有一個(gè)穩(wěn)態(tài) D、沒有穩(wěn)態(tài)8、卡諾圖、表示的邏輯函數(shù)最簡式分別為（ ）和（ ） A、F=+ B、F=B+D C、F=BD+D、F=BD+9、邏輯電路如圖，函數(shù)式為（ ）A、 F=+ B、 F=+ C、 F=+C D、 F=A+B C10、一位8421BCD碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。A.3 B.4 C.5 D.1011、下列邏輯函數(shù)表達(dá)式中與F=A+B功能相同的是（ ） A、 B、 C、 D、12、施密特觸發(fā)器常用于（ ） A、脈沖整形與變換 B、定時(shí)、延時(shí) C、計(jì)數(shù) D、寄存13、施密特觸發(fā)器的輸出狀態(tài)有 A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài) B、兩個(gè)穩(wěn)態(tài) C、只有一個(gè)穩(wěn)態(tài) D、沒有穩(wěn)態(tài)

9、14、一個(gè)8選1多路選擇器，輸入地址有 ，16選1多路選擇器輸入地址有 。 A、2位 B、3位 C、4位 D、8位15、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 。A A.工作速度高 B.觸發(fā)器利用率高 C.電路簡單 D.不受時(shí)鐘CP控制。16、把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到 進(jìn)制計(jì)數(shù)器。D A.4 B.5 C.9 D.2017、下列邏輯電路中為時(shí)序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器18、在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是119、邏輯函數(shù)F= 。A

10、.B B.A C. D. 20、為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=21、多諧振蕩器可產(chǎn)生 。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波22、八路數(shù)據(jù)分配器，其地址輸入端有 個(gè)。A.1 B.2 C.3 D.4 23、8位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.824、一個(gè)16選1多路選擇器輸入地址有 A、2位 B、3位 C、4位 D、8位25、當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合？ A. n B. 2n C. n2 D. 2n26、一位八進(jìn)制數(shù)可以用（ ）位二

11、進(jìn)制數(shù)來表示。A. 2 B. 3 C. D. 1627、對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= 。A.0 B.1 C.Q D.28、N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N29、石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 。A.速度高 B.電路簡單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭30、若在編碼器中有50個(gè)編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為 位。 A.5 B.6 C.10 D.5031、在下列邏輯電路中，不是組合邏輯電路的有 。A.譯碼器 B.編碼器 C.全加器 D.寄存器32、在555定時(shí)器組成的三種電路中，能自動(dòng)產(chǎn)生周期為T=0.7(R

12、1+2R2)C的脈沖信號(hào)的電路是（ ）。 A、多諧振蕩器； B、單穩(wěn)態(tài)觸發(fā)器； C、施密特觸發(fā)器； D、雙穩(wěn)態(tài)觸發(fā)器33、在數(shù)字電路中，晶體管的工作狀態(tài)為：（ ）A、飽和； B、放大； C、飽和或放大； D、飽和或截止34、下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（ ）A、A+A=A； B、A=1； C、AA= A ； D、A+=135、以下各電路中，屬于組合邏輯電路的是：（ ）A、定時(shí)器； B、譯碼器； C、寄存器； D、計(jì)數(shù)器36、下列函數(shù)中等于A的是：（ ）A、A+1； B、A（A+B）； C、A+B； D、A+37、邏輯函數(shù)Y=AB+C+BC+BCDE 化簡結(jié)果為：（ ）A、Y=AB+C+BC； B

13、、Y=AB+C； C、Y=AB+BC； D、Y=A+B+C38、一位十六進(jìn)制數(shù)可以用（ ）位二進(jìn)制數(shù)來表示。A. B. C. D. 1639、十進(jìn)制數(shù)25用8421BCD碼表示為（ ）。A.10 101 B.0010 0101 C.100101 D.1010140、相同為“0”不同為“1”它的邏輯關(guān)系是 （ ）A、或邏輯 B、與邏輯 C、異或邏輯41、Y （A，B，C，）=m（0，1，2，3）邏輯函數(shù)的化簡式 （ ）A、Y=AB+BC+ABC B、Y=A+B C、Y=42、下列說法是正確的是 （ ）A、異步計(jì)數(shù)器的計(jì)數(shù)脈沖只加到部分觸發(fā)器上 B、異步計(jì)數(shù)器的計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器上 C、異

14、步計(jì)數(shù)器不需要計(jì)數(shù)脈沖的控制43、下列說法正確的是 （ ）A、多諧振蕩器有兩個(gè)穩(wěn)態(tài) B、多諧振蕩器有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)C、多諧振蕩器有兩個(gè)暫穩(wěn)態(tài)44、下列說法正確的是 （ ）A、 555定時(shí)器在工作時(shí)清零端應(yīng)接高電平 B、555定時(shí)器在工作時(shí)清零端應(yīng)接低電平C、555定時(shí)器沒有清零端45、相同為“1”不同為“0”它的邏輯關(guān)系是 （ ）A、或邏輯 B、與邏輯 C、同或邏輯46、Y （A，B，C，）=m（0，1，4，5）邏輯函數(shù)的化簡式 （ ）A、Y=AB+BC+ABC B、Y=A+B C、Y=47、A、Y= B、Y處于懸浮狀態(tài) C、 Y=48、用n位二進(jìn)制代碼對2n 個(gè)信號(hào)進(jìn)行編碼的電路是 （

15、 ）A、二十進(jìn)制編碼器 B、二進(jìn)制譯碼器 C、二進(jìn)制編碼器49、同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘脈沖是（ ）A、在同一個(gè)時(shí)鐘脈沖的控制下 B、后一個(gè)觸發(fā)器時(shí)鐘脈沖是前一個(gè)觸發(fā)器輸出提供的。 C、時(shí)鐘脈沖只加到部分觸發(fā)器上。50、利用異步置數(shù)法獲得N進(jìn)制計(jì)數(shù)器時(shí)（ ）A、 應(yīng)在輸入第N個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài) B、應(yīng)在輸入第N+1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)C、應(yīng)在輸入第N-1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)51、有6個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（ ）種計(jì)數(shù)狀態(tài)。A、8 B、16 C、6452、施密特觸發(fā)器主要是將變化緩慢的信號(hào)變換成（

16、）A、尖脈沖 B、正弦波 C、矩形波 53、同或運(yùn)算的邏輯式是（ ）1）Y=AB 2)Y= 3)Y=AB54、用卡諾圖化簡邏輯函數(shù)時(shí)，8個(gè)相鄰最小項(xiàng)合并，可以消去（ ）個(gè)變量。1）1 2）2 3）355、D觸發(fā)器的邏輯功能有（ ）1）置0、置1 2)置0、置1 、保持 3）置0、置1 、保持、計(jì)數(shù)56、重疊律的基本公式是（ ）1）A+A=2A 2）A+A=A 3）A·A=A257、由四個(gè)觸發(fā)器構(gòu)成十進(jìn)制計(jì)數(shù)器，其無效狀態(tài)有（ ）1） 四個(gè) 2）五個(gè) 3）六個(gè)58、下列各式中的四變量A、B、C、D的最小項(xiàng)是： 。(A)ABCD (B)AB(C+D) (C)+B+C+ (D)A+B+C+

17、D59、Y=的反函數(shù)為 。 (A)= (B)= (C)= (D)=60、四個(gè)邏輯變量的取值組合共有 。 (A)8 (B)16(C)4 (D)1561、已知邏輯函數(shù)F（A，B）ABAB，使函數(shù)值為1的A，B取值組合是： 。 (A)00，11 (B)01，00 (C)01，10 (D)01，1162、離散的，不連續(xù)的信號(hào)，稱為（ ）A、模擬信號(hào) B、數(shù)字信號(hào)63、組合邏輯電路通常由（ ）組合而成。A、門電路 B、觸發(fā)器 C、計(jì)數(shù)器64、十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個(gè)A、16 B、2 C、4 D、864、一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ ）A、4：6

18、B、1：10 C、4：10 D、2：465、 能實(shí)現(xiàn)脈沖延時(shí)的電路是（ ）A、多諧振蕩器 B、單穩(wěn)態(tài)觸發(fā)器 C、施密特觸發(fā)器66、8線3線優(yōu)先編碼器的輸入為 ，當(dāng)優(yōu)先級(jí)別最高的有效時(shí)，其輸出 的值是（ ） A、111 B、010 C、000 D、10167、JK觸發(fā)器在CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（ ）A、J=K=0 B、J=K=1 C、J=O，K=168、有一個(gè)左移位寄存器，當(dāng)預(yù)先置入1011后，其串行固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）A、10110110110010000000 B、1011010100100001000069、有一位二進(jìn)制數(shù)碼需要暫時(shí)

19、存放起來，應(yīng)選用（ ）A、觸發(fā)器 B、2選1數(shù)據(jù)選擇器 C、全加器70、以下電路中可以實(shí)現(xiàn)“線與”功能的有 。A. TTL與非門 B.三態(tài)輸出門 C.OC門71、一個(gè) 4 位移位寄存器可以構(gòu)成最長計(jì)數(shù)器的長度是 。 A.8 B.12 C.15 D.16 三、判斷題1、邏輯變量的取值，比0大。 （ ）2、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （ ）3、RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無關(guān)。 （ ）4、JK觸發(fā)器的 J=K=1 變成 T 觸發(fā)器。 （ ）5、優(yōu)先編碼只對優(yōu)先級(jí)別高的信息進(jìn)行編碼。 （ ）6、組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（ ）7、對

20、于JK觸發(fā)器J=K=1時(shí)，輸出翻轉(zhuǎn)。 （ ）8、一個(gè)存儲(chǔ)單元可存1位2進(jìn)制數(shù)。 （ ）9、同一CP控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器。 （ ）10、函數(shù)式F=ABC+AB+AC= （3、5、6、7） （ ）11、計(jì)數(shù)器隨CP到來計(jì)數(shù)增加的稱加計(jì)數(shù)器。 （ ）12、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ）13、若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。 （ ）14、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）15、與非門的邏輯功能是：有0出1，全1出0。 （ ）16、 格雷碼具有任何相鄰碼只有一位碼元不同的特性。 （ ）17、 一般TTL門

21、電路的輸出端可以直接相連，實(shí)現(xiàn)線與。 （ ）18、 D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能（ ）19、 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（ ）20、 優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（ ）21、 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。 （ ）22、 RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ）23、 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（ ）24、 時(shí)序電路不含有記憶功能的器件。 （ ）25、 利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定

22、而是立刻變?yōu)?狀態(tài)。（ ）26、 Y=A的反函數(shù)是+B+C。 （ ）27、 用二進(jìn)制代碼表示某一信息稱為編碼，反之，把二進(jìn)制代碼所表示的信息翻譯出來稱為譯碼。 （ ）28、 五變量的邏輯函數(shù)有32個(gè)最小項(xiàng)。 （ ）29、 多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（ ）30、 異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （ ）31、 計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。 （ ）32、 A+AB=A+B （ ）33、 當(dāng)輸入9個(gè)信號(hào)時(shí)，需要3位的二進(jìn)制代碼輸出。 （ ）34、 單穩(wěn)態(tài)觸發(fā)器它有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。 （ ）35、 施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。 （ ）36、 多諧振蕩器有兩個(gè)穩(wěn)態(tài)。

23、 （ ）37、 D/A轉(zhuǎn)換器是將模擬量轉(zhuǎn)換成數(shù)字量。 （ ）38、 A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換成模擬量。 （ ）39、 所有的觸發(fā)器都存在空翻現(xiàn)象。 （ ）40、 A+1=A （ ）41、 當(dāng)輸入19個(gè)信號(hào)時(shí)，需要4位的二進(jìn)制代碼輸出。 （ ）42、 單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度取決于R、C的值。 （ ）43、 在同步時(shí)序邏輯電路中如果由于某種原因而進(jìn)入無效狀態(tài)時(shí)，只要繼續(xù)輸入CP脈沖，電路便會(huì)自動(dòng)回到有效狀態(tài)，該電路不能夠自啟動(dòng)。 （ ）44、 設(shè)計(jì)100進(jìn)制的計(jì)數(shù)器，至少需要5個(gè)JK觸發(fā)器。 （ ）45、 單穩(wěn)態(tài)觸發(fā)器可用于延時(shí)。 ( )46、 三變量邏輯函數(shù)的最小項(xiàng)最多有6個(gè)。 ( ) 47

24、、 移位寄存器不能存放數(shù)碼，只能對數(shù)據(jù)進(jìn)行移位操作。 （ ）48、 施密特觸發(fā)器常用于脈沖整形與變換。 （ ）49、 同一CP控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器。 （ ）50、 構(gòu)成一個(gè)五進(jìn)制計(jì)數(shù)器最少需要5個(gè)觸發(fā)器。 （ ）51、 1個(gè)觸發(fā)器可以存放1位二進(jìn)制數(shù)。 （ ）52、 計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。 （ ）53、 JK觸發(fā)器 的輸入端 J 懸空，則相當(dāng)于 J = 0。 （ ）54、 與非門可以用作反相器。 （ ）55、 寄存器是組合邏輯器件。 （ ）56、 寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要個(gè)觸發(fā)器。 （ ）57、 3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器。 （ ）58、 十

25、進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）59、 JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)保持不變。 （ ）60、 要對16個(gè)輸入信號(hào)進(jìn)行編碼，至少需要4位二進(jìn)制碼。 （ ）61、 組合邏輯電路t時(shí)刻狀態(tài)和t-1時(shí)刻該電路的狀態(tài)有關(guān)。 （ ）62、 石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。 （ ）63、 八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。 （ ）64、 CMOS 電路比 TTL 電路功耗大。 （ ）四、數(shù)制轉(zhuǎn)化1. （11110.11）2=( )102. (100011.011 )2=( )8 = ( )163. （374.51）10=( ) 84

26、21BCD4. （1100011.011）2=( )16=( )8 5. (100001)2= ( )106. （156）10=( )2=( )8421BCD7. （11110.110）2=( )10=( )8 8. ( 10010011 )8421BCD=（ ）109. （45.378）10=( )210. （0.742）10 =( ) 211. (11001.01 )2=( ) 1012. （6DE.C8）16 =( ) 2 = ( ) 813. （10010011）8421NCD=( ) 1014. (11001011.101) 2=( ) 8=( ) 16=( ) 1015. (111

27、000 ) 8421BCD=( ) 1016. (45.378 ) 10= ( ) 217. (45C) 16=( ) 2=( ) 8=( ) 1018. (74 ) 10=( ) 2=( ) 8421BCD19. （156）10=（ ）2=（ ）8=（ ）1620. （111000.11）2=（ ）10=（ ）821. （256）10= （ ）2=（ ）8=（ ）1622. （111010.11）2=（ ）10=（ ）823. （1111）2=（ ）10 24. （253）8=（ ）2 =（ )1625. （20）10=（ ）2= ( ) 826. （11110.11）2=( )1027.

28、(100011.011 )2=( )8 = ( )1628. （374.51）10=( ) 8421BCD五、邏輯函數(shù)化簡1、F= A(B+) +(+C)+ BCDE+(D+E)F2、F= m（1，3，8，9，10，11，14，15）3、F=AD+C+B+A(B+)+BC+ ADE4、F= (1、3，8，9，10，11，14，15)5、F=A（B+）+（+C）+BCDE+（D+E）F6、F= m (0，1，2，3，4，6，7，8，9， 10，11， 14)7、最簡“與或”式：F=A+ BD+DCE + D8、用卡諾圖化簡下列邏輯函數(shù)成為最簡“與或”式：F（A，B，C，D）=m（0，1，4，9，

29、12，13）+d（2，3，6，7，8，10、11、14）9、F=10、Y=A+BCD +D+ A+BD11、F=+AB12、Y=A+BD +BC+BD13、14、Y（A，B，C）=m（0，1，2，3，4，6，8，9，10，11，14）15、16、Y（A，B，C，）=m（0，1，2，3，5，6，7，9，10，11，14）17、Y=AB+ACD+BCD+ 18、Y=C+AB+B19、20、Y(A,B,C,D)=m(2,6,7,8,9,10,11,13,14,15)21、用卡諾圖化簡，寫出最簡與或式：F（A、B、C、D）=m（0，1，4，7，8，19，13）+（2，5，8，12，15）22、六、分析

30、題1.八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示， A 2 、 A 1 、 A 0 為地址輸入端，根據(jù)圖中對 D 0 D 7 的設(shè)置，寫出該電路所實(shí)現(xiàn)函數(shù) Y 的表達(dá)式。 2.如圖所示為利用74LS161的同步置數(shù)功能構(gòu)成的計(jì)數(shù)器分析：（1）當(dāng)D3D2D1D0=0000時(shí)為幾進(jìn)制計(jì)數(shù)器？（2）當(dāng)D3D2D1D0=0001時(shí)為幾進(jìn)制計(jì)數(shù)器？3.分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫出其邏輯表達(dá)式。（5分） 4.試用74LS138和適當(dāng)門電路實(shí)現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7）5.分別用方程式、狀態(tài)轉(zhuǎn)換圖表示如圖所示電路的功能。6 、設(shè)計(jì)一個(gè)故障顯示電路，要求：（1）兩臺(tái)電機(jī)同時(shí)工作時(shí)F1 燈亮（2）兩臺(tái)電機(jī)都有故障時(shí)F2 燈亮（3）其中一臺(tái)電機(jī)有故障時(shí)F3 燈亮。7、試分析下圖為幾進(jìn)制計(jì)數(shù)器8.用八選一選擇器設(shè)計(jì)一個(gè)組合邏輯電路，起輸出邏輯表達(dá)式為。Y=A+B +9.用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器。 74LS161功能表CRLDCTPCTTCPD0D1D2D3Q0Q1Q2Q3LXXXXXXXXL L L LHLXXD0D1D2D3D0 D1 D2 D3HHHHXXXX計(jì) 數(shù)HHLXXXXXX保 持HHXLXXXXX保 持10.寫出圖中所示組合電路輸出函數(shù)F的表達(dá)式，列出真值表，分析邏輯功能。11.分析下圖時(shí)序電路的邏輯功能，寫出電路驅(qū)動(dòng)方程、狀態(tài)方程，畫出狀