數(shù)電-第3章組合邏輯電路

1、第第3章章 組合邏輯電路組合邏輯電路組合電路的分析方法組合電路的分析方法組合電路的設(shè)計(jì)方法組合電路的設(shè)計(jì)方法常用的組合邏輯電路常用的組合邏輯電路組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)主要內(nèi)容：主要內(nèi)容： 數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩大類。1.組合邏輯電路的特點(diǎn)：組合邏輯電路的特點(diǎn)：（1）任一時(shí)刻輸出僅由該時(shí)刻輸入決定，與電路）任一時(shí)刻輸出僅由該時(shí)刻輸入決定，與電路當(dāng)前狀態(tài)無(wú)關(guān)當(dāng)前狀態(tài)無(wú)關(guān)(無(wú)記憶）；無(wú)記憶）；（2）電路結(jié)構(gòu)中只包含門電路，）電路結(jié)構(gòu)中只包含門電路，無(wú)無(wú)反饋環(huán)路（無(wú)反饋環(huán)路（無(wú)反饋）。反饋）。3.1 概述概述 組 合 邏 輯 電 路 X1 X2 Xn Y1

2、 Y2 Ym 輸 入 輸 出 ),( ),(),(2121222111nmmnnXXXFYXXXFYXXXFY2.功能的描述方法功能的描述方法也可以通過(guò)真值表或功能表描述功能。也可以通過(guò)真值表或功能表描述功能。1.任務(wù)：任務(wù)：2.目的：目的：3.2 組合電路的分析方法組合電路的分析方法確定給定邏輯圖的邏輯功能。確定給定邏輯圖的邏輯功能。 了解電路功能了解電路功能 改進(jìn)電路設(shè)計(jì)改進(jìn)電路設(shè)計(jì)邏輯電路功能描邏輯電路功能描述可用表達(dá)式、述可用表達(dá)式、卡諾圖、真值表卡諾圖、真值表等多種方法，這等多種方法，這里特指用里特指用概括的概括的文字文字進(jìn)行功能描進(jìn)行功能描述。述。分析步驟分析步驟: :(1) (1

3、) 根據(jù)根據(jù)邏輯電路圖邏輯電路圖, ,寫出輸出邏輯函數(shù)寫出輸出邏輯函數(shù)表達(dá)式表達(dá)式; ;(3) (3) 根據(jù)根據(jù)邏輯表達(dá)式邏輯表達(dá)式, ,列出列出真值表真值表; ;(4) (4) 由由真值表真值表或或表達(dá)式表達(dá)式分析分析電路功能電路功能. .(2) (2) 對(duì)于邏輯表達(dá)式進(jìn)行對(duì)于邏輯表達(dá)式進(jìn)行化簡(jiǎn)化簡(jiǎn)或或變換變換；ABCY&例例1邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY從輸入到輸出逐級(jí)寫出ACBCABYYYY 321A B CY0 0 00 0 10 1 00 1 11 0 01 0

4、 11 1 01 1 100010111最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。 4 例例2：試分析下列組合邏輯電路的功能：試分析下列組合邏輯電路的功能：=1=1ABCYCBAY. 12、列真值表、列真值表A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13、分析邏輯功能、分析邏輯功能奇偶校驗(yàn)器：奇偶校驗(yàn)器：A、B、C中有奇中有奇數(shù)個(gè)數(shù)個(gè)“1”，輸出

5、為，輸出為“1”；A、B、C中有偶數(shù)個(gè)中有偶數(shù)個(gè)“1”，輸出為，輸出為“0”；01101001例例3 3 分析下圖所示邏輯電路分析下圖所示邏輯電路P1P2P3P4F=P2+P3+P4P2=AP1P3=BP1P4=CP1P1=ABC=(A+B+C)ABC真值表真值表:A B C F0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1邏輯功能邏輯功能: 一致判別電路一致判別電路=ABC+ABC& &A AB BC CF F& & & &11例例4 BCD碼奇偶形成器及奇偶校驗(yàn)器碼奇偶形成器及

6、奇偶校驗(yàn)器發(fā)送器接送器B0B3B2B11EP3210BBBBPPBBBBE32101111111.任務(wù)：任務(wù)：根據(jù)功能要求，設(shè)計(jì)邏輯電路。根據(jù)功能要求，設(shè)計(jì)邏輯電路。2.設(shè)計(jì)原則：設(shè)計(jì)原則：（1）邏輯功能正確；）邏輯功能正確；（2）電路簡(jiǎn)單。）電路簡(jiǎn)單。3.設(shè)計(jì)步驟：設(shè)計(jì)步驟：（1）邏輯抽象：確定輸入輸出）邏輯抽象：確定輸入輸出邏輯賦值邏輯賦值列真值表；列真值表；（2）寫出表達(dá)式；）寫出表達(dá)式；（3）選擇實(shí)現(xiàn)的器件類型：）選擇實(shí)現(xiàn)的器件類型：SSIMSIPLD（4）函數(shù)化簡(jiǎn)變換；）函數(shù)化簡(jiǎn)變換； SSI實(shí)現(xiàn)：化簡(jiǎn)實(shí)現(xiàn)：化簡(jiǎn) MSI實(shí)現(xiàn)：變換實(shí)現(xiàn)：變換（5）畫邏輯圖。）畫邏輯圖。3.3 組合電路

7、的設(shè)計(jì)方法組合電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)（綜合）過(guò)程組合邏輯電路的設(shè)計(jì)（綜合）過(guò)程按照給定具體的邏輯問(wèn)題設(shè)計(jì)出最按照給定具體的邏輯問(wèn)題設(shè)計(jì)出最簡(jiǎn)單的邏輯電路簡(jiǎn)單的邏輯電路邏輯抽象邏輯抽象適當(dāng)?shù)幕?jiǎn)適當(dāng)?shù)幕?jiǎn)與變換與變換寫出邏輯寫出邏輯表達(dá)式表達(dá)式列出真值表列出真值表或功能表或功能表選擇合適的選擇合適的器件實(shí)現(xiàn)器件實(shí)現(xiàn)畫出其畫出其電路圖電路圖1、確定輸入、輸出邏輯變量的個(gè)數(shù)、確定輸入、輸出邏輯變量的個(gè)數(shù)2、確定輸入、輸出邏輯變量的含義、確定輸入、輸出邏輯變量的含義3、根據(jù)邏輯關(guān)系、根據(jù)邏輯關(guān)系列出真值表或功能表列出真值表或功能表1、SSI實(shí)現(xiàn)實(shí)現(xiàn)2、MSI實(shí)現(xiàn)實(shí)現(xiàn)3、PLD實(shí)現(xiàn)實(shí)現(xiàn)真值表真

8、值表電路功電路功能描述能描述例 ：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi)電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。設(shè)樓上開(kāi)關(guān)為A，樓下開(kāi)關(guān)為B，燈泡為Y。并設(shè)A、B合向左側(cè)時(shí)為0，合向右側(cè)時(shí)為1；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。 A B Y 0 0 0 1 1 0 1 1 1 0 0 1 1 窮舉法 1 2 邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 3 2 ABBAY已為最簡(jiǎn)與或表達(dá)式 4 邏輯變換邏輯變換 5 邏輯電路圖邏輯電路圖 A B Y &

9、amp; & & & A B Y =1 用與非門實(shí)現(xiàn)ABBAYBAY用異或門加非門實(shí)現(xiàn)例例2：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表決電路（A、B、C）。每人）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。否則不亮。1.邏輯假設(shè)邏輯假設(shè)。三個(gè)按鍵。三個(gè)按鍵A、B、C按下時(shí)為按下時(shí)為“1”，不按時(shí)為不按時(shí)為“0”。輸出量為。輸出量為 F，多數(shù)贊成時(shí)是，多數(shù)贊成時(shí)是“1”，否則是，否則是“0”。2.根據(jù)題意列出邏輯狀態(tài)表（真值表）根據(jù)題意列出邏輯狀態(tài)表（真值

10、表）。A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 邏輯狀態(tài)表邏輯狀態(tài)表ABC000111100100100111ABACBCCABCABF3.畫出卡諾圖：畫出卡諾圖：4.根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。CABCABF& 1&ABCFCABCABCABCAB&ABCFCABCABF若用與非門實(shí)現(xiàn)若用與非門實(shí)現(xiàn)真值表真值表電路功電路功能描述能描述：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判

11、按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。 1 窮舉法 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 2 邏輯表達(dá)式邏輯表達(dá)式 BC A 00 01 11 10 0 1 ABACY& 3 卡諾圖卡諾圖最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 4 5 邏輯變換邏輯變換 6 邏輯電邏輯電路圖路圖 3 化簡(jiǎn) 4 11Y= AB +AC 5

12、 ACABY 6 1例4解解 1) 1) 邏輯抽象邏輯抽象, ,列出真值表列出真值表; ; 某工廠有某工廠有A A、B B、C C三臺(tái)設(shè)備，其中三臺(tái)設(shè)備，其中A A和和B B的功率相等，的功率相等，C C的功的功率是率是A A的兩倍。這些設(shè)備由的兩倍。這些設(shè)備由X X和和Y Y兩臺(tái)發(fā)電機(jī)供電，發(fā)電機(jī)兩臺(tái)發(fā)電機(jī)供電，發(fā)電機(jī)X X的最大輸出功率等于的最大輸出功率等于A A的功率，發(fā)電機(jī)的功率，發(fā)電機(jī)Y Y的最大輸出功率是的最大輸出功率是X X的三倍。要求設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)各臺(tái)設(shè)備的的三倍。要求設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)各臺(tái)設(shè)備的運(yùn)轉(zhuǎn)和停止?fàn)顟B(tài)，以最節(jié)約能源的方式啟、停發(fā)電機(jī)。運(yùn)轉(zhuǎn)和停止?fàn)顟B(tài)

13、，以最節(jié)約能源的方式啟、停發(fā)電機(jī)。 輸 入輸 出A B C XY0000010100111001011101110010100101010111 2) 2) 化簡(jiǎn)變換化簡(jiǎn)變換, ,求輸出求輸出X,YX,Y； 0 1 1 0 0 1 1 1 Y 0 0 0 1 1 0 1 0 A BC X 0 1 11 10 01 00 A BC 0 1 11 10 01 00 ABCCBACBAX Y = AB + C A B C 1 & 1 X 1 & 1 1 & & 1 1 Y 3) 3) 畫出邏輯圖畫出邏輯圖。 ABCCBACBAX Y = AB + C 分類：分類：3.

14、4.1 編碼器編碼器編碼編碼：用代碼表示特定對(duì)象或信號(hào)的過(guò)程。用代碼表示特定對(duì)象或信號(hào)的過(guò)程。輸出輸出代碼代碼功能功能二進(jìn)制編碼器二進(jìn)制編碼器 輸入輸入2n個(gè)信號(hào)，輸出個(gè)信號(hào)，輸出n位代碼位代碼二二 十進(jìn)制編碼器十進(jìn)制編碼器 10個(gè)信號(hào)輸入，個(gè)信號(hào)輸入，BCD碼輸出碼輸出普通編碼器普通編碼器 輸入間有約束輸入間有約束優(yōu)先編碼器優(yōu)先編碼器 按優(yōu)先級(jí)別高低編碼按優(yōu)先級(jí)別高低編碼代表09十個(gè)數(shù)字實(shí)現(xiàn)編碼操作的電路稱為編碼器。編碼器：3.4 若干常用組合邏輯電路及其應(yīng)用若干常用組合邏輯電路及其應(yīng)用輸入 輸 出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0

15、 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 一、一、 二進(jìn)制編碼器二進(jìn)制編碼器3位二進(jìn)制編碼器位二進(jìn)制編碼器輸輸入入8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)輸輸出出3位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或門構(gòu)成(b) 由與非門構(gòu)成111&邏邏輯輯表表達(dá)達(dá)式式邏輯圖邏輯圖輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4

16、)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1二、二、 二二-十進(jìn)制編碼器十進(jìn)制編碼器8421 BCD碼編碼器碼編碼器輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏輯表達(dá)式邏輯表達(dá)式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構(gòu)成1111

17、I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&邏輯圖邏輯圖1、3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器優(yōu)先編碼器的特點(diǎn)：允許同時(shí)輸入多個(gè)信號(hào)，但編碼器只對(duì)優(yōu)先級(jí)最高的信號(hào)編碼，而不理睬低優(yōu)先級(jí)的信號(hào)。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y01 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0 設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最

18、低。真真值值表表三、三、 優(yōu)先編碼器優(yōu)先編碼器12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。2、集成、集成3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先

19、編碼器 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引腳排列圖 (b) 邏輯功能示意圖 集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148ST為選通輸入端，低電平有效。YS為狀態(tài)輸出端，表示芯片工作且無(wú)編碼輸入。YS和ST配合可以實(shí)現(xiàn)多級(jí)編碼

20、器之間的優(yōu)先級(jí)別的控制。YEX也是狀態(tài)輸出端，YEX 0表示芯片工作且有編碼輸入； YEX 1表示無(wú)編碼輸入。集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的真值表的真值表輸輸入入：低電平有效：低電平有效輸輸出出：低電平有效（反碼輸出）：低電平有效（反碼輸出） Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13

21、I14 I15&* *集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的級(jí)聯(lián)的級(jí)聯(lián)16線線-4線優(yōu)先編碼器線優(yōu)先編碼器優(yōu)先級(jí)別從015 II遞降I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0

22、 10 0 0 03、8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器真值表真值表優(yōu)先級(jí)別從 I9至 I0遞降邏輯表達(dá)式邏輯表達(dá)式124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY邏輯圖邏輯

23、圖11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在每一個(gè)輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的 8421 BCD 碼優(yōu)先編碼器。10線-4線優(yōu)先編碼器 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND4、集成、集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器輸入端和輸出端都是低電平有效本節(jié)小結(jié)用二進(jìn)制代碼表示特定對(duì)象的過(guò)程用二進(jìn)制代碼表示特定對(duì)象的過(guò)程

24、稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為編碼器。編碼器。編碼器分二進(jìn)制編碼器和十進(jìn)制編編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器的工作原理類似，碼器，各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。方案。譯碼譯碼：編碼逆過(guò)程，將代碼的原意編碼逆過(guò)程，將代碼的原意“翻譯翻譯”出來(lái)，出來(lái)，還原成原特定含義的信息。還原成原特定含義的信息。分類：分類：按代碼不同分為按代碼不同分為: : 二進(jìn)制譯碼器二進(jìn)制譯碼器 BCDBCD碼譯碼器碼譯碼器 顯示譯碼器顯示譯碼器

25、驅(qū)動(dòng)顯示器件驅(qū)動(dòng)顯示器件3.4.2 譯碼器譯碼器一、一、 二進(jìn)制譯碼器二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。 二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。1、3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0

26、 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號(hào)（高有效）個(gè)互斥的信號(hào)（高有效）01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖電路特點(diǎn)電路特點(diǎn)：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器2、集成二進(jìn)制譯碼器、集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11

27、 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11且且 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10或或 時(shí)，譯碼器處于禁止?fàn)顟B(tài)。07YYAG2BG2022BAGG122BAGG真值表真

28、值表輸 入使 能選 擇輸 出G1 2GA2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1輸輸入入：自然二進(jìn)制碼：自然二進(jìn)制碼輸輸出出：低電平有效：低電平有效BAG

29、GG222 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14Y15 “0”使能 譯碼輸出 A0A1A2 A3 “1” 譯碼輸入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3、74LS138的級(jí)聯(lián)的級(jí)聯(lián)4 線-16 線譯碼器二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根

30、輸入線，10根輸出線，所以又稱為4線-10線譯碼器。二、二、 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器1、8421 BCD碼譯碼器碼譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0

31、0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖采用完全譯碼方案 A0 A1 A2 A3

32、Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&將與門換成與非門，則輸出為反變量，即為低電平有效。、集成、集成8421 BCD碼碼譯碼器譯碼器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖輸出為反變量，即

33、為低電平有效，并且采用完全譯碼方案。abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefgh三、三、 數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器1、七段半導(dǎo)體數(shù)字顯示器、七段半導(dǎo)體數(shù)字顯示器用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為顯示譯碼器。1、七段字符顯示器、七段字符顯示器1）發(fā)光二極管（）發(fā)光二極管（LED）bcdefgD.Pa共陰極驅(qū)動(dòng)：共陰極驅(qū)動(dòng)： a b c d e f g dp0Ra1共陽(yáng)極驅(qū)動(dòng)：共陽(yáng)極驅(qū)動(dòng)：0 a b c d e f g dp

34、+5VRRa+5V12）液晶顯示器（）液晶顯示器（LCD）abcdefg2、BCD七段顯示譯碼器七段顯示譯碼器BCD七七段段顯顯示示譯譯碼碼器器A3A1A2A0abcdefg0000000100100011真值表僅適用于共陰極真值表僅適用于共陰極LED真值表真值表 A1A0 A3A2 00 01 11 10 00 1 0 1 1 01 0 1 1 0 11 10 1 1 0201023AAAAAAAaa的卡諾圖的卡諾圖 A1A0 A3A2 00 01 11 10 00 1 1 1 1 01 1 0 1 0 11 10 1 1 b的卡諾圖的卡諾圖 A1A0 A3A2 00 01 11 10 00

35、 1 1 1 0 01 1 1 1 1 11 10 1 1 c的卡諾圖的卡諾圖01012AAAAAb012AAAc A1A0 A3A2 00 01 11 10 00 1 0 1 1 01 0 1 0 1 11 10 1 0 d的卡諾圖的卡諾圖 A1A0 A3A2 00 01 11 10 00 1 0 0 1 01 0 0 0 1 11 10 1 0 e的卡諾圖的卡諾圖012120102AAAAAAAAAd0102AAAAe A1A0 A3A2 00 01 11 10 00 1 0 0 0 01 1 1 0 1 11 10 1 1 f的卡諾圖的卡諾圖 A1A0 A3A2 00 01 11 10

36、00 0 0 1 1 01 1 1 0 1 11 10 1 1 g的卡諾圖的卡諾圖0212013AAAAAAAf1212013AAAAAAAg邏輯表達(dá)式邏輯表達(dá)式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa邏輯圖邏輯圖a b c d e f g A3 A2 A1 A01111&2、集成顯示譯碼器、集成顯示譯碼器74LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1

37、A2 LT BI/RBO RBI A3 A0 GND引腳排列圖引腳排列圖輸 入輸 出功 能 或十 進(jìn) 制 數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅 燈 )LT (試 燈 )RBI (動(dòng) 態(tài) 滅 零 ) 0 1 0 0 0 0 00(輸 入 )100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1

38、11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表由真值表可以看出，為了增強(qiáng)

39、器件的功能，在 74LS48 中還設(shè)置了一些輔助端。這些輔助端的功能如下： （1）試燈輸入端LT：低電平有效。當(dāng)LT0 時(shí)，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號(hào)無(wú)關(guān)。本輸入端用于測(cè)試數(shù)碼管的好壞。 （2）動(dòng)態(tài)滅零輸入端RBI：低電平有效。當(dāng)LT1、RBI0、且譯碼輸入全為 0 時(shí)，該位輸出不顯示，即 0 字被熄滅；當(dāng)譯碼輸入不全為 0 時(shí)，該位正常顯示。本輸入端用于消隱無(wú)效的 0。如數(shù)據(jù)0034.50 可顯示為 34.5。 （3）滅燈輸入/動(dòng)態(tài)滅零輸出端RBOBI /：這是一個(gè)特殊的端鈕，有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)RBOBI /作為輸入使用，且RBOBI /0 時(shí)，數(shù)碼管七段全滅，與譯碼輸

40、入無(wú)關(guān)。當(dāng)RBOBI /作為輸出使用時(shí)，受控于LT和RBI：當(dāng)LT1 且RBI0 時(shí)，RBOBI /0；其它情況下RBOBI /1。本端鈕主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。 輔助端功能輔助端功能 1 0 0 0 0 0 0 0 0 1 0 0 1 1 小 數(shù) 點(diǎn) 0 0 1 1 0 1 1 1 0 0 0 0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBI RBO A3A2A1A0 *3、數(shù)碼顯示電路的動(dòng)態(tài)滅零、數(shù)碼顯

41、示電路的動(dòng)態(tài)滅零整數(shù)部分：高位的RBOBI /與低位的RBI相連小數(shù)部分：低位的RBOBI /與高位的RBI相連(可選)依據(jù)：依據(jù)：任何任何函數(shù)可展成標(biāo)準(zhǔn)與或式，即部分最小項(xiàng)之和。函數(shù)可展成標(biāo)準(zhǔn)與或式，即部分最小項(xiàng)之和。 譯碼器是最小項(xiàng)輸出器，能產(chǎn)生全部最小項(xiàng)。譯碼器是最小項(xiàng)輸出器，能產(chǎn)生全部最小項(xiàng)。方法：方法：利用利用譯碼器產(chǎn)生譯碼器產(chǎn)生對(duì)應(yīng)函數(shù)的對(duì)應(yīng)函數(shù)的最小項(xiàng)最小項(xiàng)，將譯碼器輸出，將譯碼器輸出 相與非相與非（低電平輸出）或者（低電平輸出）或者相或相或（高電平輸出）（高電平輸出） 即可得到相應(yīng)的邏輯函數(shù)。即可得到相應(yīng)的邏輯函數(shù)。四、四、 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用譯碼器實(shí)現(xiàn)組合邏輯函數(shù) 7

42、653174211)7 , 6 , 5 , 3(),()7 , 4 , 2 , 1(),(mmmmmABCCmmmmmABCSiiiiiiii1、用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)、用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)&AiBiCi-1 1SiCiA0 Y0A1 Y1A2 Y2 Y3 Y4STA Y5STB Y6STC Y774LS138畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非-與非形式。與非形式。2、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換（信號(hào)轉(zhuǎn)換）、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換（信號(hào)

43、轉(zhuǎn)換）Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼8421碼碼Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼余余3碼碼Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼2421碼碼本節(jié)小結(jié)把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換

44、為另一種代碼的電路。碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。方法也相同。二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由二進(jìn)制譯碼器加上或門（或與非門）式，所以，由二進(jìn)制譯碼器加上或門（或與非門）即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用4 4線線-16-16線線譯碼

45、器還可實(shí)現(xiàn)譯碼器還可實(shí)現(xiàn)BCDBCD碼到十進(jìn)制碼碼到十進(jìn)制碼( (信號(hào)）的變換。信號(hào)）的變換。3.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(多路數(shù)據(jù)開(kāi)關(guān)多路數(shù)據(jù)開(kāi)關(guān))定義定義:從從多個(gè)多個(gè)數(shù)據(jù)信號(hào)中選擇數(shù)據(jù)信號(hào)中選擇一個(gè)一個(gè)數(shù)據(jù)信號(hào)傳送到輸出數(shù)據(jù)信號(hào)傳送到輸出 端的電路。端的電路。輸入輸入: 2n路數(shù)據(jù)和路數(shù)據(jù)和n位地址位地址。輸出輸出: 1 1位數(shù)據(jù)。位數(shù)據(jù)。地址：選擇哪個(gè)數(shù)據(jù)的地址：選擇哪個(gè)數(shù)據(jù)的控制信號(hào)?？刂菩盘?hào)。A0A1D3D2D1D0W控制信號(hào)控制信號(hào)輸入信號(hào)輸入信號(hào)輸出信號(hào)輸出信號(hào)數(shù)據(jù)選擇器類數(shù)據(jù)選擇器類似一個(gè)多路開(kāi)似一個(gè)多路開(kāi)關(guān)。選擇哪一關(guān)。選擇哪一路信號(hào)由相應(yīng)路信號(hào)由相應(yīng)的一組控制信的一組

46、控制信號(hào)控制。號(hào)控制。一、概述一、概述說(shuō)明說(shuō)明: 1. 1.信號(hào)在此單向傳輸信號(hào)在此單向傳輸, ,與模擬開(kāi)關(guān)的雙向傳輸不同與模擬開(kāi)關(guān)的雙向傳輸不同. . 2. 2.被傳輸?shù)氖沁x中輸入的被傳輸?shù)氖沁x中輸入的邏輯狀態(tài)邏輯狀態(tài)(1(1或或0),0),不同于不同于 模擬開(kāi)關(guān)傳送的是物理量模擬開(kāi)關(guān)傳送的是物理量( (如如2.7V2.7V等等).). 3. 3.與門是一個(gè)最簡(jiǎn)單的與門是一個(gè)最簡(jiǎn)單的單單通道數(shù)據(jù)選擇器通道數(shù)據(jù)選擇器. .AE&FE=1時(shí)時(shí),F=A,能傳送數(shù)據(jù)能傳送數(shù)據(jù), ,門打開(kāi)門打開(kāi). .E=0時(shí)時(shí),F=0, 門封鎖門封鎖. .與門常用作選通門與門常用作選通門. . .二、二、 數(shù)

47、據(jù)選擇器工作原理數(shù)據(jù)選擇器工作原理輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D330013012011010iiimDAADAADAADAADY真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中選擇哪路輸出。1. 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y G

48、ND集成雙集成雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153輸 入 輸 出 S D A1 A0 Y 1 0 D0 0 0 0 D1 0 1 0 D2 1 0 0 D3 1 1 0 D0 D1 D2 D3 選通控制端選通控制端S為低電平有效，即為低電平有效，即S=0時(shí)芯片被選中，時(shí)芯片被選中，處于工作狀態(tài)；處于工作狀態(tài)；S=1時(shí)芯片被禁止，時(shí)芯片被禁止，Y0。集成集成8選選1數(shù)數(shù)據(jù)選擇器據(jù)選擇器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S G ND7001

49、2701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 時(shí)S1 時(shí)，選擇器被禁止，無(wú)論地址碼是什么，Y 總是等于 02. 8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸 入輸 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D74LS151的的真真值值表表 Y Y74LS151(2)D7 D0 A2A1A0 EN

50、 Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y11. 數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展A30 時(shí)，1S0、2S1，片(2)禁止、片(1)工作A31時(shí)，1S1、2S0，片(1)禁止、片(2)工作三、數(shù)據(jù)選擇器的應(yīng)用三、數(shù)據(jù)選擇器的應(yīng)用基本原理基本原理數(shù)據(jù)選擇器的主要特點(diǎn)：120niiimDY（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來(lái)選擇地址變量組成的最小項(xiàng)mi，可

51、以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。2. 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)基本步驟基本步驟確定數(shù)據(jù)選擇器確定數(shù)據(jù)選擇器確定地址變量確定地址變量 2 1 ABCBACBALn個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù)邏輯函數(shù) 1 選用選用74LS153 2 74LS153有兩個(gè)地址變量。求求Di 3 （1）公式法）公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：103210mmCmCmABCBACBAL4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：33221100DmDmDmDmY比較L和Y，得：103210DDCDCD、

52、3 畫連線圖畫連線圖 4 C C 0 1 A B 0Y74LS153D0 D1 D2 D3 A1 A0 ST L21 4 求求Di的的方法方法（2）真值表法）真值表法miA B CLm00 0 00 0 101m10 1 00 1 110m21 0 01 0 100m31 1 01 1 111C=1時(shí)時(shí)L=1，故故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0時(shí)時(shí)L=1，故故D1=C求求Di的的方法方法（3）圖形法）圖形法 AB C000111100011011010D0D1D3D2103210DDCDCD、)13,12,11,10, 9 , 5 , 4 , 3 , 0(),(mD

53、CBAL用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)：例例選用8選1數(shù)據(jù)選擇器74LS151設(shè)A2=A、A1=B、A0=C ABCD00011110001110010111111001100001求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1D D 1 0 D 1 1 0 A B C 0LY74LS151D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN畫連線圖四、四、 數(shù)據(jù)分配器數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)送給哪路輸出。輸 入輸出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表邏輯表達(dá)式邏輯

54、表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)013012011010 ADAYADAYAADYAADY邏輯圖邏輯圖11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADYAADY集成數(shù)據(jù)分配器集成數(shù)據(jù)分配器把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器。G2BG1G2A 數(shù)據(jù)輸出1 Y0 Y1 Y2STC 74LS138 Y3 Y4STA Y5STB Y6 Y7 A2 A1 A0 D由由74LS138構(gòu)成的構(gòu)成的1路路-8路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)輸入端數(shù)據(jù)輸入端G1=1G2A=0地址輸入端地

55、址輸入端G2BG1G2A數(shù)據(jù)發(fā)送端數(shù)據(jù)接收端選擇控制端數(shù)據(jù)輸入數(shù)據(jù)輸出1SD0D1D2D3 73LS151 YD4D5D6 END7 A2 A1 A0 Y0 Y1 Y2STC 74LS138 Y3 Y4STA Y5STB Y6 Y7 A2 A1 A0數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)本節(jié)小結(jié)1、數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路數(shù)數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組字信息中任意選出所需要的一路信息作為輸出的組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)合電路

56、，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選擇控制信號(hào)決定。的選擇控制信號(hào)決定。數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，地址變量的全部最小項(xiàng)，并且一般情況下，D Di i可以可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入擇器的輸入D Di i來(lái)選擇地址變量組成的最小項(xiàng)來(lái)選擇地址變量組成的最小項(xiàng)m mi i，可，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。用

57、數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器據(jù)選擇器確定地址變量確定地址變量求求D Di i畫連線圖。畫連線圖。2 2、數(shù)據(jù)分配器的邏輯功能是將、數(shù)據(jù)分配器的邏輯功能是將1 1個(gè)輸入數(shù)據(jù)傳個(gè)輸入數(shù)據(jù)傳送到多個(gè)輸出端中的送到多個(gè)輸出端中的1 1個(gè)輸出端，具體傳送到哪一個(gè)輸出端，具體傳送到哪一個(gè)輸出端，也是由一組選擇控制信號(hào)確定。個(gè)輸出端，也是由一組選擇控制信號(hào)確定。數(shù)據(jù)分配器就是帶選通控制端即使能端的二進(jìn)數(shù)據(jù)分配器就是帶選通控制端即使能端的二進(jìn)制譯碼器。只要在使用中，把二進(jìn)制譯碼器的選制譯碼器。只要在使用中，把二進(jìn)制譯碼器的選通控制端當(dāng)作數(shù)據(jù)輸入端，

58、二進(jìn)制代碼輸入端當(dāng)通控制端當(dāng)作數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端當(dāng)作選擇控制端就可以了。作選擇控制端就可以了。數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點(diǎn)是可以用很少幾根線實(shí)現(xiàn)多送系統(tǒng)。其主要特點(diǎn)是可以用很少幾根線實(shí)現(xiàn)多路數(shù)字信息的分時(shí)傳送。路數(shù)字信息的分時(shí)傳送。 1. 半加器半加器3.4.4 加法器加法器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)

59、半加器電路圖加數(shù)本位的和向高位的進(jìn)位一、一、 一位加法器一位加法器 2. 全加器全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡諾圖 AiBiCi-1000111100001010111 Ci的卡諾圖17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(Ai、Bi：加數(shù)， Ci-1

60、：低位來(lái)的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(全加器的邏輯圖和邏輯符號(hào)全加器的邏輯圖和邏輯符號(hào)=1&AiBiCi-1SiCi (a) 邏輯圖 (c) 國(guó)標(biāo)符號(hào)AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符號(hào)CI CO&FA=1111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmS實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為多位加法器。1. 串行進(jìn)位加法器串行進(jìn)位加法器：把多個(gè)一位全加器串聯(lián)起來(lái)，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：（1）結(jié)構(gòu)簡(jiǎn)單； （2）進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。 二、二