第10章數(shù)模和模數(shù)轉(zhuǎn)換

1、概述概述10.1數(shù)數(shù)/模模(D/A)轉(zhuǎn)換器轉(zhuǎn)換器10.2模模/數(shù)數(shù)(A/D)轉(zhuǎn)換器轉(zhuǎn)換器10.3隨著計算機的應(yīng)用范圍越來越廣泛，已由過去的單純的計算工具發(fā)展成為現(xiàn)在復(fù)雜控制系統(tǒng)的核心部分。人們通過計算機能對生產(chǎn)過程、科學(xué)實驗以及軍事控制系統(tǒng)等實現(xiàn)更加有效的自動控制，這也是微型計算機應(yīng)用的一個非常重要的領(lǐng)域。在測控系統(tǒng)中，參與測量和控制的物理量，往往是連續(xù)變化的模擬量，例如溫度、壓力、流量、速度、電壓、電流等，而計算機只能處理數(shù)字量的信息。外界的模擬量要輸入計算機，首先要經(jīng)過模/數(shù)轉(zhuǎn)換器ADC(Analog-Digital Converter)，將其轉(zhuǎn)換成計算機所能接受的數(shù)字量，才能進行運算、加

2、工處理。若計算機的控制對象是模擬量，也必須先把計算機輸出的數(shù)字量經(jīng)過數(shù)/模轉(zhuǎn)換器DAC(Digital-Analog Converter)，將其轉(zhuǎn)換成模擬量形式的控制信號，才能去驅(qū)動有關(guān)的控制對象。D/A轉(zhuǎn)換器是計算機或其它數(shù)字系統(tǒng)與模擬量控制對象之間聯(lián)系的橋梁，它的任務(wù)是將離散將離散的數(shù)字信號轉(zhuǎn)換為連續(xù)變化的模擬信號的數(shù)字信號轉(zhuǎn)換為連續(xù)變化的模擬信號。D/A轉(zhuǎn)換原理轉(zhuǎn)換原理10.2.1D/A轉(zhuǎn)換主要技術(shù)參數(shù)轉(zhuǎn)換主要技術(shù)參數(shù)10.2.2DAC0832及接口電路及接口電路10.2.3DAC1210及接口電路及接口電路10.2.4電路由若干個相同的電路環(huán)節(jié)組成。每個環(huán)節(jié)有兩個電阻和一個開關(guān)，開關(guān)S

3、是按二進制位進行控制的：n該位為1時，開關(guān)將加權(quán)電阻與IOUT1輸出端接通產(chǎn)生電流；n該位為0時，開關(guān)與IOUT2端接通。 n位轉(zhuǎn)換器： 其中，Dn-1D0表示相應(yīng)二進制位，D則表示二進制數(shù)對應(yīng)的十進制數(shù)。圖10.1REFnREFn1n1n221100OUTV)(D/2V)/2D2.D2D2D(2V分辨率分辨率1精度精度2是指D/A轉(zhuǎn)換器所能產(chǎn)生的最小模擬量增量，通常用輸入數(shù)字量的最低有效位(LSB)對應(yīng)的輸出模擬電壓值來表示。D/A轉(zhuǎn)換器位數(shù)越多，輸出模擬電壓的階躍變化越小，分辨率越高。通常用二進制數(shù)的位數(shù)表示，如分辨率為8位的DAC能給出滿量程電壓的1/28的分辨能力。用于衡量D/A轉(zhuǎn)換器

4、在將數(shù)字量轉(zhuǎn)換成模擬量時，所得模擬量的精確程度。表明模擬輸出實際值與理想值之間的偏差，可分為：絕對精度絕對精度相對精度相對精度指在數(shù)字輸入端加有給定的代碼時，在輸出端實際測出的模擬輸出值(電壓或電流)與應(yīng)有的理想輸出值之差。它是由D/A的增益誤差、零點誤差、線性誤差和噪聲等綜合引起的。指在滿量程值校準以后，任一數(shù)字輸入的模擬輸出值與它的理論值之差，實際上就是D/A轉(zhuǎn)換的線性度。在D/A數(shù)據(jù)圖表中，精度特性一般是以滿量程電壓(滿度值)VFS的百分數(shù)或以最低有效位(LSB)的分數(shù)形式給出。DAC0832的邏輯結(jié)構(gòu)和引腳的邏輯結(jié)構(gòu)和引腳1DAC0832的工作方式的工作方式2DAC0832的輸出方式的

5、輸出方式3DAC0832與與CPU的接口的接口4邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)引腳引腳DAC0832內(nèi)部有兩個數(shù)據(jù)緩沖寄存器：8位輸入寄存器和8位DAC寄存器。其轉(zhuǎn)換結(jié)果以一組差動電流IOUT1和IOUT2輸出。8位輸入寄存器的輸入端可直接與CPU的數(shù)據(jù)線相連接。兩個數(shù)據(jù)緩沖寄存器的工作狀態(tài)分別受LE1和LE2控制。當LE1=1時，8位輸入寄存器的輸出隨輸入而變化；當LE1=0時，輸入數(shù)據(jù)被鎖存。同理，8位DAC寄存器的工作狀態(tài)受LE2的控制。 圖10.2DI7DI0：8位數(shù)字量輸入信號，其中DI0為最低位，DI7為最高位。CS：片選輸入信號，低電平有效。WR1：數(shù)據(jù)寫入信號1，低電平有效。 圖10.2圖1

6、0.3ILE：輸入寄存器的允許信號，高電平有效。ILE信號和CS、WR1共同控制選通輸入寄存器。當ILE為高電平、CS和為WR1低電平時，LE1為高電平，輸入寄存器處于直通狀態(tài)，數(shù)字輸出隨數(shù)字輸入變化；否則，LE1為低電平，輸入數(shù)據(jù)被鎖存在輸入寄存器中，輸出端呈保持狀態(tài)。 圖10.2XFER：傳送控制信號，低電平有效。WR2：數(shù)據(jù)寫入信號2，低電平有效。當XFER和WR2為低電平時，使LE2為高電平，DAC寄存器處于直通狀態(tài)，輸出隨輸入變化；否則，將輸入數(shù)據(jù)鎖存在DAC寄存器中。 圖10.2IOUT1：模擬電流輸出1，它是邏輯電平為1的各位輸出電流之和。當輸入數(shù)字為全“1”時，其值最大，為(2

7、55/256)(VREF/Rfb)；當輸入數(shù)字為全“0”時，其值最小，為0。IOUT2：模擬電流輸出2。IOUT1+ IOUT2=常量。Rfb：反饋電阻引出端。反饋電阻被制作在芯片內(nèi)，可以直接接到外部運算放大器的輸出端，用作外部運算放大器的反饋電阻。 圖10.2VREF：參考電壓輸入端?？山诱妷?，也可接負電壓，范圍為-10V+10V。VCC：芯片電源電壓，為+5V+15V。AGND：模擬地。DGND：數(shù)字地。 圖10.2改變DAC0832的有關(guān)控制信號的電平，可使DAC0832處于三種不同的工作方式： 直通方式直通方式單緩沖方式單緩沖方式雙緩沖方式雙緩沖方式當CS、WR1、WR2和XFER都

8、接數(shù)字地，ILE接高電平時，芯片即處于直通狀態(tài)。8位數(shù)字量一旦到達DI7DI0輸入端，就立即進行D/A轉(zhuǎn)換而輸出。在此種方式下，DAC0809不能直接和數(shù)據(jù)總線相連接。 圖10.2使兩個寄存器中任一個處于直通狀態(tài)，另一個工作于受控鎖存器狀態(tài)或兩個寄存器同步受控。一般的做法是將WR2和XFER接數(shù)字地，使DAC寄存器處于直通狀態(tài)。另外把ILE接高電平，CS接端口地址譯碼信號，WR1接CPU系統(tǒng)總線的IOW信號，這樣便可通過執(zhí)行一條輸出指令，選中該端口，使CS和WR1有效，啟動D/A轉(zhuǎn)換。 圖10.2雙緩沖方式的用途是數(shù)據(jù)接收和啟動轉(zhuǎn)換可以異步進行，即在對某數(shù)據(jù)轉(zhuǎn)換的同時，能進行下一數(shù)據(jù)的接收，以

9、提高轉(zhuǎn)換速率?？蓪LE接高電平，WR1和WR2接CPU的IOW，CS和XFER分別接兩個不同的I/O地址譯碼信號。執(zhí)行輸出指令時，WR1和WR2均為低電平。這樣，第一條輸出指令，選中CS端口，把數(shù)據(jù)寫入輸入寄存器；再執(zhí)行第二條輸出指令，選中XFER端口，把輸入寄存器的內(nèi)容寫入DAC寄存器，實現(xiàn)D/A轉(zhuǎn)換。雙緩沖方式的另一用途是可實現(xiàn)多個模擬輸出通道同時進行D/A轉(zhuǎn)換，即在不同的時刻把要轉(zhuǎn)換的數(shù)據(jù)分別打入各D/A芯片的輸入寄存器，然后由一個轉(zhuǎn)換命令同時啟動多個D/A的轉(zhuǎn)換。 圖10.2單極性電壓輸出單極性電壓輸出雙極性電壓輸出雙極性電壓輸出所謂單極性電壓輸出，是指CPU輸出到8位DAC的代碼為

10、00HFFH，經(jīng)D/A轉(zhuǎn)換后輸出的模擬電壓全為負值，或者全為正值。 因為內(nèi)部反饋電阻等于梯形電阻網(wǎng)絡(luò)的R值，則電壓輸出為： REF8fbnREFfbOUT1OUT)V(D/2)R/R)(D/2(VRIV雙極性電壓輸出是在單極性電壓輸出的基礎(chǔ)上再加一級運放，由VREF為第二級運放提供一個偏移電壓。選擇R2=R3=2R1，可以得到：REFREFREFREFOUT1OUT2128)/128V-(DV2(-D/256)V)VV2(VD/A轉(zhuǎn)換器與CPU間的信號連接包括三部分：即數(shù)據(jù)線、地址線和控制線。CPU的輸出數(shù)據(jù)要傳送給D/A轉(zhuǎn)換器，首先要把數(shù)據(jù)總線上的輸出信號連接到D/A轉(zhuǎn)換芯片的數(shù)據(jù)輸入端。若

11、D/A芯片內(nèi)帶有鎖存器，CPU就把D/A芯片當作一個并行輸出端口；若D/A芯片內(nèi)無鎖存器，CPU就把D/A芯片當作一個并行輸出的外設(shè)，二者之間還需增加并行輸出的接口。單緩沖方式單緩沖方式雙緩沖方式雙緩沖方式WR2和XFER直接接地，所以DAC寄存器不受控制。只要CPU執(zhí)行一條輸出指令，使得WR1有效，有效地址譯碼使得CS有效，輸入寄存器和DAC寄存器均處于直通狀態(tài)，立即開始D/A轉(zhuǎn)換。 程序段下面的程序段在執(zhí)行時，可以實現(xiàn)一次D/A轉(zhuǎn)換。程序中假設(shè)要轉(zhuǎn)換的數(shù)據(jù)存于BUF單元。MOV AL，BUF；取數(shù)字量 MOV DX，PORTD；PORTD為DAC端口地址 OUT DX，AL；輸出，進行D/

12、A轉(zhuǎn)換 設(shè)CS的端口地址為320H，XFER的端口地址為321H。CPU執(zhí)行第一條輸出指令，將待轉(zhuǎn)換的數(shù)據(jù)寫入輸入寄存器；再執(zhí)行第二條輸出指令，把輸入寄存器的內(nèi)容寫入DAC寄存器，并啟動D/A轉(zhuǎn)換。執(zhí)行第二條輸出指令時，AL中的數(shù)據(jù)為多少是無關(guān)緊要的，主要目的是使XFER有效。 程序段 MOV DX，320H MOV AL，DATA；DATA為被轉(zhuǎn)換的數(shù)據(jù) OUT DX，AL；將數(shù)據(jù)寫入輸入寄存器 INC DX OUT DX，AL；選通DAC寄存器，啟動D/A轉(zhuǎn)換 DAC1210的邏輯結(jié)構(gòu)和引腳的邏輯結(jié)構(gòu)和引腳1DAC1210與與CPU的接口的接口2邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)引腳引腳DACl210的邏輯

13、結(jié)構(gòu)與DAC0832類似，所不同的是DACl210具有12位的數(shù)據(jù)輸入端，且其12位數(shù)據(jù)輸入寄存器由一個8位的輸入寄存器和一個4位的輸入寄存器組成。兩個輸入寄存器的輸入允許控制都要求CS和WR1為低電平，但8位輸入寄存器的數(shù)據(jù)輸入還要求B1/B2為高電平。 圖10.8DI11DI0：12位數(shù)字量輸入信號，其中DI0為最低位，DI11為最高位。CS：片選輸入信號，低電平有效。WR1：數(shù)據(jù)寫入信號1，低電平有效。當此信號有效時，與B1/B2配合起控制作用。B1/B2：字節(jié)控制信號。此引腳為高電平時，12位數(shù)字量同時送入輸入寄存器；為低電平時，只將12位數(shù)字量的低4位送到4位輸入寄存器。XFER：傳

14、送控制信號，低電平有效，與WR2配合使用。WR2：數(shù)據(jù)寫入信號2，低電平有效。此信號有效時，XFER信號才起作用。 圖10.8 圖10.9IOUT1：模擬電流輸出1。IOUT2：模擬電流輸出2。Rfb：內(nèi)部反饋電阻引腳。VREF：參考電壓。VCC：芯片電源。AGND：模擬地。DGND：數(shù)字地。 圖10.8圖10.10分析分析程序段程序段由于DACl210中的4位輸入寄存器的LE端只受CS和WR1的控制，而8位輸入寄存器的LE端也受CS和WR1的控制，故兩次寫入操作均使4位輸入寄存器的內(nèi)容更新。操作步驟：先使B1/B2端為高電平，將高8位數(shù)據(jù)寫入8位輸入寄存器；再使端B1/B2為低電平，以保護8

15、位輸入寄存器中已寫入的內(nèi)容，同時進行第二次寫入操作。雖然第一次寫入操作時，4位輸入寄存器中也寫入了某個值，但第二次寫入操作后，其中的內(nèi)容便被更改為正確的數(shù)據(jù)了。 圖10.10設(shè)BX寄存器中低12位為待轉(zhuǎn)換的數(shù)字量。START：MOV DX，220H；DAC1210的基地址 MOV CL，4 SHL BX，CL；BX中的數(shù)左移4位 MOV AL，BH；高8位數(shù)AL OUT DX，AL；寫入高8位，進入DAC1210的8位輸入寄存器 INC DX；修改DAC1210的端口地址 MOV AL，BL；低4位數(shù)AL OUT DX，AL；寫入低4位，進入DAC1210的4位輸入寄存器 INC DX；修改D

16、AC1210的端口地址 OUT DX，AL；12位數(shù)據(jù)同時進入12位DAC寄存器，啟動D/A ；轉(zhuǎn)換 HLT 圖10.10A/D轉(zhuǎn)換器是模擬信號源與計算機或其它數(shù)字系統(tǒng)之間聯(lián)系的橋梁，它的任務(wù)是將連續(xù)變化的模擬信號轉(zhuǎn)換為數(shù)字信號，以便計算機或數(shù)字系統(tǒng)進行處理、存儲、控制和顯示。A/D轉(zhuǎn)換原理轉(zhuǎn)換原理10.3.18位位A/D轉(zhuǎn)換芯片轉(zhuǎn)換芯片ADC0809及接口電路及接口電路10.3.3A/D轉(zhuǎn)換主要技術(shù)參數(shù)轉(zhuǎn)換主要技術(shù)參數(shù)10.3.212位位A/D轉(zhuǎn)換芯片轉(zhuǎn)換芯片AD574A及接口電路及接口電路10.3.4實現(xiàn)A/D轉(zhuǎn)換的方法比較多，常見的有計數(shù)器式、逐次逼近式、雙積分式和并行式等，其中應(yīng)用最為

17、廣泛的是逐次逼近式的A/D轉(zhuǎn)換器。逐次逼近式A/D轉(zhuǎn)換器原理框圖如圖10.11所示，主要由D/A轉(zhuǎn)換器、逐次逼近寄存器、比較器以及時序和控制邏輯電路等部分組成。n初始化時，將逐次逼近寄存器各位清零。n轉(zhuǎn)換開始時，先將逐次逼近寄存器最高位置1，送入D/A轉(zhuǎn)換器，經(jīng)D/A轉(zhuǎn)換后生成的模擬量o送入比較器與送入比較器的待轉(zhuǎn)換的模擬量i進行比較，若oi，該位1被保留，否則被清除。然后再置逐次逼近寄存器次高位為1，將寄存器中新的數(shù)字量送D/A轉(zhuǎn)換器，輸出的o再與i比較，若oi，該位1被保留，否則被清除。重復(fù)此過程，直至逼近寄存器最低位確定完畢。n轉(zhuǎn)換結(jié)束后，將逐次逼近寄存器中的數(shù)字量送入緩沖寄存器，得到數(shù)

18、字量的輸出。 分辨率分辨率1精度精度2轉(zhuǎn)換時間轉(zhuǎn)換時間3分辨率是指A/D轉(zhuǎn)換器響應(yīng)輸入電壓微小變化的能力。通常用數(shù)字輸出的最低位(LSB)所對應(yīng)的模擬輸入的電平值表示。若輸入電壓的滿量程為VFS，轉(zhuǎn)換器的位數(shù)為n，則分辨率為 。由于分辨率與轉(zhuǎn)換器的位數(shù)n直接有關(guān)，所以常用位數(shù)來表示分辨率。 FSnV211)絕對精度絕對精度是指輸出端產(chǎn)生給定的數(shù)字代碼，實際需要的模擬輸入值與理論上要求的模擬輸入值之差的最大值。通常用數(shù)字量的最小有效值(LSB)的分數(shù)值來表示絕對精度。例如1LSB、 LSB、 LSB等。2)相對精度相對精度是指在零點滿量程校準后，任意數(shù)字輸出所對應(yīng)模擬輸入量的實際值與理論值之差，

19、用模擬電壓滿量程百分比表示。 2141是指A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時間，即從啟動信號開始到轉(zhuǎn)換結(jié)束并得到穩(wěn)定的數(shù)字輸出量所需的時間。它反映ADC的轉(zhuǎn)換速度，不同的ADC轉(zhuǎn)換時間差別很大。 ADC0809的邏輯結(jié)構(gòu)和引腳的邏輯結(jié)構(gòu)和引腳1ADC0809的轉(zhuǎn)換時序的轉(zhuǎn)換時序2ADC0809的數(shù)據(jù)輸出的數(shù)據(jù)輸出3ADC0809與與CPU的接口的接口4邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)引腳引腳ADC0809有8路模擬開關(guān)，可選通8個模擬通道，允許8路模擬量分時輸入，共用一個A/D轉(zhuǎn)換器進行轉(zhuǎn)換。單極性，量程為0+5V。典型的轉(zhuǎn)換時間為100s。片內(nèi)帶有三態(tài)輸出緩沖器，數(shù)據(jù)輸出端可直接與CPU數(shù)據(jù)總線相連。圖10.

20、12IN7IN0：8路模擬量輸入通道。ADDA、ADDB和ADDC：3個地址輸入端，用以選擇8個模擬量之一。ALE：地址鎖存允許信號。對應(yīng)ALE上升沿，ADDA、ADDB和ADDC地址狀態(tài)送入地址鎖存器中，然后由譯碼器選中一個模擬輸入端進行A/D轉(zhuǎn)換。START：轉(zhuǎn)換啟動信號。START上升沿時，復(fù)位ADC0809；START下降沿時，啟動芯片開始進行A/D轉(zhuǎn)換；在A/D轉(zhuǎn)換期間，START應(yīng)保持低電平。CLK：時鐘信號輸入端。它的頻率范圍為10kHz1280kHz，典型值為640kHz。 圖10.12 圖10.13EOC(End Of Conversion)：轉(zhuǎn)換結(jié)束信號。EOC=0，表示正

21、在進行轉(zhuǎn)換；EOC=1，表示轉(zhuǎn)換結(jié)束。使用中，該狀態(tài)信號既可作為查詢的狀態(tài)標志，又可作為中斷請求信號使用。D7D0：8位數(shù)字量輸出端。為三態(tài)緩沖輸出形式，可以和CPU的數(shù)據(jù)線直接相連。D0為最低位，D7為最高位。OE(Output Enable)：輸出允許信號。用于控制三態(tài)輸出鎖存緩沖器向CPU輸出轉(zhuǎn)換得到的數(shù)據(jù)。 OE=0，輸出數(shù)據(jù)線呈高阻； OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。Vcc：電源電壓，+5V。GND：數(shù)字地。VREF(+)和VREF(-)：VREF(+)接參考電壓的正極，VREF(-)接負極。VREF(-)接地時作為ADC的模擬地。 圖10.12ADC0809內(nèi)部對轉(zhuǎn)換后的數(shù)字量具有鎖

22、存能力，數(shù)字量輸出端D7D0具有三態(tài)功能，只有當輸出允許信號OE為高電平有效時，才將三態(tài)鎖存緩沖器的數(shù)字量從D7D0輸出。對于8位A/D轉(zhuǎn)換器，從輸入模擬量Vin轉(zhuǎn)換為數(shù)字輸出量N的公式為：8)REF()REF()REF(in2VVVVN編程啟動、轉(zhuǎn)換結(jié)束中斷處理編程啟動、轉(zhuǎn)換結(jié)束中斷處理編程啟動、轉(zhuǎn)換結(jié)束查詢處理編程啟動、轉(zhuǎn)換結(jié)束查詢處理只要執(zhí)行輸入指令，控制OE端為高電平即可讀入轉(zhuǎn)換后的數(shù)字量。A/D轉(zhuǎn)換的啟動只要執(zhí)行輸出指令，控制START為正脈沖，并可與讀取數(shù)字量占用同一個I/O地址，設(shè)為220H。ADC0809有8個輸入信號端，但此例中僅使用IN0信號，所以ADDA、ADDB、ADD

23、C均接低電平就可以只選用IN0模擬通道。 圖10.15程序段程序段 ；數(shù)據(jù)段設(shè)置緩沖區(qū) ADTEMP DB 0；本例中僅設(shè)定一個臨時變量 ；代碼段 ；設(shè)置中斷向量等工作 STI；開中斷 MOV DX，220H OUT DX，AL；啟動A/D轉(zhuǎn)換 圖10.15轉(zhuǎn)換結(jié)束時，ADC0809輸出EOC信號，產(chǎn)生中斷請求IRQ2。CPU響應(yīng)中斷后，便轉(zhuǎn)去執(zhí)行中斷服務(wù)程序。中斷服務(wù)程序的主要任務(wù)就是讀取轉(zhuǎn)換結(jié)果，送入緩沖區(qū)。ADINT PROC STI；開中斷 ；保護現(xiàn)場等 MOV DX，220H IN AL，DX；讀取A/D轉(zhuǎn)換后的數(shù)字量 MOV ADTEMP，AL；將轉(zhuǎn)換結(jié)果送到緩沖區(qū) ；關(guān)中斷、恢復(fù)

24、現(xiàn)場等 IRET；中斷返回 ADINT ENDP 圖10.15將轉(zhuǎn)換結(jié)束信號EOC作為狀態(tài)信號，經(jīng)三態(tài)門接入數(shù)據(jù)總線最高位D7。狀態(tài)端口的地址設(shè)為238H。 8個模擬通道的I/O地址分別為220H227H。圖10.16程序段程序段下面的程序段實現(xiàn)將8個模擬通道依次轉(zhuǎn)換并讀取轉(zhuǎn)換結(jié)果的功能。；數(shù)據(jù)段 COUNTER EQU 8 BUF DB COUNTER DUP(0)；設(shè)立數(shù)據(jù)緩沖區(qū)；代碼段 LEA BX，BUF；建立數(shù)據(jù)緩沖區(qū)指針 MOV CX，COUNTER MOV DX，220H；從IN0開始轉(zhuǎn)換START1: OUT DX，AL；啟動A/D轉(zhuǎn)換 PUSH DX MOV DX，238HS

25、TART2: IN AL，DX；讀入狀態(tài)信息 TEST AL，80H；判斷D7位(即EOC狀態(tài)) JZ START2；D7=0，轉(zhuǎn)換未結(jié)束，繼續(xù)查詢 POP DX IN AL，DX；讀取轉(zhuǎn)換后的數(shù)據(jù) MOV BX，AL；將數(shù)據(jù)存入緩沖區(qū) INC BX INC DX LOOP START1；轉(zhuǎn)向下一個模擬通道 ；數(shù)據(jù)處理 圖10.16AD574A的邏輯結(jié)構(gòu)和引腳的邏輯結(jié)構(gòu)和引腳1AD574A的控制邏輯的控制邏輯2AD574A的單極性與雙極性輸入方式的單極性與雙極性輸入方式3AD574A與與CPU的接口舉例的接口舉例4邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)引腳引腳轉(zhuǎn)換時間為2535s。片內(nèi)有數(shù)據(jù)輸出寄存器，并有三態(tài)輸出的控制邏輯?？蛇M行12位轉(zhuǎn)換，也可作8位轉(zhuǎn)換；轉(zhuǎn)換結(jié)果可直接12位輸出，也可先輸出高8位，后輸出低4位?？芍苯优c8位或16位的CPU接口。輸入可設(shè)置為單極性，也可設(shè)成雙極性。片內(nèi)有時鐘電路，無需外部時鐘。 圖10.17DB1