EDA課程設(shè)計(jì)八位數(shù)碼管掃描顯示電路的設(shè)計(jì)資料

1、eda技術(shù)及應(yīng)用課程設(shè)計(jì)報(bào)告題 目：八位數(shù)碼管掃描顯示電路的設(shè)計(jì)院（系）：機(jī)電與自動(dòng)化學(xué)院專(zhuān)業(yè)班級(jí)：電氣自動(dòng)化技術(shù) 1001學(xué)生姓名：學(xué) 號(hào)： 20102822018指導(dǎo)教師：何為2012年6月10日至2012年6月23日-19 -eda術(shù)及應(yīng)用課程設(shè)計(jì)任務(wù)書(shū)、設(shè)計(jì)題目八位數(shù)碼管掃描顯示電路的設(shè)計(jì) 二、設(shè)計(jì)主要內(nèi)容本課題要求掌握使用 quartus ii設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法。學(xué)習(xí) vhdl基本邏輯電路的綜合設(shè)計(jì)應(yīng)用。掌握 vhdl語(yǔ)言的語(yǔ)法規(guī)范，掌握時(shí)序電 路描述方法。掌握多個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示的原理及設(shè)計(jì)方法。設(shè)計(jì)一個(gè)八位數(shù)碼管共陰極動(dòng)態(tài)掃描顯示控制電路，要求顯示學(xué)生自己的學(xué) 號(hào)

2、。利用實(shí)驗(yàn)室設(shè)備完成系統(tǒng)設(shè)計(jì)并進(jìn)行運(yùn)行調(diào)試。1、具體設(shè)計(jì)內(nèi)容如下：(1)靜止顯示學(xué)號(hào)；(2)動(dòng)態(tài)循環(huán)顯示學(xué)號(hào)。2、提供設(shè)計(jì)報(bào)告，報(bào)告要求包括以下內(nèi)容：設(shè)計(jì)思路、設(shè)計(jì)輸入文件、設(shè)計(jì) 與調(diào)試過(guò)程、模擬仿真結(jié)果和設(shè)計(jì)結(jié)論。三、原始資料1、led顯示模塊原理lem段碼和位碼之分，所謂段碼就是讓 led顯示出“8.”的八位數(shù)據(jù)，一般 情況下要通過(guò)一個(gè)譯碼電路，將輸入的4位2進(jìn)制數(shù)轉(zhuǎn)換為與led顯示對(duì)應(yīng)的8位 段碼。位碼也就是led的顯示使能端，對(duì)于共陽(yáng)級(jí)的led而言，高電平使能。要讓 8個(gè)led同時(shí)工作，顯示數(shù)據(jù)，就是要不停的循環(huán)掃描每一個(gè)ler并在使能每一個(gè)led的同時(shí)，輸入所需顯示的數(shù)據(jù)對(duì)應(yīng)的 8位

3、段碼。雖然8個(gè)led是依次顯示， 但是受視覺(jué)分辨率的影響，看到的現(xiàn)象是 8個(gè)led同時(shí)工作。多個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示，是將所有數(shù)碼管的相同段并聯(lián)在一起，通過(guò)選通信 號(hào)分時(shí)控制各個(gè)數(shù)碼管的公共端，循環(huán)點(diǎn)亮多個(gè)數(shù)碼管，并利用人眼的視覺(jué)暫留現(xiàn) 象，只要掃描的頻率大于50hz,將看不到閃爍現(xiàn)象。2、系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對(duì)照表硬件資源元件引腳ep3c5i腳序號(hào)電路使用說(shuō)明led數(shù)碼顯示a133該部分電路為固定 電路。使用led數(shù)碼顯示 時(shí)請(qǐng)按照器件引腳 分配表進(jìn)行引腳分 配后再卜載到芯片 中。b135c136d137e138f141g142dp12874ls138s1125s2126s31273、l

4、ed連接圖4、課程設(shè)計(jì)使用設(shè)備(1) eda及sopc綜合實(shí)驗(yàn)平臺(tái);(2)導(dǎo)線若干；(3) pc 機(jī)；(4) quartus ii開(kāi)發(fā)工具軟件。四、要求的設(shè)計(jì)成果(5) 根據(jù)控制要求設(shè)計(jì)硬件電路原理圖。(6) 編寫(xiě)用于系統(tǒng)仿真的vhdl源程序。(7) 系統(tǒng)仿真及驗(yàn)證結(jié)果。(8) 編寫(xiě)eda技術(shù)及應(yīng)用課程設(shè)計(jì)報(bào)告，課程設(shè)計(jì)報(bào)告內(nèi)容包括：設(shè)計(jì)方案、課程設(shè)計(jì)過(guò)程和設(shè)計(jì)思想、方法、原理。畫(huà)出系統(tǒng)的原理圖。vhdl語(yǔ)言程序及仿真波形。參考資料、參考書(shū)及參考手冊(cè)。 其他需要說(shuō)明的問(wèn)題，例如操作說(shuō)明、程序的調(diào)試過(guò)程、遇到的問(wèn)題及解 決方法、對(duì)課程設(shè)計(jì)的認(rèn)識(shí)和建議等?？删幊炭刂破骷夹g(shù)課程設(shè)計(jì)報(bào)告可以手寫(xiě)，也可

5、以用電腦編排打印， 報(bào)告格式按照華中科技大學(xué)武昌分校課程設(shè)計(jì)管理辦法執(zhí)行。課程設(shè)計(jì)報(bào)告要 求內(nèi)容正確完整，圖表清晰，敘述簡(jiǎn)明，語(yǔ)句通順，字?jǐn)?shù)不得少于2000漢字。 課程設(shè)計(jì)報(bào)告按封面、任務(wù)書(shū)、設(shè)計(jì)說(shuō)明書(shū)、圖紙、實(shí)物照片貼頁(yè)(實(shí)物照 片貼在a4復(fù)印紙上)、成績(jī)?cè)u(píng)定表的順序裝訂。五、進(jìn)程安排內(nèi)容時(shí)間下達(dá)課程設(shè)計(jì)任務(wù)書(shū)。講解課程設(shè)計(jì)的任務(wù)與要求、 進(jìn)度安排、指導(dǎo)時(shí)間、注意事項(xiàng)、提供參考資料。學(xué)生到 實(shí)驗(yàn)室熟悉設(shè)備。1天搜集資料、方案論證、初步設(shè)計(jì)。1天設(shè)計(jì)vhdls言程序。2天在實(shí)驗(yàn)裝置上進(jìn)行硬件測(cè)試。3天方案優(yōu)化、總結(jié)完善、整理資料、撰寫(xiě)課程設(shè)計(jì)報(bào)告。2天答辯、課程設(shè)計(jì)總結(jié)。1天共計(jì)10天（2周）

6、六、主要參考資料1鄭燕，赫建國(guó).基于vhdl與quartus ii軟件的可編程邏輯器件應(yīng)用于開(kāi)發(fā).北 京:國(guó)防工業(yè)出版社，2011.2 altera. pin information for the cyclone iii ep3c10 device. san jos:altera corp, 2008.3潘松，黃繼業(yè).eda 技術(shù)實(shí)用教程一一vhdl版.北京:科學(xué)出版社，2010.指導(dǎo)教師（簽名）：20年 月 日1 .課程設(shè)計(jì)題目及要求 71.1 課程設(shè)計(jì)題目71.2 課程設(shè)計(jì)要求71.3 系統(tǒng)總體方案設(shè)計(jì)72 . led的工作原理82.1 led工作原理82.2 led動(dòng)態(tài)掃描顯示原理93

7、 .系統(tǒng)設(shè)計(jì)93.1 硬件電品&設(shè)計(jì)93.2 vhdl代碼設(shè)計(jì)94 .運(yùn)行調(diào)試,134.1 時(shí)序仿真134.2 硬件邏4?驗(yàn)證 ,154.3 調(diào)試結(jié)果分析 164.4 調(diào)試中出現(xiàn)的問(wèn)題及解決方法 165 總結(jié),166 .參考文獻(xiàn)177 .附錄1系統(tǒng)硬件電路圖 18附錄2實(shí)物照片191 .課程設(shè)計(jì)題目及要求1.1 課程設(shè)計(jì)題目八位數(shù)碼管靜態(tài)掃描顯示電路的設(shè)計(jì)1.2 課程設(shè)計(jì)要求本課題要求掌握使用quartus ii設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法。學(xué)習(xí) vhdl基本邏輯電路的綜合設(shè)計(jì)應(yīng)用。掌握 vhdl語(yǔ)言的語(yǔ)法規(guī)范，掌握時(shí)序 電路描述方法。掌握多個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示的原理及設(shè)計(jì)方法。設(shè)

8、計(jì)一個(gè)八位數(shù)碼管共陰極動(dòng)態(tài)掃描顯示控制電路，要求顯示學(xué)生自己的學(xué)號(hào)。利用實(shí)驗(yàn)室設(shè)備完成系統(tǒng)設(shè)計(jì)并進(jìn)行運(yùn)行調(diào)試。1.3 系統(tǒng)總體方案設(shè)計(jì)設(shè)計(jì)流程圖如下：首先，我們要對(duì)所要設(shè)計(jì)的八位數(shù)碼管靜態(tài)掃描顯示電路充分理解，同時(shí)在了解了所給的硬件器材的基礎(chǔ)上需進(jìn)行 “源程序的編輯和編譯”一一用一定的邏 輯表達(dá)手段將設(shè)計(jì)表達(dá)出來(lái)；其次要進(jìn)行“邏輯綜合” 一一將用一定的邏輯表達(dá) 手段表達(dá)出來(lái)的設(shè)計(jì)，經(jīng)過(guò)一系列的操作，分解成一系列的基本邏輯電路及對(duì)應(yīng) 關(guān)系；然后要進(jìn)行“目標(biāo)器件的布線/適配”一一在選定的目標(biāo)器件中建立這些 基本邏輯電路及對(duì)應(yīng)關(guān)系；最后，目標(biāo)器件的編程下載一一將前面的軟件設(shè)計(jì)經(jīng) 過(guò)編程變成具體的設(shè)計(jì)

9、系統(tǒng)，同時(shí)在設(shè)計(jì)過(guò)程中要進(jìn)行有關(guān)“仿真”一一模擬有 關(guān)設(shè)計(jì)結(jié)果，看是否與設(shè)計(jì)構(gòu)想相符。系統(tǒng)結(jié)構(gòu)框圖如下：硬件資源元件引腳ep3c弓唧序號(hào)電路使用說(shuō)明led數(shù)碼顯示a133該部分電路為固定 電路。使用led數(shù)碼顯示 時(shí)請(qǐng)按照器件引腳 分配表進(jìn)行引腳分 配后再卜載到芯片 中。b135c136d137e138f141g142dp12874ls138s1125s2126s31272 . led的工作原理2.1 led工作原理led為分段式半導(dǎo)體顯示器，通常稱為七段發(fā)光二極管顯示器。下圖為七段 發(fā)光二極管顯示器共陰極和共陽(yáng)極的電路圖。對(duì)共陰極顯示器的公共端應(yīng)接地， 給a-g輸入相應(yīng)高電平，對(duì)應(yīng)字段的發(fā)光

10、二極管顯示十進(jìn)制數(shù)；對(duì)共陽(yáng)極的公共 端應(yīng)接+5v電源，給a-g輸入端相應(yīng)低電平，對(duì)應(yīng)字段的發(fā)光二極管也顯示十進(jìn) 制數(shù)。fl t lb iw edcomc dtp (a)外影dip g f e d c b a dip« f e d c bacomcob4十5v(o)共幗極(c)共陰極2.2 led動(dòng)態(tài)掃描顯示原理led有段碼和位碼之分，所謂段碼就是讓 led顯示出“8.”的八位數(shù)據(jù)，一 般情況下要通過(guò)一個(gè)譯碼電路，將輸入的4位2進(jìn)制數(shù)轉(zhuǎn)換為與led顯示對(duì)應(yīng)的 8位段碼。位碼也就是led的顯示使能端，對(duì)于共陽(yáng)級(jí)的led而言，高電平使能。 要讓8個(gè)led同時(shí)工作，顯示數(shù)據(jù)，就是要不停的循環(huán)

11、掃描每一個(gè) led,并在使 能每一個(gè)led的同時(shí)，輸入所需顯示白數(shù)據(jù)對(duì)應(yīng)的8位段碼。雖然8個(gè)led依 次顯示，但是受視覺(jué)分辨率的影響，看到的現(xiàn)象是 8個(gè)led同時(shí)工作。多個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示，是將所有數(shù)碼管的相同段并聯(lián)在一起， 通過(guò)選通 信號(hào)分時(shí)控制各個(gè)數(shù)碼管的公共端，循環(huán)點(diǎn)亮多個(gè)數(shù)碼管，并利用人眼的視覺(jué)暫 留現(xiàn)象，只要掃描的頻率大于 50hz,將看不到閃爍現(xiàn)象。3系統(tǒng)設(shè)計(jì)3.1硬件電路設(shè)計(jì)范 taw "jlsj x x & u grl-i.>/ mllg、1 (i白川uf%; 1 i i r阻fej、ij rr.lvw mm:j巨版3.2 vhdl程序設(shè)計(jì)librar

12、y ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_signed.all;entity scan_seg8 isport(clk3,clk5:in std_logic;rst: in std_logic;seg_da:out std_logic_vector(7 downto 0);seg_sel:out std_logic_vector(2 downto 0);end scan_seg8;architecture a

13、do of scan_seg8 issignalseg_buf1,seg_buf2,seg_buf3,seg_buf4,seg_buf0:std_logic_vector(3 downto 0);signal seg_buf5,seg_buf6,seg_buf7,seg_buf8:std_logic_vector(3 downto 0);signal seg_cnt:std_logic_vector(2 downto 0);signal seg_temp:std_logic_vector(3 downto 0);signal clk:std_logic;beginprocess(clk5)be

14、ginif clk5'event and clk5='1' then clk<=not clk;end if;end process;process(clk5,rst)beginif clk5' event and clk5='1' thenif clk='1' thenseg_buf1<="0010"seg_buf2<="0010"seg_buf3<="1000"seg_buf4<="0010"seg_buf5<=

15、"0000"seg_buf6<="0001"seg_buf7<="0000"seg_buf8<="0010"elseseg_buf1<="1111"seg_buf2<="1111"seg_buf3<="1111"seg_buf4<="1111"seg_buf5<="1111"seg_buf6<="1000"seg_buf7<="

16、0001"seg_buf8<="0000"end if;end if;end process;process (clk3,rst)beginif clk3' event and clk3='1' thenif rst='1' then seg_cnt<="000"elseseg_cnt<=seg_cnt+1;end if;end if;end process;seg_sel<=seg_cnt;process(seg_cnt,seg_buf1,seg_buf2,seg_buf3,se

17、g_buf4,seg_buf5,seg_buf6 ,seg_buf7,seg_buf8)begincase seg_cnt iswhen o"0" => seg_temp<=seg_buf1;when o"1" => seg_temp<=seg_buf2;when o"2" => seg_temp<=seg_buf3;when o"3" => seg_temp<=seg_buf4;when o"4" => seg_temp<=seg_b

18、uf5;when o"5" => seg_temp<=seg_buf6;when o"6" => seg_temp<=seg_buf7;when o"7" => seg_temp<=seg_buf8;when others=> seg_temp<="xxxx"end case;end process;process(seg_temp)begincase seg_temp iswhen "0000"=> seg_da<="001

19、11111”;when "0001"=> seg_da<="00000110”;when "0010"=> seg_da<="01011011”;when "0011"=> seg_da<="01001111”;when "0100"=> seg_da<="01100110”;when "0101"=> seg_da<="01101101" when "0110&qu

20、ot;=> seg_da<="01111101" when "0111"=> seg_da<="00000111" when "1000"=> seg_da<="01111111" when "1001"=> seg_da<="01101111" when "1010"=> seg_da<="01110111" when "1011"=&

21、gt; seg_da<="01111100”;when "1100"=> seg_da<="00111001" when "1101"=> seg_da<="01011110" when "1110"=> seg_da<="01111001" when "1111"=> seg_da<="00000000" when others=> null;end case;en

22、d process;end architecture ado;4運(yùn)行調(diào)試4.1 時(shí)序仿真(1) 建立波形文件。選擇file項(xiàng)及其new,再選擇new窗中的 waveform editer.項(xiàng)，打開(kāi)波形編輯窗。(2)輸入信號(hào)節(jié)點(diǎn)。在波形編輯窗的上方選擇node項(xiàng)，在下拉菜單中選擇輸入信號(hào)，在彈出的窗口中首先點(diǎn)擊list鍵，這時(shí)左窗口將列出設(shè)計(jì)所以信號(hào) 節(jié)點(diǎn)。由于設(shè)計(jì)者有時(shí)只需要觀察其中部分信號(hào)的波形，因此要利用中間的“=>”鍵將需要觀察的信號(hào)選到右欄中，然后點(diǎn)擊ok鍵即可將測(cè)試信號(hào)。(3)設(shè)置波形參量。波形編輯窗中已經(jīng)調(diào)入了所有節(jié)點(diǎn)信號(hào)，在為編輯窗 輸出信號(hào)測(cè)試前，首先設(shè)定相關(guān)的仿真參數(shù)。

23、(4)設(shè)定仿真時(shí)間寬度。選擇file項(xiàng)及其end time選項(xiàng)，在end time選擇 窗中選擇適當(dāng)?shù)姆抡鏁r(shí)間域，以便有足夠長(zhǎng)的觀察時(shí)間。(5)波形文件存盤(pán)。選擇file項(xiàng)及其save as項(xiàng)，按ok鍵即可。(6)運(yùn)行仿真器，觀察分析波形。選中“processing'菜單下的"start siulation”， 直到出現(xiàn)“simulation was successful對(duì)話框。把所有的參數(shù)都設(shè)定好了之后， 就可以觀察相關(guān)的波形了。3 licjiollim gub li期咖。_工 咖mi螂麗x _肌川i. 廊畫(huà) .岫咖 _ioi x iio k in i no k mm 曲1

24、165nl190 及 iw*v* 0t2k statend】g m 200 pbi imp n 叫n 詢 gki 處,u nop” 獺口俄酒 ph 獺 phi 菊 pm xop” 3mpm 坳 pmiti0wi“l(fā)moiinni，:加成舊廠 oociitujlqlolidlxoooosox01l0101附x111(m0i00)<1m t | |tm 】| j|:->q i<4« )01110d1uii1 xoio(ki:xrmoi皿i工 .0i111ei_曲ple】；13，*工“1 1 puo iin_x» 1«l_a仇。zdcill4.2 硬件

25、邏輯驗(yàn)證(1)確認(rèn)已經(jīng)打開(kāi)了工程scan_seg8。(2)打開(kāi)“assignments”菜單下的“ pins”命令，打開(kāi)引腳鎖定窗口。(3)用鼠標(biāo)雙擊“to”欄中的“ <<new>m,再出現(xiàn)的下拉欄中選擇本工程要 鎖定的端口信號(hào)名(例如clk ),然后雙擊對(duì)應(yīng)的“l(fā)ocation ”欄中的“<<new>>, 在出現(xiàn)的下拉欄中選擇對(duì)應(yīng)端口信號(hào)名的器件引腳(例如對(duì)應(yīng)clk ,應(yīng)選擇29)。olt|xcutplewc10e1ws(4)按前面提到的引腳信息添加鎖定引腳，全部輸入后單擊工具欄上的保存 按鈕，保存引腳設(shè)置。當(dāng)冒個(gè)引腳鎖定后，我們?cè)凇?to”欄下看到

26、該引腳將是斜 體顯示的，其他未鎖定引腳則是正體顯示。保持完畢，必須再編譯適配一次，才 能將引腳鎖定到最終的下載文件中，此后就可以將編譯好的sof文件下載到實(shí)驗(yàn) 系統(tǒng)的fpg9去了。 l.r.u. 11 .rm. q.里j e北/ jfitff rikjhjodsnankorktianiiqbankvref&nupstandardresanwlgrau|伊33rpdtf1n,»6的m25¥陽(yáng)心)審 clk5rputf'n_895ef5_nq£5“曲&)中r5tirpjt06anicj1£,5"如口t 2g_dfl7outp

27、utf1nj2b3b3jnqe,5¥(def4*)二:1:中.j> 5eg_m6outputpin j 42w格刖2.5v(defedt)一訶71t 3egj1a國(guó)pin j社3防川之訃陽(yáng)潮5e詡jt 5egjw4outputpin究wesjri?.5v(defedt)=：rp 1> 5eg_m前ouwp1nj37ak.no2.5 v (def ajt)密jloutputf1nj.36gbajnq瑞丫陽(yáng)遍5匚二叫：1> 5egjm(l)outputf1nj35市e3jj02.5 v (def a*)hn 一，叩 jjt seg_<0outputf1n_133a

28、b_waesyttfefaa)復(fù)工:叫？ jt 5eg_5elf2outputpiu27i吼no2.5興時(shí)曲5ec汨億jot 5eg_5elioutputpn_13&7b7_nq猛丫倒4dt)無(wú)工五u二1* 5eg_5elfoqtls 比pin257b7jwf.5¥陽(yáng)通4.3 調(diào)試結(jié)果分析將生成的sof文件通過(guò)下載線下載到實(shí)驗(yàn)箱中，進(jìn)行相關(guān)的調(diào)試后正確顯 示了自己的學(xué)號(hào)。比如我的學(xué)號(hào)為20102822018, 8位數(shù)碼管顯示的內(nèi)容應(yīng)為20102822,018xxxxx。那么實(shí)驗(yàn)就已經(jīng)成功了。4.4 調(diào)試中出現(xiàn)的問(wèn)題及解決方法由于是第一次做這種課程設(shè)計(jì)。所以，難免會(huì)遇到一些問(wèn)題。在將程序下載 到試驗(yàn)箱上時(shí)，沒(méi)有能如期望那樣顯示自己的學(xué)號(hào)。 然后，我又從程序出發(fā)檢查 了一遍，發(fā)現(xiàn)沒(méi)有錯(cuò)誤，然后我又進(jìn)行了一次功能仿真發(fā)現(xiàn)波形圖也沒(méi)有問(wèn)題。 所以，我就可以大膽的排除程序