假同期試驗方法改進(jìn)和波形研究

1、假同期試驗方法改進(jìn)和波形研究摘要：根據(jù)現(xiàn)行假同期試驗方法，對于雙母線接 線方式下的假同期試驗隔離點進(jìn)行優(yōu)化選擇，同時對于假同 期試驗中錄取的波形進(jìn)行分析。abstract : according to current simulating synchronization test method , the paper makes optimization selection for isolation point for double bus connection mode and does waveform analysis關(guān)鍵詞：假同期；脈動電壓；導(dǎo)前時間key words:simulat

2、ing synchronization； ripplevoltage； leading time中圖分類號：u673.37文獻(xiàn)標(biāo)識碼：a文章編號：1006-4311 (2013) 29-0034-020引言目前，利用自動準(zhǔn)同期裝置將發(fā)電機(jī)投入系統(tǒng)已經(jīng)成為 主流方式，而為了確保自動準(zhǔn)同期裝置能夠正常正確工作， 在正式并列之前，必須經(jīng)過同期定向及假同期試驗進(jìn)行檢 查，錄波，比對波形，并根據(jù)試驗結(jié)果進(jìn)行參數(shù)調(diào)節(jié)后，方 能正式進(jìn)行同期操作。假同期試驗的目的確保同期系統(tǒng)控 制、回路能夠正常工作，并且檢查導(dǎo)前時間整定合適。1假同期試驗內(nèi)容在做自動準(zhǔn)同期系統(tǒng)假同期試驗時，待并斷路器及其隔 離開關(guān)應(yīng)在分閘位置

3、，斷開合閘輸出回路，并且拉開隔離開 關(guān)的交直流操作控制電源小開關(guān)（防止隔離開關(guān)誤動）。采 取防止斷路器合上后機(jī)組自動加載的措施，準(zhǔn)備采用錄波儀 觀察和錄取波形。發(fā)電機(jī)開機(jī)后，人為使轉(zhuǎn)速和電壓偏離額定值，投入同 期裝置，觀察同步表轉(zhuǎn)向應(yīng)正確（待并側(cè)頻率高于系統(tǒng)側(cè)頻 率時同步表燈光按順時針方向依次點亮，反之則按逆時針方 向依次點亮）。發(fā)出的調(diào)速、調(diào)壓脈沖亦應(yīng)全部正確。接入同期合閘回路，投入同期裝置，同期裝置在滿足條 件時發(fā)出合閘脈沖合上待并斷路器。從所錄波形觀察，斷路 器應(yīng)在一次系統(tǒng)兩側(cè)相角差為0。位置合上。如在非0°位 置合閘，則應(yīng)修改整定的導(dǎo)前時間。2假同期試驗方法探討針對假同期試驗

4、的內(nèi)容，不同的電氣主接線形式，假同 期試驗的試驗方法也不相同，以圖1雙母線接線為例，在假 同期試驗時（見圖1中方案1）,取i母線為試驗?zāi)妇€為例， 一般的試驗方式是將1g作為假同期試驗隔離點，即在試驗 前斷開1g,及1g控制動力電源，短接電壓切換裝置中的1g 輔助接點，將i母電壓（系統(tǒng)電壓切換后）送至同期裝置， 由于同期裝置的啟動指令受到1g位置閉鎖，還需在dcs中 強(qiáng)制刀閘i母刀閘（1g）在合閘位置。具備條件后，啟動同 期裝置，同期裝置將分別根據(jù)系統(tǒng)電壓（i母tv來），發(fā)電 機(jī)側(cè)電壓（主變高壓側(cè)tv來）的幅值，頻率。進(jìn)行調(diào)頻， 調(diào)壓操作，滿足同步并列條件后合并列斷路器進(jìn)行假同期試 驗。假同期試

5、驗完成后，跳開并列斷路器，恢復(fù)試驗前措施, 斷開電壓切換箱中短接線，解除dcs中強(qiáng)制條件。為后續(xù)發(fā) 電機(jī)并網(wǎng)做試驗準(zhǔn)備。在此試驗方案下，試驗前做措施，試 驗后恢復(fù)措施，都使試驗過程復(fù)雜，消耗試驗時間。本文提供了另外一種思路，即通過選擇不同于傳統(tǒng)試驗 方式下的隔離點位置，同樣以取i母線為試驗?zāi)妇€，取3g 為隔離點，直接合上1g,與1g位置相關(guān)的回路，邏輯將自 動滿足條件，母線電壓將正常切換進(jìn)同期裝置，不需要進(jìn)行 短接1g接點及試驗后的恢復(fù)工作。另外3g位置不作為同期 啟動條件，因此不需要強(qiáng)制邏輯及試驗后恢復(fù)邏輯。為整個 試驗節(jié)省了時間。3假同期試驗中錄取的波形分析一般的假同期過程中會錄取脈振電壓

6、、裝置合閘輸出接 點和斷路器輔助接點。而在未并列前發(fā)電機(jī)電壓系統(tǒng)電壓如 下所示：分別用下標(biāo)s, g來區(qū)分系統(tǒng)電壓于發(fā)電機(jī)電壓，下面 通過計算來分析假同期及同期中的波形。us=uscos （?棕 st+?茲 s） ug=ugcos （?棕 gt+?茲g) 如果直接錄取pt二次側(cè)，脈振電壓即us-ug=uscos （?棕 st+?茲 s） -ugcos （?棕 gt+?茲 g）為了簡化計算，考慮到并網(wǎng)前發(fā)電機(jī)電壓與系統(tǒng)電壓幅 值接近，頻率接近，us=ug=u, ?棕s二？棕薩？棕貝1|,利用公式，us-ug=-2ulsinbt+b sinlbt+b=-2usint+sin （）=-2usin （）

7、 sin （?棕 t+?茲）=2ucsin （?棕 t+? 茲）其中，uc=usin （）二常數(shù)，？茲二二常數(shù)所以，并網(wǎng)前系統(tǒng)電壓與發(fā)電機(jī)電壓差也近似為三角函 數(shù)，只不過該函數(shù)最大值不超過系統(tǒng)電壓（發(fā)電機(jī)電壓）的 兩倍，因此若直接引用pt二次電壓進(jìn)入錄波裝置，需要考 慮裝波形記錄裝置通道是否匹配。由于受到近似計算的影響 （系統(tǒng)電壓與發(fā)電機(jī)電壓的電壓幅值與頻率略有差異），所 以該三角函數(shù)的曲線更為復(fù)雜且并不穩(wěn)定。由該函數(shù)，通過 修正近似計算，我們可以得出假同期錄波的電壓大致為如下 形狀：下面圖片分別為現(xiàn)場錄取的假同期波形，波形基本與理 論計算修正后相符。在錄制電壓波形的同時，通過引入合閘指令，與并列斷 路器位置反饋，可以判斷導(dǎo)前時間是否整定合適，斷路器合 閘是否為最佳時間。如下圖：4結(jié)論本文通過對于雙母線接線方式下假同期過程中隔離點 的做出了優(yōu)化選擇，避免了為做假同期試驗而進(jìn)行的臨時措 施，簡化了操作步驟，節(jié)省了試驗時間。由于同期試驗穿插 與機(jī)組整套啟動試驗期間，同期試驗的試驗時間也決定了電 氣整套啟動試驗時間，縮短試驗時間實現(xiàn)快速并網(wǎng)對滿足系 統(tǒng)負(fù)荷平衡及減少機(jī)組空轉(zhuǎn)能耗有重要意義。另外對于假同 期試驗中錄制的波形進(jìn)行理論分析，并結(jié)合實際試驗波形對 比驗