組成原理設(shè)計(jì)報(bào)告內(nèi)容指導(dǎo)_第1頁(yè)
組成原理設(shè)計(jì)報(bào)告內(nèi)容指導(dǎo)_第2頁(yè)
組成原理設(shè)計(jì)報(bào)告內(nèi)容指導(dǎo)_第3頁(yè)
組成原理設(shè)計(jì)報(bào)告內(nèi)容指導(dǎo)_第4頁(yè)
組成原理設(shè)計(jì)報(bào)告內(nèi)容指導(dǎo)_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、【課程設(shè)計(jì)內(nèi)容】題目:16位模型機(jī)設(shè)計(jì)一指令系統(tǒng)及寄存器組設(shè)計(jì)(根據(jù)你的題目修改此處題目,例如:指令系統(tǒng)及寄 存器組設(shè)計(jì))1、指令系統(tǒng)設(shè)計(jì):(寫(xiě)上你的題目所要求的指令的助記符、格式、功能等內(nèi)容)2、模型機(jī)硬件設(shè)計(jì):(寫(xiě)上你的題n內(nèi)容2所要求的邏輯電路的名稱(chēng)、功能等內(nèi)容,沒(méi)有內(nèi)容2的則 不用寫(xiě))3、邏輯電路設(shè)計(jì):('弓上你的題目?jī)?nèi)容3所要求的邏輯電路的名稱(chēng)、功能等內(nèi)容)【系統(tǒng)設(shè)計(jì)】1、模型機(jī)邏輯椎圖(參見(jiàn)硬件課程設(shè)計(jì)講義.ppt的整機(jī)邏輯框圖、芯片引腳及cpu邏輯框圖,二 個(gè)圖都畫(huà)上,在cpu邏輯框圖上可以做一些標(biāo)識(shí),如控制信號(hào)等)2、指令系統(tǒng)設(shè)計(jì)(指令類(lèi)型、尋址方式,參見(jiàn)硬件課程設(shè)計(jì)講

2、義.ppt(要稍作幣理)及模型機(jī)指 令系統(tǒng)一56條.doc)3、微操作控制信號(hào)(參見(jiàn)硬件課程設(shè)計(jì)講義.ppt,26個(gè)都'弓上)4、指令執(zhí)行流程(包括指令、指令功能、指令格式、找方式、指令執(zhí)行流程。參見(jiàn)破件課程設(shè)計(jì) 講義.ppt及指令流程及硬件一部分.doc,只寫(xiě)“収指”及你的題目要求的指令的流程,分別用表格 及流程圖形式表示)【系統(tǒng)實(shí)現(xiàn)】1、模型機(jī)實(shí)現(xiàn)(微操作控制信號(hào)實(shí)現(xiàn)的vhdl描述,只嗎木人題目要求的指令及其所涉及的控制信號(hào), 內(nèi)容2要求的邏輯電路的圖形符號(hào)表示、功能、及其vhdl描述)(參見(jiàn)模型機(jī)設(shè)計(jì)一部分.doc»)(1)邏輯電路的圖形符號(hào)表示、功能(寫(xiě)上你的設(shè)計(jì))(

3、2)指令所涉及的微操作控制信號(hào)(寫(xiě)上你的設(shè)計(jì))(3)系統(tǒng)實(shí)現(xiàn)(填下血vhdl程序)library ieee;use ieee.std logic 1164.all;use ieee.std logic unsigned.all;entity cpu2004 isgeneric(all_zero:std_logic_vector( 15 downto 0) := “0000000000000000“;int.enter: std_logic_vector( 15 downto 0) := ”()()()()()()()()111(x)()()()“;int_code : std_logic_ve

4、ctor( 15 downto 0) := “0000000010111000"datawidth: integer := 16;十六位機(jī));port(cpu引腳描述,寫(xiě)上你的設(shè)計(jì));end cpu2004;architecture behavior of cpu2004 is信號(hào)定義,寫(xiě)上你的題目涉及的信號(hào)的定義begin內(nèi)容2的邏輯電路的vhdl描述,寫(xiě)上你的設(shè)計(jì)一微控制信號(hào)viidl描述,寫(xiě)上你的設(shè)計(jì)下而進(jìn)程將根據(jù)指令操作碼設(shè)置指令周期數(shù),即ct二?,寫(xiě)上題目要求指令的周期數(shù)即可,填??jī)?nèi)容process(i_bus)variable inst:std logic-vector(

5、7 dowxto 2);begininst :=?取操作碼case inst iswhen ?二ct<= ?;寫(xiě)上所設(shè)計(jì)的指令exd case;exd process; end behavior;2、邏輯電路設(shè)計(jì)(題n內(nèi)容3要求的邏輯電路的圖形符號(hào)農(nóng)示、功能、及其vhdl描述)【系統(tǒng)測(cè)試】(內(nèi)容2與內(nèi)容3所要求的邏輯電路的測(cè)試(仿真)的方法、時(shí)序圖、時(shí)序分析、結(jié)論等內(nèi)容。可 以將結(jié)果直接抓圖,然后粘貼到此處)(%1) 、模型機(jī)測(cè)試(指內(nèi)容2,沒(méi)有內(nèi)容2的可以不寫(xiě))1、功能仿真(寫(xiě)上仿真時(shí)得到的波形圖、結(jié)果分析、結(jié)論)2、rtl級(jí)邏輯電路(|出i出綜合時(shí)得到的寄存器傳送邏輯rtl級(jí)電路圖、結(jié)果分析、結(jié)論)(%1) 便件測(cè)試(指內(nèi)容3,每個(gè)人都必須寫(xiě))1、功能仿真(寫(xiě)上仿真時(shí)得到的波形圖、結(jié)果分析、結(jié)論)2、rtl級(jí)邏輯電路(個(gè)出綜合時(shí)得到的寄存器傳送邏輯rtl級(jí)電路圖、結(jié)果分析、結(jié)論)【總結(jié)與體會(huì)】(實(shí)習(xí)中出現(xiàn)的問(wèn)題及解決辦法、心得體會(huì)等)注意事項(xiàng):黑色字體的內(nèi)容不必更改,原封不動(dòng)地保留即可。但紅色字體是提示,根據(jù)你的題目填寫(xiě),在寫(xiě)完報(bào)告后一定要去掉(包括此處的注意事項(xiàng))。每個(gè)人的報(bào)告頁(yè)數(shù)不得少于8頁(yè),內(nèi)容不許雷同。書(shū)寫(xiě)及打印格式一定要規(guī)范,尤其注意圖與表。

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論