時序邏輯PPT課件

1、1時時 序序邏輯電路邏輯電路寄存器和移位寄存器寄存器和移位寄存器計數(shù)器計數(shù)器順序脈沖發(fā)生器順序脈沖發(fā)生器分析分析設(shè)計設(shè)計教學(xué)要求 ：1. 會使用移位寄存器組件 ；2. 會分析和設(shè)計計數(shù)器電路。3.掌握集成計數(shù)器和移位寄存器的應(yīng)用*第1頁/共85頁2 6.46.4常用時序邏輯器件常用時序邏輯器件 6.4.16.4.1計數(shù)器分類計數(shù)器分類 一、集成二進制計數(shù)器一、集成二進制計數(shù)器 二、集成非二進制計數(shù)器二、集成非二進制計數(shù)器 三、集成計數(shù)器的應(yīng)用三、集成計數(shù)器的應(yīng)用 6.4.4 6.4.4 寄存器寄存器 舉例舉例第2頁/共85頁31. 計數(shù)器的作用記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及

2、進行數(shù)字運算等等。2. 計數(shù)器的分類按工作方式分：同步計數(shù)器和異步計數(shù)器。按功能分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。按計數(shù)器的計數(shù)容量(或稱模數(shù))來分：各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二十進制計數(shù)器等等。6.4.1 計數(shù)器的功能和分類計數(shù)器的功能和分類第3頁/共85頁4一、集成二進制計數(shù)器1. 41. 4位二進制同步加法計數(shù)器741617416174161的狀態(tài)圖和時序圖：CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 30000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0第4

3、頁/共85頁54 4位二進制同步加法計數(shù)器7416174161內(nèi)部電路R RC1C1& & &Q Q1J1J1K1K& & &113 3Q Q& &Q Q& &R RC1C11J1J1K1K& & &112 2Q Q& &Q Q& &R RC1C11J1J1K1K& & &111 1Q Q& &Q Q& &R RC1C11J1J1K1K& & &110 0Q Q0 0D D1 1&

4、amp; & & & & &1 1EPEPETET1 11 1D D2 2D D3 3D DCPCPLDLDRDRDRCORCO第5頁/共85頁6 異步清零; ; 計數(shù)； 同步并行預(yù)置數(shù)；RCO為進位輸出端。 保持。模16加法計數(shù)HHHH保持,RCO=0LHHH 保 持HLHH予 置LH異步清0L功 能EPETLDRDCP兩種保持方式41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO第6頁/共85頁7QCPQ0Q21Q3LDLDRDRDDD0D21D3EPEPETETRCORCO

5、121314150120清零異步同步置數(shù)加法計數(shù)保持第7頁/共85頁8應(yīng)用應(yīng)用 組成任意進制計數(shù)器 N次分頻器frequency division 74161的狀態(tài)圖和時序圖：0000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3第8頁/共85頁9在N1（5）時將LD變?yōu)?QCQBQA101LD0，但CR=1置零置零0000000100100011010011001011101010011000010101100111111111101101QDQC

6、QBQA1.1.置數(shù)法置數(shù)法parallel load （利用（利用LDLD端）端）例：利用74161構(gòu)成六進制計數(shù)器74161QDQCQBQACPLDACBDCR1ETEP1第9頁/共85頁10預(yù)置16N（10）到計數(shù)器CO1LD0 CR=11.1.置數(shù)法（利用置數(shù)法（利用LDLD端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA 1 0 1 011CO74161QDQCQBQACPLDDBCACR1ETEP第10頁/共85頁11預(yù)置（3）到計數(shù)器 ， M = 8 時LD=0,CR=1(a)

7、置數(shù)法（利用LD端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA0 0 1 1CO74161QDQCQBQACPLDDBCACR1ETEP11第11頁/共85頁12QCQBQA110，CR0，強迫置0,因 此 存 在 毛 刺（QB）2.清零法（復(fù)位法）清零法（復(fù)位法） （利用CR端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQACO74161QDQCQBQACPLDDBCACR1ETEP1第12頁/

8、共85頁13CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3毛刺000 001 010 011 100 101 110第13頁/共85頁14(2)(2)、集成計數(shù)器、集成計數(shù)器7416374163邏輯符號D0 D1 D2 D3Q0 Q1 Q2 Q3CT COCT 74163CP LDCR模模1616加法計數(shù)加法計數(shù)H HH HH HH H保持，但保持，但CO=0CO=0L LH HH HH H 保保 持持H HL LH HH H預(yù)預(yù) 置置 數(shù)數(shù)L LH H同步清同步清0 0L L功功 能能CTCTP PCTCTT TLDLDCRCRCPCP7416374163功能表功能表7416374

9、163芯片引腳圖及功能和芯片引腳圖及功能和7416174161同，唯一區(qū)別：同，唯一區(qū)別：7416374163是是同步清同步清0 0，即，即 時，輸入一個時，輸入一個CPCP，各觸發(fā)器才能清，各觸發(fā)器才能清0 0。0CR第14頁/共85頁15（3）4位二進制同步可逆計數(shù)器reversible counter 74191 7419141235671516Vcc8910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D 74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q1 191EWB91EWB第15頁/共85頁16二、集成非

10、二進制計數(shù)器N進制計數(shù)器又稱模N計數(shù)器module 。當N=2n時，就是前面討論的n位二進制計數(shù)器；當N2n時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。第16頁/共85頁171 1集成十進制計數(shù)器舉例（1 1）84218421BCD碼同步加法計數(shù)器7416074160RCO=0RCO=041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOQ3Q2ETCPD0D1D2D3RCOQ1Q0EPRDLD74160第17頁/共85頁18（2 2）二五十進制異步加法計數(shù)器74290742907429074290包含

11、一個獨立的1 1位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。RQC1C1RQC11KCP2R1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ2R0(1)R9(1)R9(2)CP1R0(2)第18頁/共85頁1974290框圖和 邏輯電路圖（c）框圖 M1 =2M2=5CP0CP1 S 9(1) S 9(2) R 0(1) R 0(2)Q0 Q1 Q2 Q3二進制計數(shù)器的時鐘輸入端為CP0 0，輸出端為Q0 0；五進制計數(shù)器的時鐘輸入端為CP1 1，輸出端為Q1 1、Q2 2、Q3 3。如果將Q0 0與CP1 1相連，CP0 0作時鐘脈沖輸入端，Q0 0Q3 3作輸出

12、端，則為84218421BCD碼十進制計數(shù)器。第19頁/共85頁20 7429074290的功能： 異步清零。 異步置數(shù)（置9）。 計數(shù)。2-5-102-5-10進制290EWB290EWB 74LS2904123567 7GNDGND9(1)9(1)NCNC9(2)9(2)NCNCQ Q1 1Q Q2 213138 89 91010111112121414VccVcc0(1)0(1)0(2)0(2)2 21 1Q Q3 3Q Q0 0CPCPCPCPR RR RR RR R第20頁/共85頁21實現(xiàn)8421、5421碼模10計數(shù)CPCP0CP1Q0 Q1 Q2 Q3742900 0 0 0

13、1 2 4 8S9（1）S9（2）R0（1）R0（2）CPCP1CP074290Q0 Q1 Q2 Q35 1 2 40 0 0 0S9（1）S9（2）R0（1）R0（2）第21頁/共85頁22三、集成計數(shù)器的應(yīng)用 1.組成任意（N）進制計數(shù)器 N次分頻器 假如需要的是假如需要的是M M進制計數(shù)器，這時有進制計數(shù)器，這時有MN兩兩種情況，種情況， （1 1） MNMN的情況 必須用多片N進制組合起來，構(gòu)成M進制。各級之間連接方式： 1）串行進位（異步級聯(lián)）：低位片的進位輸出作高片的CP。 2）并行進位（同步級聯(lián)）：低片的進位作高片的ET、EP。 3）整體清零 4）整體置位（數(shù)）第26頁/共85頁

14、27 例：用兩片74191采用異步級聯(lián)方式構(gòu)成8位二進制計數(shù)器。1 1）異步級聯(lián)（串行進位）RCORCOMAX/MINMAX/MINLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(1)74191(1)計數(shù)脈沖D/UENL0 01 13 3 2 2Q Q Q Q Q Q Q QQ Q6 6Q Q7 7Q Q4 4Q Q5 5DLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(2)74191(2)RCORCOM

15、AX/MINMAX/MIN第27頁/共85頁28例：用兩片4 4位二進制加法計數(shù)器7416174161采用同步級聯(lián)方式構(gòu)成的8 8位二進制同步加法計數(shù)器，模為161616=25616=256。2 2）同步級聯(lián)( (并行進位）1計數(shù)脈沖清零脈沖ETCP0D1D2D3DRCO74161(1)EPRDDL1Q3 Q2 Q1 Q0ETCP0D1D2D3DRCO74161(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0第28頁/共85頁293 3）整體清零）整體清零 例例 1 1 用7416074160組成4848進制計數(shù)器。解：解：因為N4848，而7416074

16、160為模1010計數(shù)器，所以要用兩片7416074160構(gòu)成此計數(shù)器。先將兩芯片采用同步級聯(lián)方式連接成100100進制計數(shù)器，然后再用整體清零法組成4848進制計數(shù)器。EWBEWB1計數(shù)脈沖ETCP0D1D2D3DRCO74160(1)EPRDDL1ETCP0D1D2D3DRCO74160(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0&第29頁/共85頁30例例 2 2 用7416174161組成174174進制計數(shù)器。 （174）D=（10101110）B，當Q7Q6Q5Q4Q3Q2Q1Q0=10101110，即當Q7Q5Q3Q2Q1分別是1時，反饋清零，如圖。Q

17、 Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 異步清零，N進制就從N反饋譯碼；同步清零， N進制就叢N-1反饋譯碼第30頁/共85頁31整體置數(shù)整體置數(shù) 先將兩片N進制計數(shù)器級聯(lián)接成一個大于M進制的計數(shù)器（如NN），后在選定的某一狀態(tài)下譯出LD=0信號，將兩個N進制計數(shù)器同時置入適當數(shù)據(jù)，跳過多余狀態(tài)，獲得M進制計數(shù)器。第31頁/共85頁32舉例：用74161組成174174進制計數(shù)器（整體置數(shù)法） 161是同步預(yù)置數(shù)，用進位輸出RCO反饋預(yù)置數(shù)：256-174=82，即把（82）D=（01010010）B從兩片161的并行輸入數(shù)

18、據(jù)端送入即可。如圖Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 作業(yè)：P153：6.1.1、6.3.2、6.4.1、6.4.2、6.4.4、5、6、7、8、9第32頁/共85頁33在在QDQCQBQA 0110 時時立即清零立即清零 。在在QDQCQBQA 0101 時時 準備清零準備清零 。ETEPRCA B C DQBQCQDQALDCLR74LS163&+5VCP比較 用74LS290與用74LS163構(gòu)成六進制計數(shù)器:CPBCPAQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP計

19、數(shù) 脈沖第33頁/共85頁34(1). 需要兩片74LS163；(2). 為了提高運算速度，使用同步計數(shù)方式。 應(yīng)該在應(yīng)該在 QDQCQBQA QDQCQBQA 0001 0111 時準備清零。時準備清零。, , , , QDQCQBQA QDQCQBQA CLR =例2：用74LS163構(gòu)成二十四進制計數(shù)器。23=23=（1717）H H時清0 0+5VCPETEPCOA B C DQBQCQDQALDCLR74LS163COQBQCQDQALDCLR74LS163+5V, , , , CLR11A B C DETEP第34頁/共85頁352.2.組成分頻器組成分頻器 例 某石英晶體振蕩器輸

20、出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。解： 因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片（4）的Q2輸出即可。1f=1Hzf=32768Hz Q3Q2Q1Q01CPEPRCOETRDD0D1L2D3DD74161(1)1 Q3Q2Q1Q011 Q3Q2Q1Q011 Q3Q2Q1Q01RDD0D1L2D3DDCPEPRCOET74161(4)1CPEPRCOET74161(3)CPEPRCOET74161(2)RDD0D1L2D3DDRDD0D1L2D3DD第35頁/共85頁363

21、 3組成序列信號發(fā)生器組成序列信號發(fā)生器序列信號序列信號在時鐘脈沖作用下產(chǎn)生的一串周在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。期性的二進制信號。例例1 1：如圖：如圖,74161,74161及門電路構(gòu)成的時序電路及門電路構(gòu)成的時序電路, ,分析功能。分析功能。其中其中7416174161與與G G1 1構(gòu)成了一個模構(gòu)成了一個模5 5計數(shù)器。計數(shù)器。 ，因此，這是，因此，這是一個一個0101001010序列信號發(fā)生器，序列長度序列信號發(fā)生器，序列長度P P=5=5。EWB仿真74161第36頁/共85頁37 例2 試用計數(shù)器74161和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。 解：由于

22、序列長度P=8，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖所示。EWB仿真D D3 3D D2 2D D1 1D D0 0C CR R L LD DC CT TT TC CT Tp pC CP PC CP P1 1Q Q0 0Q Q1 1Q Q2 2Q Q3 31 1S ST TA A2 2A A1 1A A0 0D D0 0D D1 1D D2 2D D3 3D D4 4D D5 5D D6 6D D7 7Y YY Y1 1 1 1 0 00 0 0 0 1 1 1 1 0 07 74 41 15 51 17 74 41 16 61 11 1第37頁

23、/共85頁384組成脈沖分配器EWB仿真產(chǎn)生節(jié)拍脈沖CPCPQ Q0 0Q Q1 1Q Q2 2Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 70 01 Y0Y1Y2Y3Y4Y5Y6Y7 741381CPCP7416074160DD2DDLRD03CPETEPD1RCO1A2 A1 A0321GGG1Q3Q2Q1Q0第38頁/共85頁39在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器(Register )。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。 一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。

24、 按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。6.2 寄存器寄存器第39頁/共85頁40一、鎖存器一、鎖存器(Latch )鎖存器是一種能存儲數(shù)據(jù)的時序電路器件。在使能端有效狀態(tài)，能夠接受輸入端的數(shù)據(jù)。(1) 8位鎖存器74LS3738Q1Q8D1DGOE74LS373(2) 8位可尋址鎖存器74LS259Q7Q0DAGCr74LS259BC使能輸出

25、控制端清除數(shù)據(jù)輸入地址第40頁/共85頁41二、數(shù)碼寄存器二、數(shù)碼寄存器存儲二進制數(shù)碼的時序電路存儲二進制數(shù)碼的時序電路組件組件集成數(shù)碼寄存器74LSl75 ：1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPD3012DD1DRDD0D3是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。異步清零控制端。第41頁/共85頁427474LS175175的功能的功能: :CR是異步清零控制端。D0D3是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。清零時鐘輸 入輸 出工作模式RDCPQ3 Q2 Q1 Q0D3 D

26、2 D1 D00 0 0 0 01 D3 D2 D1 D0 D3 D2 D1 D0 1 1 1 0 保 持保 持異步清零數(shù)碼寄存數(shù)據(jù)保持數(shù)據(jù)保持第42頁/共85頁43三、移位寄存器三、移位寄存器shift register 移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1 1位。位。1 1單向移位寄存器 （1 1）右移寄存器（D觸發(fā)器組成的4 4位右移寄存器）右移寄存器的結(jié)構(gòu)特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。Q0 Q1 Q2 Q3Di D0 D1 D2

27、D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3并行輸出4位右移移位寄存器第43頁/共85頁44設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI=1101，從高位到低位依次輸入。其狀態(tài)表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3第44頁/共85頁45右移寄存器的時序圖： 由于右移寄存器移位的方向為DIQ0 0Q1 1Q2 2Q3 3，即由低位向高位移，所以又稱為上移寄存器。在4 4個

28、移位脈沖作用下，輸入的4 4位串行數(shù)碼11011101全部存入了寄存器中。這種輸入方式稱為串行輸入方式。123456789CPQ0Q1Q23QID1110第45頁/共85頁46（2 2）左移寄存器 2 2 雙向移位寄存器bidirectional shift register 將右移寄存器和左移寄存器組合起來，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。左移寄存器的結(jié)構(gòu)特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。串入串出parallel-in serial-out left/right serial input Q1DC1RFF0FF1FF23FF20并 行 輸 出3QQ1QQI

29、D串行輸入CPCR串行輸出D0D1D2D3Q1DC1RQ1DC1RQ1DC1R第46頁/共85頁47當S=1時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；其中，DSR為右移串行輸入端，DSL為左移串行輸入端。當S=0時，D3=DSL，D2=Q3 、 D1=Q2、D0=Q1，實現(xiàn)左移操作。RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCRDSR串行輸入（右移）串行輸入SLD（左移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制S SS=0S=0：左移

30、并 行 輸 出S=1S=1：右移第47頁/共85頁48三、集成移位寄存器741947419474194為四位雙向移位寄存器。Q0和Q3分別是左移和右移時的串行輸出端，Q0、Q1、Q2和Q3為并行輸出端。DSL 和DSR分別是左移和右移串行輸入。D0、D1、D2 2和D3是并行輸入端。VQQQ Q CP SS(a) 引腳排列圖 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8CC 0 1 231 0CR DSR D0 D1 D2 D3 DSL GND S1 S0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖 D0 D1 D2 D3

31、 CR CP DSR第48頁/共85頁4974194的功能表：第49頁/共85頁5074194功能表 CR S1 1S0 0 操作說明 1 右移 1 左移 1 1 并行送數(shù) 1 0 0 保持 0 f f f f 置 0 00parallel load 第50頁/共85頁51S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSLDSLD10D11D12D13D20D21D22D23+5V74LS194 (1)74LS194 (2)CP0DiS0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23+5V74LS194 (1

32、)74LS194 (2)CP0Di右移模式左移模式移位寄存器的級聯(lián)移位寄存器的級聯(lián)第51頁/共85頁52D6D5D4D3D2D1D0并行輸入串行輸出數(shù)據(jù)傳送方式變換電路實現(xiàn)方法(1). 因為有7位并行輸入，故需使用兩片74LS194；(2). 用最高位QD3作為它的串行輸出端。數(shù)據(jù)傳送方式變換電路數(shù)據(jù)傳送方式變換電路并入串出第52頁/共85頁53&G1S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23D0D1D2D3D4D5D6+5V+5VCP啟動啟動脈沖脈沖移位移位脈沖脈沖&G2串行輸出串行輸出并行輸入并行

33、輸入74LS194 (1)74LS194 (2)具體電路具體電路第53頁/共85頁54四、移位寄存器構(gòu)成的移位型計數(shù)器 1. 環(huán)形計數(shù)器orbicular counter 環(huán)形計數(shù)器的特點： 電路簡單，N位移位寄存器可以計N個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。EWB 194EWB 194環(huán)型計數(shù)器SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START0Q31000Q0100Q2Q001010001第54頁/共85頁55節(jié)拍脈沖節(jié)拍脈沖Q3Q2Q1Q0CP(d)主循環(huán)波形0Q31000Q0100Q2Q001

34、010001SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START第55頁/共85頁562扭環(huán)形計數(shù)器為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。一般來說，N位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。EWB 194EWB 194扭環(huán)10清零SLSL0Q1QS03D2D1D0D2Q3Q74194S1RDCPDSRDQ100000012QQ00000300111Q1100011111101111第56頁/共85頁570000001110001100001000000000010000110001110011

35、11011111111111111100111110(b)狀態(tài)圖n個FF構(gòu)成環(huán)形計數(shù)器時,模M=n，主循環(huán)有n個狀態(tài)。構(gòu)成扭環(huán)計數(shù)器時，模M=2n，主循環(huán)有2n個狀態(tài)。用兩片74194構(gòu)成模12扭環(huán)計數(shù)器EWB EWB 模1212扭環(huán)型計數(shù)器S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194 (1)S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194 (2)CRCR1CP101011作業(yè)：P154：6.2.2第57頁/共85頁58幾進制計數(shù)器？幾進制計數(shù)器？置零法：置零法：D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP10

36、 0 0 0&模7舉例第58頁/共85頁59D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP11 1 1 1&置最大數(shù)法：指出錯誤置最大數(shù)法：指出錯誤第59頁/共85頁60D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP11 0 0 11置最小數(shù)法：置最小數(shù)法：74161是16進制計數(shù)器，同步置數(shù)，所以，16-7=9（1001），作為D3D0的預(yù)置數(shù)，到最大狀態(tài)1111時，CO=1，經(jīng)反相器，使LD=0 。第60頁/共85頁61用兩片用兩片74160構(gòu)成構(gòu)成37進制計數(shù)進制計數(shù)器器分析下面電

37、路是幾進制計數(shù)器？分析下面電路是幾進制計數(shù)器？D0 D1 D2 D3ET COEP 74160(1) CP LDCRQ0 Q1 Q2 Q31CP11 1 0 0D0 D1 D2 D3ET COEP 74160(2) CP LDCRQ0 Q1 Q2 Q310 1 1 01100-63=37第61頁/共85頁62用兩片用兩片74160構(gòu)成構(gòu)成60秒計時電秒計時電路路Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD7416011Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD74160& 1 0 0 0 0 1 0 0 0 0CP分析下面電路是幾進

38、計數(shù)器？分析下面電路是幾進計數(shù)器？第62頁/共85頁63用用74290構(gòu)成模構(gòu)成模1000計數(shù)器計數(shù)器CPS 9（1）S 9（2）R 0（1）R 0（2）100 200 400 8000 0 0 0 0 0 0 0 0 0 0 0Q0 Q1 Q2 Q3S9（1）S9（2）R0（1）R0（2）S 9（1）S 9（2）R 0（1）R 0（2）權(quán)： 1 2 4 810 20 40 80CP0CP174290（個位）Q0 Q1 Q2 Q374290（十位）74290（千位）Q0 Q1 Q2 Q3CP0CP1CP0CP1第63頁/共85頁64用兩片74290構(gòu)成模46計數(shù)器:10 20 40 80CP0

39、CP174290Q0 Q1 Q2 Q3CP0CP174290Q0 Q1 Q2 Q3&CP權(quán)：1 2 480 00 0（個位）（十位）S 9（1）S 9（2）R 0（1）R 0（2）S 9（1）S 9（2）R 0（1）R 0（2）第64頁/共85頁65用74161設(shè)計一個可控進制的計數(shù)器，當輸入控制變量M=0時工作在五進制， M=1時工作在十五進制。標出進位輸出端。D0 D1 D2 D3ETEP 74161 CP LDCRQ0 Q1 Q2 Q31CP10 0 0 0CO&11MY進位輸出綜合應(yīng)用綜合應(yīng)用第65頁/共85頁66用優(yōu)先編碼器74148和計數(shù)器74160組成可控分頻器，

40、試說明當輸入信號A B C D E F G分別為低電平時，Y端的輸出頻率為多少？I7I6I5I4I3I2I1Y0Y1Y274LS148CP ET EPD0D1D2D3111Q0Q1Q2Q3RDLDCO174LS160ZCPABCDEFG11第66頁/共85頁67解：由圖 可見，計數(shù)器工作在可預(yù)置數(shù)狀態(tài)，每當計數(shù)器的進位輸出CO=1(即輸出Q=1001)時，在下一個CP上升沿到達時置入編碼器的輸出狀態(tài)Y。例如：當A=0時，74148的輸出為Y2Y1Y0=110，經(jīng)反向器輸入到74160的置數(shù)端D3D2D1D0=0001，則構(gòu)成9進制計數(shù)器，輸出脈沖Z的頻率為CP的1/9。依此類推便可得到 下表：

41、接入低電平的輸入端fz/fcpABCDEFG1/91/8 1/71/6 1/51/41/3第67頁/共85頁6874LS29074LS290S S9(1)9(1)S S9(2)9(2)R R0(1)0(1)R R0(2)0(2)Q Q3 3Q Q2 2Q Q1 1Q Q0 0CPCP1 1CPCP0 074LS29074LS290S S9(1)9(1)S S9(2)9(2)R R0(1)0(1)R R0(2)0(2)Q Q3 3Q Q2 2Q Q1 1Q Q0 0CPCP1 1CPCP0 0A A3 3A A2 2A A1 1A A0 074487448LTLTRBIRBIBI/RBOBI/R

42、BO1 11 11 1a a b b c c d d e e f f g ga ab bc cd de ef fg gA A3 3A A2 2A A1 1A A0 074487448LTLTRBIRBIBI/RBOBI/RBO1 11 10 0a a b b c c d d e e f f g ga ab bc cd de ef fg gCPCP數(shù)字電子鐘的時計數(shù)、譯碼、顯示電路數(shù)字電子鐘的時計數(shù)、譯碼、顯示電路第68頁/共85頁69例1：數(shù)字頻率計原理電路的設(shè)計。清零清零計數(shù)計數(shù)1 秒鐘秒鐘顯示顯示 計數(shù)器的應(yīng)用舉例計數(shù)器的應(yīng)用舉例頻率：周期性信號在單位時間（1s1s）內(nèi)變化的次數(shù)設(shè)計一個可

43、以自動和手動兩種工作方式的頻率計。假設(shè)自動清零用1S，計數(shù)1S，顯示3S，原始狀態(tài)圖如圖。此電路分成兩部分：1 秒鐘秒鐘3 秒鐘秒鐘第69頁/共85頁70譯碼顯示譯碼顯示74 LS 2907420Q1Q1D1Q0Q0D0Q2D2+5V手動手動自動自動ux手動清零手動清零CPR 0(1)R 0(2)CPA1Hz !計數(shù)器：計數(shù)器：用于確定用于確定清零、計清零、計數(shù)、顯示數(shù)、顯示的時間。的時間。根據(jù)計數(shù)器根據(jù)計數(shù)器的狀態(tài)確定的狀態(tài)確定何時清零、何時清零、何時計數(shù)、何時計數(shù)、何時顯示。何時顯示。被測信號被測信號數(shù)字頻率計原理數(shù)字頻率計原理圖圖第70頁/共85頁71自動測量過程：自動測量過程：0000

44、01011111110100手動清零手動清零計數(shù)計數(shù)顯示顯示顯示顯示顯示顯示自動清零自動清零1秒秒3秒秒1秒秒1. 循環(huán)計數(shù)器部分循環(huán)計數(shù)器部分Q2Q1Q000011110010010111110011101000121010112112DQQQDQQDQQnnn狀態(tài)分配第71頁/共85頁721200112QQDQDQD 自動時自動時:譯碼顯示譯碼顯示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手動手動自動自動ux手動清零手動清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0組成五進組成五進制計數(shù)器：制計數(shù)器：

45、計數(shù)計數(shù)清零清零顯示顯示1. 循環(huán)計數(shù)器部分循環(huán)計數(shù)器部分第72頁/共85頁73手動測量過程：手動測量過程：手動清零手動清零計數(shù)計數(shù)顯示顯示顯示顯示0000010111111秒秒1. 循環(huán)計數(shù)器部分循環(huán)計數(shù)器部分010101121121DQDQQDQQnnnQ2Q1Q00001111001001011111111第73頁/共85頁741DQDQD00112 Q2Q1Q0的狀態(tài)的狀態(tài)轉(zhuǎn)換關(guān)系轉(zhuǎn)換關(guān)系000001011111計數(shù)計數(shù)顯示顯示手動清零手動清零譯碼顯示譯碼顯示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手動手動自動自動ux手動清零手動清零CPR 0(1)R 0(2)CPA手動時：手動時：第74頁/共85頁752.2.計數(shù)顯示部分計數(shù)顯示部分 計數(shù)器選7490，它的工作狀態(tài)應(yīng)由循環(huán)計數(shù)器的輸出控制。 1）控制端R1(0)R2(0)的設(shè)計:Q2Q1Q0=001、101時：時：ux作為CPA被送入計數(shù)器進行計數(shù)， 7490應(yīng)處于計數(shù)