電子課程設(shè)計(jì)答辯

1、波形發(fā)生器波形發(fā)生器 課設(shè)要求課設(shè)要求顯示學(xué)號(hào)顯示學(xué)號(hào)采用數(shù)碼管顯示采用數(shù)碼管顯示循環(huán)顯示循環(huán)顯示2 2個(gè)人的學(xué)號(hào)后四位個(gè)人的學(xué)號(hào)后四位根據(jù)按鍵輸入產(chǎn)生波形根據(jù)按鍵輸入產(chǎn)生波形根據(jù)標(biāo)準(zhǔn)鍵盤(pán)輸入不同，分別輸出正弦波、方波、根據(jù)標(biāo)準(zhǔn)鍵盤(pán)輸入不同，分別輸出正弦波、方波、三角波三角波( (頻率頻率=1KHz)=1KHz)根據(jù)標(biāo)準(zhǔn)鍵盤(pán)改變頻率根據(jù)標(biāo)準(zhǔn)鍵盤(pán)改變頻率( (頻率變化范圍頻率變化范圍:1KHz-10KHz:1KHz-10KHz，每次頻率變化，每次頻率變化1KHz)1KHz)輸出頻率在數(shù)碼管上顯示輸出頻率在數(shù)碼管上顯示（用模塊（用模塊PCF8591PCF8591進(jìn)行進(jìn)行DADA轉(zhuǎn)換，轉(zhuǎn)換，PCF8

2、591PCF8591資料見(jiàn)附件）資料見(jiàn)附件）標(biāo)題內(nèi)容標(biāo)題內(nèi)容 標(biāo)題內(nèi)容標(biāo)題內(nèi)容設(shè)計(jì)平臺(tái)：Quartus II 可利用原理圖、結(jié)構(gòu)框圖、Verilog HDL和VHDL完成電路描述。芯片選擇：FPGA Cyclone III 提供豐富的邏輯 功耗更低 PCF8591 進(jìn)行D/A轉(zhuǎn)換 標(biāo)題內(nèi)容標(biāo)題內(nèi)容 標(biāo)題內(nèi)容標(biāo)題內(nèi)容 以FPGA為基礎(chǔ)，制作一個(gè)簡(jiǎn)易波形發(fā)生器，系統(tǒng)融合了A/D和D/A電路設(shè)計(jì)和制作，可以顯示學(xué)號(hào)，并且可以通過(guò)按鍵輸入產(chǎn)生波形。 標(biāo)題內(nèi)容標(biāo)題內(nèi)容（1）信號(hào)產(chǎn)生： 首先在FPGA中設(shè)計(jì)預(yù)先定制好的波形發(fā)生ROM表，然后鍵盤(pán)控制FPGA讀取ROM表中寫(xiě)好的數(shù)據(jù)，送至D/A轉(zhuǎn)換芯片后輸出

3、波形。 由鍵盤(pán)輸入控制，轉(zhuǎn)換讀取數(shù)據(jù)的ROM表格，來(lái)轉(zhuǎn)換輸出波形的種類(lèi)；改變FPGA讀取ROM表的讀數(shù)間隔來(lái)改變輸出信號(hào)的頻率。（2）信號(hào)測(cè)量： 被測(cè)信號(hào)經(jīng)過(guò)放大器放大到可以被比較器識(shí)別的幅度值，經(jīng)過(guò)比較器過(guò)零比較，產(chǎn)生同頻率的方波信號(hào)，可以被FPGA直接識(shí)別，進(jìn)行計(jì)數(shù)，經(jīng)過(guò)FPGA內(nèi)部數(shù)據(jù)處理，計(jì)算出被測(cè)信號(hào)的頻率值，再由液晶顯示。 電路設(shè)計(jì)： （1）輸入設(shè)計(jì)： 輸入設(shè)計(jì)采用PS2鍵盤(pán)輸入，即通過(guò)按鍵選擇（改變引腳）輸出波形是正弦波、三角波還是方波，同時(shí)也通過(guò)鍵盤(pán)輸入來(lái)改變波形的頻率。 標(biāo)題內(nèi)容標(biāo)題內(nèi)容 （2）波形發(fā)生模塊 由于波形發(fā)生控制器和波形數(shù)據(jù)ROM都是利用硬件描述語(yǔ)言編程實(shí)現(xiàn)的，所

4、以統(tǒng)稱為波形發(fā)生模塊。波形發(fā)生控制器的作用是利用FPGA選擇產(chǎn)生正弦波或者三角波，然后再發(fā)出地址信號(hào)，取ROM中存好的正弦波或三角波的采樣數(shù)據(jù)。 波形發(fā)生模塊包括波形切換和頻率設(shè)置兩個(gè)進(jìn)程。切換進(jìn)程的作用是完成通過(guò)按鍵或選擇引腳來(lái)選擇輸出三角波或者三角波。頻率設(shè)置進(jìn)程主要是對(duì)輸出的頻率進(jìn)行設(shè)置，只要合適的改變采樣點(diǎn)的時(shí)間間隔就可完成頻率設(shè)置。ROM數(shù)據(jù)存儲(chǔ)模塊主要是用來(lái)存儲(chǔ)正弦波或者三角波的數(shù)據(jù)。當(dāng)接收來(lái)自FPGA的地址信號(hào)后，將從數(shù)據(jù)線輸出相應(yīng)的波形數(shù)據(jù)，這樣便得到數(shù)字化的波形。 標(biāo)題內(nèi)容標(biāo)題內(nèi)容 標(biāo)題內(nèi)容標(biāo)題內(nèi)容選用PCF8591作為主要波形發(fā)生芯片。 D/AD/A與與FPGAFPGA擴(kuò)展接口相連接，搭成硬件連接系統(tǒng)，擴(kuò)展接口相連接，搭成硬件連接系統(tǒng)，在此基礎(chǔ)之上，設(shè)計(jì)軟件