ch2邏輯門電路

1、電子與通信工程系電子學教研室電子與通信工程系電子學教研室2 邏輯門電路邏輯門電路2.1 TTL邏輯門電路邏輯門電路2.2 MOS邏輯門電路邏輯門電路2.3 邏輯描述中的幾個問題邏輯描述中的幾個問題2.4 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室21. 了解了解半導體器件的開關特性。半導體器件的開關特性。2. 熟練掌握熟練掌握基本邏輯門（反相器、與非、或非、異或基本邏輯門（反相器、與非、或非、異或門）、三態(tài)門、門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功能。門）和傳輸門的邏輯功能

2、。3. 學會學會門電路邏輯功能分析方法。門電路邏輯功能分析方法。4. 掌握掌握邏輯門的主要參數(shù)及在應用中的接口問題。邏輯門的主要參數(shù)及在應用中的接口問題。教學基本要求教學基本要求第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室31. 邏輯門邏輯門: :實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。2. 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路雙極型門電路雙極型門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS

3、門門2.1.1 數(shù)字集成電路簡介BiMOS門門TTL門電路門電路第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室44 42.CMOS集成電路集成電路: :廣泛應用于超大規(guī)模、甚大規(guī)模集成電路廣泛應用于超大規(guī)模、甚大規(guī)模集成電路 4000系列系列74HC 74HCT74AHC 74AHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74ALVC速度加快速度加快與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低速度三倍于速度三倍于74HC與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低低電壓低電壓速度更

4、加快速度更加快與與TTL兼容兼容負載能力強負載能力強抗干擾功耗低抗干擾功耗低 74系列系列 74LS系列系列 74AS系列系列 74ALS系列系列1.TTL 集成電路集成電路: :廣泛應用于中大規(guī)模集成電路廣泛應用于中大規(guī)模集成電路2.1.1 數(shù)字集成電路簡介第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室55 5iB ，iC ，vOVCES0.2V，c、e極之間近似于短路極之間近似于短路2.1.2 BJT的開關特性CCCVRiB 0，iC 0，vOVCEVCC，c、e極之間近似于開路極之間近似于開路,vI=0V時時:vI=5V時時:CCCVR1.

5、BJT的靜態(tài)開關特性的靜態(tài)開關特性第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室66 6 0 iB C SIiCICSVRCCc很小，約為數(shù)很小，約為數(shù)百歐，相當于百歐，相當于開關閉合開關閉合可變可變 很大，約為很大，約為數(shù)百千歐，相數(shù)百千歐，相當于當于開關斷開開關斷開 c c、e e間間等效內(nèi)阻等效內(nèi)阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管壓降管壓降 iC iB0條件條件飽飽 和和放放 大大截截 止止工作狀態(tài)工作狀態(tài)CSI第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室77 7

6、2. BJT的動態(tài)開關特性的動態(tài)開關特性從截止到飽和從截止到飽和開通時間開通時間ton(=td+tr)從飽和到截止從飽和到截止關閉時間關閉時間toff(= ts+tf)BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉換需要一定的時間才能完成?；マD換需要一定的時間才能完成。第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室8CL的充、放電過程均需經(jīng)歷一定的充、放電過程均需經(jīng)歷一定的時間，必然會增加輸出電壓的時間，必然會增加輸出電壓 O波波形的上升時間和下降時間，導致基形的上升時間和下降時間，導致基本的本的BJT反相器的開關速度不高。反相器的開關速度

7、不高。若帶電容負載若帶電容負載故需設計有較快開關速度的實用型故需設計有較快開關速度的實用型TTL門電路。門電路。 基本基本BJTBJT反相器的開關速度不高的原因：反相器的開關速度不高的原因： 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室9輸出級輸出級VT3、VD2、VT4和和R4構成推拉式的輸構成推拉式的輸出級。用于提高開出級。用于提高開關速度和帶負載能關速度和帶負載能力。力。中間級中間級由由VT2和電和電阻阻R2、R3組成，從組成，從VT2的集電極和發(fā)的集電極和發(fā)射極同時輸出兩個射極同時輸出兩個相位相反的信號，相位相反的信號，作為作為VT3和和

8、VT4輸輸出級的驅動信號；出級的驅動信號； 2.1.3 TTL反相器的基本電路1. 1. 電路組成電路組成輸入級輸入級VD1、VT1和和電阻電阻R1組成。用于提組成。用于提高電路的開關速度。高電路的開關速度。第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室1010102. TTL2. TTL反相器的工作原理（邏輯關系、性能改善）反相器的工作原理（邏輯關系、性能改善） （1 1）當輸入為低電平（）當輸入為低電平（vI = 0.2 V）uV iRCCB1B11=1.025 mA0 BS1 IBS1B1Ii T1 深度飽和深度飽和OB4BE4D2(50.7

9、0.7) V3.6 V vvvvT2 、 T3截止，截止，T4 、D2導通導通輸入輸入T1T2T3T4D2輸出輸出低電平低電平飽和飽和截止截止截止截止導通導通導通導通高電平高電平+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅動輸出級驅動輸出級) )輸出級輸出級第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室11（2）當輸入為高電平（）當輸入為高電平（vI = 3.6 V） T2、T3飽和導通飽和導通 T1:倒置的放大狀態(tài)。倒置的放大狀態(tài)。 T4和和D2截止。截

10、止。使輸出為低電平使輸出為低電平. vO=vC3=vCES3=0.2V+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅動輸出級驅動輸出級) )輸出級輸出級第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室12輸入輸入vI輸出輸出vO0 01 11 10 0邏輯真值表邏輯真值表 邏輯表達式邏輯表達式 vo = vI 輸入輸入T1T2T3T4D2輸出輸出低電平低電平飽和飽和截止截止截止截止導通導通導通導通高電平高電平高電平高電平倒置放大倒置放大飽和飽和飽和飽和截止截止

11、截止截止低電平低電平+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅動輸出級驅動輸出級) )輸出級輸出級第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室13（3 ）采用輸入級以提高工作速度）采用輸入級以提高工作速度 當當TTL反相器反相器uI由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后于T1管，仍處于導通管，仍處于導通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極電流管射

12、極電流(1+ 1 ) iB1很很快地從快地從T2的基區(qū)抽走多余的基區(qū)抽走多余的存儲電荷的存儲電荷,從而加速了輸從而加速了輸出由低電平到高電平的轉出由低電平到高電平的轉換。換。 +_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1kvI4vI3輸入級輸入級中間級中間級( (驅動輸出級驅動輸出級) )輸出級輸出級第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室14T4為電壓跟隨器，輸出阻抗比較小，一方面可迅速給負載電為電壓跟隨器，輸出阻抗比較小，一方面可迅速給負載電容充放電，另一方面帶負載能力強。容充放電，另一方面

13、帶負載能力強。 +VV+VV123123D123123D（+5V）CCc4o截止T3T4導通導通R充電CLc4CC（+5V）o導通3T4T截止截止R放電CL（a）（b）（4）采用推挽式輸出級以提高開關速度和帶負載能力）采用推挽式輸出級以提高開關速度和帶負載能力第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室151. 1. 電壓傳輸特性電壓傳輸特性2.1.4 TTL非門的外部特性與主要參數(shù)電壓傳輸特性曲線電壓傳輸特性曲線A (0 V ，3.6V)B (0.4V，3.6V) C (1.1V，2.4V) D (1.2V，0.2V)E (3.6V，0.2V)

14、測試電路測試電路電壓傳輸特性曲線：指門電路的輸出電壓與輸入電壓之間的對應關系曲電壓傳輸特性曲線：指門電路的輸出電壓與輸入電壓之間的對應關系曲線，即線，即 O=f ( i)，它反映了電路的靜態(tài)特性。，它反映了電路的靜態(tài)特性。 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室16(1) (1) 輸入和輸出的高、低電平輸入和輸出的高、低電平輸出高電平的下限值輸出高電平的下限值 V VOH(min)輸入低電平的上限值輸入低電平的上限值 V VIL(max)輸入高電平的下限值輸入高電平的下限值 V VIH(min)輸出低電平的上限值輸出低電平的上限值 V VO

15、L(max)1. 1. 電壓傳輸特性電壓傳輸特性第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室17(2)(2)噪聲容限噪聲容限：在保證輸出電平等級不變的條件下，輸入電平在保證輸出電平等級不變的條件下，輸入電平允許波動的范圍。它表示允許波動的范圍。它表示負載門負載門的抗干擾能力。的抗干擾能力。負載門輸入高電平時的噪聲容限：負載門輸入高電平時的噪聲容限：VNH 當前級門輸出高電平的最小值時當前級門輸出高電平的最小值時允許負向噪聲電壓的最大值。允許負向噪聲電壓的最大值。VNH =VOH(min)VIH(min)負載門輸入低電平時的噪聲容限：負載門輸入低電

16、平時的噪聲容限：VNL 當前級門輸出低電平的最大值時當前級門輸出低電平的最大值時允許正向噪聲電壓的最大值。允許正向噪聲電壓的最大值。VNL =VIL(max)VOL(max)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室182. 2. 輸入特性輸入特性 -輸入電壓與輸入電流之間的關系。輸入電壓與輸入電流之間的關系。 輸入低電平電流輸入低電平電流IIL輸入高電平電流輸入高電平電流IIH3. 3. 輸輸出出特性特性 -輸出電壓與輸出電流之間的關系。輸出電壓與輸出電流之間的關系。輸出低電平電流輸出低電平電流IOL輸出高電平電流輸出高電平電流IOH第第2

17、2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室194. 4. 輸入負載特性輸入負載特性ICCBE11=()+RvVvRR第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室20扇出數(shù)：扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)a)帶拉電流負載（高電平輸出電流帶拉電流負載（高電平輸出電流IOH，高電平輸入電流高電平輸入電流IIH ） 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅動門的輸出端為高電平輸出電流驅動門的輸出端為高電平輸出電流IIH :

18、:負載門的高電平輸入電流負載門的高電平輸入電流。5. 5. 輸出負載特性輸出負載特性第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室21(b)帶灌電流負載（低電平輸出電流帶灌電流負載（低電平輸出電流IOL，低電平輸入電流，低電平輸入電流IIL ）OLmaxOLILIN=I門的扇出系數(shù)門的扇出系數(shù) NO=min (NOL, NOH)低低電平電平扇出數(shù)扇出數(shù):第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室22(1) 傳輸延遲時間傳輸延遲時間(tpd)傳輸延遲時間是表征門電路開關速度的參數(shù)，它說明門電路在傳輸延

19、遲時間是表征門電路開關速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間長的時間。6. 6. 動態(tài)特性動態(tài)特性PH LPLHPdttt2下降時間下降時間上升時間上升時間平均延遲時間：平均延遲時間：第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室23靜態(tài)功耗靜態(tài)功耗：指的是當電路沒有狀態(tài)轉換時的功耗，電源總：指的是當電路沒有狀態(tài)轉換時的功耗，電源總 電流電流I ID D與電源電壓與電源電壓V VDDDD的乘積。的乘積。動態(tài)功耗動態(tài)功耗：發(fā)生在電路狀態(tài)轉換瞬間或有

20、電容性負載時。：發(fā)生在電路狀態(tài)轉換瞬間或有電容性負載時。是速度功耗綜合性的指標。延時是速度功耗綜合性的指標。延時功耗積，用符號功耗積，用符號DP表示：表示：DP = tpd PD(2) 功耗功耗PD(3) 延時延時 功耗積功耗積DP 對于對于TTL門電路來說，靜態(tài)功耗占主導。門電路來說，靜態(tài)功耗占主導。 CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路的動態(tài)功耗為門電路的動態(tài)功耗為: PD = f（CPD + CL）V 2DD越小越好越小越好第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室24第第2 2章章 邏輯門電路邏輯門電路電子

21、與通信工程系電子學教研室電子與通信工程系電子學教研室251. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e bc eeb c2.1.5 其他TTL邏輯門電路YA B 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室26TTL與非門電路的工作原理與非門電路的工作原理 任一輸入端為低電平時任一輸入端為低電平時: :TTL與非門各級工作狀態(tài)與非門各級工作狀態(tài) A/BVT1VT2VT4VT3Y輸入全為高輸入全為高電平電平 (3.6V)倒置使倒置使飽和飽和截止截止飽和飽和低電平低電平（0.2V）輸入有低電輸入有低電平平 (0.2V)深飽和深飽和

22、截止截止放大放大截止截止高電平高電平（3.6V）當全部輸入端為高電平時：當全部輸入端為高電平時： 輸出低電平輸出低電平 輸出高電平輸出高電平 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室27由上分析，得真值表由上分析，得真值表ABY001011101110實例：實例：7400（14腳雙列直插式集成腳雙列直插式集成電路）電路）第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室282. TTL或非門或非門 若若A、B中有一個為高電平中有一個為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均

23、將截止，T3截止。截止。 T4和和D導通，導通，輸出為高電平。輸出為高電平。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸出為低電平。BAL 邏輯表達式邏輯表達式第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室293. TTL與或非門電路與或非門電路YABCD第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室304. TTL異或門電路異或門電路YAB第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室31 VCC(5V) Rb1 4k

24、Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸出級容易損壞級容易損壞2.1.6 集電極開路與非門和三態(tài)與非門電路1.1.集電極開路與非門電路（集電極開路與非門電路（OCOC門）門）第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室32 集電極開路與非門電路集電極開路與非門電路 使用時的外電路連接使用時的外電路連接 邏輯功能邏輯功能L =

25、A BOC門輸出端連接實現(xiàn)線與門輸出端連接實現(xiàn)線與RP VCC L A B & C D & VCC VT1 R3 R2 R1 VT2 VT3 A B L RP第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室33 上拉電阻對上拉電阻對OC門動態(tài)性能的影響門動態(tài)性能的影響Rp的值愈小，負載電容的充電時間的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關速度愈快常數(shù)亦愈小，因而開關速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過允且可能使輸出電流超過允許的最大值許的最大值IOL(max） 。Rp的值大，可保證輸出電流不能超的值大，可保證輸

26、出電流不能超過允許的最大值過允許的最大值IOL(max）、）、功耗小功耗小。但負載電容的充電時間常數(shù)亦愈大，但負載電容的充電時間常數(shù)亦愈大，開關速度因而愈慢開關速度因而愈慢。RP VCC L A B & C D & CL第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室34當當VO=VOL最不利的情況：最不利的情況：只有一個只有一個 OC門導通，門導通，為保證低電平輸出為保證低電平輸出OC門的門的輸輸出電流不能超過允許的最大值出電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。CCOL(max

27、)p(min)OL(max)IL(total)VV-R=I- ICCOL(max)OL(max)IL(total)p(min)V-VI=+ IR110+V CCIILRP&n&m&IIL（total)IOL（max)IILIIL第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室35當當VO=VOH為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VOH的最小值，則的最小值，則Rp的選擇不能過大。的選擇不能過大。Rp的最大值的最大值Rp(max) ：CCOH(min)p(max)OH(total)IH(total)VV-R=I+ I

28、 P(min)PP(max)R R R+V CCRP&n&m&111IIH（total)I0H（total)IIHIIHIIH第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室36 OC門門的主要應用的主要應用 實現(xiàn)實現(xiàn)“線與線與”功能功能 實現(xiàn)電平轉換實現(xiàn)電平轉換 用作驅動器用作驅動器第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室372. 三態(tài)與非門三態(tài)與非門(TSL ) 當當EN= 3.6V時時EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100三態(tài)與非門真值表

29、三態(tài)與非門真值表 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室38當當EN= 0.2V時時EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端L LAB10010111011100高阻高阻高電平高電平使能使能高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 ZL ABLEN = 0_EN =1真值表真值表邏輯符號邏輯符號 高電平使能高電平使能 低電平使能低電平使能ABEN & L ENABEN & L EN第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室39【例例】設某三態(tài)與非門，其設某三態(tài)與非門，其EN端低電平有效，

30、畫出輸端低電平有效，畫出輸出端出端L的波形。的波形。L=AB_第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室40三態(tài)門的應用三態(tài)門的應用單向數(shù)據(jù)傳輸單向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸?shù)诘? 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室412.2 MOS邏輯門邏輯門2.2.1 MOS開關開關及其等效電路及其等效電路2.2.2 CMOS反相器反相器2.2.3 其他其他CMOS門電路門電路2.2.4 CMOS邏輯門電路的技術參數(shù)邏輯門電路的技術參數(shù)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電

31、子與通信工程系電子學教研室42：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當當I VT2.2.1 MOS開關及其等效電路開關及其等效電路第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室43MOS管動態(tài)開關特性管動態(tài)開關特性第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室44MOS管相當于一個由管相當于一個由vGS控制的控制的無觸點開關。無觸點開關。MOS管工作在可變電阻區(qū)，相當管工作在可變電阻區(qū)，相當于開關于開關“閉合閉合”，輸出為

32、低電平。，輸出為低電平。MOS管截止，相當于開關管截止，相當于開關“斷開斷開”輸出為高電平。輸出為高電平。當輸入為低電平時：當輸入為低電平時：當輸入為高電平時：當輸入為高電平時：I VT第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室452.2.2 CMOS 反相器反相器AL1+VDD+5VD1S1uIuOVTNVTPD2S20V+5V邏輯符號邏輯符號AL 邏輯表達式邏輯表達式邏輯真值表邏輯真值表uI (A)0uO(L)1101.1.工作原理工作原理 VTN = 1 VVTP = 1 VDDTNTP(5 )()V+ vV+ V第第2 2章章 邏輯門電

33、路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室462. 電壓傳輸特性電壓傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性+VDD+5VD1S1vivOTNTPD2S20V+5VVTN = 1 VVTP = 1 V第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室473. CMOS反相器的工作速度反相器的工作速度在由于電路具有互補對稱的性質，它的開通時間與關在由于電路具有互補對稱的性質，它的開通時間與關閉時間是相等的。平均延遲時間：閉時間是相等的。平均延遲時間：10 ns。 帶電容負載帶電容負載第第2 2章章 邏輯門電路邏輯門電路電

34、子與通信工程系電子學教研室電子與通信工程系電子學教研室48與非門與非門vA+VDD+5VTP1TN1TP2TN2ABLvBvLAB&(a)電路結構電路結構1. CMOS 與與非門非門VTN = 1 VVTP = 1 V0V5VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?2.2.3 其他其他CMOS 門電路門電路L=A B第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室49或非門或非門BAL 2. CMOS 或或非門非門+VDD+5VTP1TN1TN2TP2ABL0V5VVTN = 1 VVTP = 1 V

35、N輸入的或非門的電路的結構輸入的或非門的電路的結構?輸入端增加有什么問題輸入端增加有什么問題?AB11第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室503. 異或門電路異或門電路BA BABAXBAL BABA BA 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室514. CMOS傳輸門傳輸門( (雙向模擬開關雙向模擬開關) ) (1)(1) CMOS傳輸門電路傳輸門電路TP vI /vO TN vO /vI C C +5V 0V 電路電路vI / vO vO / vI C C T G 邏輯符號邏輯符號

36、I / Oo/ IC等效電路等效電路第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室52TP vI /vO TN vO /vI C C +5V 0V (2) CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設設TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為0V到到+5V。 0V+5V0到到+5V GSN 0, TP截止截止1）當）當c=0=0V， c =1=+5V時時第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室53 C TP vO/vI vI/vO +5V 0V TN C +

37、5V0V GSP= 0V (3V5V)=-3V -5V GSN=5V (0V2V)=(53)V b、 I=3V5VTN導通，導通，TP截止截止a、 I=0 0V 2VTN導通，導通，TP導通導通TP導通，導通，TN截止截止C、 I=2V3VOIvv2）當）當c=1， c =0時時 GSP=0V (0V2V)=(0-2)V GSN=5V (3V5V)=(20)V 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室54傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C=0TG1導通導通, TG2斷開斷開 L=XTG2導通導通, TG1斷開斷開 L=YC=1(3

38、) 傳輸門的應用傳輸門的應用12第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室555. 漏極開路的門電路（漏極開路的門電路（OD門）門）輸出短接，在一定情況下會產(chǎn)生低阻通輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流有可能導致器件的損毀，并路，大電流有可能導致器件的損毀，并且無法確定輸出是高電平還是低電平。且無法確定輸出是高電平還是低電平。 D DO H (m in)P(m ax)O ZIH (m ax)VURnIm IDDOL(max)P(min)OL(max)IL(max)VURIm I第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教

39、研室電子與通信工程系電子學教研室566. CMOS三態(tài)門電路三態(tài)門電路111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN001第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室57CMOS邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達到或者超過到或者超過TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出數(shù)大，器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)參數(shù)系列系列傳輸延遲時間傳輸延遲時間tpd/ns(C

40、L=15pF)功耗功耗(mW)延時功耗積延時功耗積(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087222.2.4 CMOS邏輯門電路的技術參數(shù)邏輯門電路的技術參數(shù)CMOS門電路各系列的性能比較門電路各系列的性能比較第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室58 CMOS性能參數(shù)表性能參數(shù)表第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室59電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延

41、遲時間遲時間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲功耗延遲積積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/V VNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.5

42、5各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室602.3.1 正負邏輯問題正負邏輯問題2.3 邏輯描述中的幾個問題邏輯描述中的幾個問題2.3.2 基本邏輯門的等效符號及其應用基本邏輯門的等效符號及其應用第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室612.3.1 正負邏輯問題正負邏輯問題1. 1. 正負邏輯的規(guī)定正負邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負邏輯負邏輯2.3 邏輯描述中的幾個問題邏輯描述中的幾個問題正邏輯體制

43、正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負邏輯體制負邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室62 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯_或非門或非門采用負邏輯采用負邏輯

44、與非與非 或非或非負邏輯負邏輯 正邏輯正邏輯2. 正負邏輯等效正負邏輯等效變換變換 與與 或或非非 非非第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室632.3.2 基本邏輯門電路的等效符號及其應用基本邏輯門電路的等效符號及其應用1、 基本邏輯門電路的等效符號基本邏輯門電路的等效符號ABL LA B & B A 與非門及其等效符號與非門及其等效符號 B A BAL 1 系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加低電平有效，輸入端加

45、小圓圈；高電平有效，輸入端不加小圓圈。小圓圈。BA 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室64BABAL B A LAB 1 或非門及其等效符號或非門及其等效符號BAL & B A 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室65 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室66 & B A L 1

46、 & B A & B A L 1 & B A & B A L & & B A 邏輯門等效符號的應用邏輯門等效符號的應用利用邏輯門等效符號，可實現(xiàn)對邏輯電路進行變換，利用邏輯門等效符號，可實現(xiàn)對邏輯電路進行變換，以簡化電路，能減少實現(xiàn)電路的門的種類。以簡化電路，能減少實現(xiàn)電路的門的種類。LA B & B A 第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室672.4 各種門電路之間的接口問題各種門電路之間的接口問題2.4.1 TTL TTL與與CMOSCMOS之間的接口問題之間的接口問題2.4.2

47、 門電路帶負載時的接口問題門電路帶負載時的接口問題2.4.3 多多余輸入端的處理問題余輸入端的處理問題第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室681)1)驅動器件的輸出電壓必須處在負載器件所要求的輸入電壓范驅動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設計中，往往將在數(shù)字電路或系統(tǒng)的設計中，往往將TTL和和CMOS兩種器件兩種器件混合使用，以滿足工作速度或者功耗指標的要求。由于每種混合使用，以滿足工作速度或者功耗指標的要求。由于

48、每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，驅動器件和負載器件要滿足以下兩個條件：，驅動器件和負載器件要滿足以下兩個條件： 2) 驅動器件必須對負載器件提供足夠大的拉電流和驅動器件必須對負載器件提供足夠大的拉電流和灌電流灌電流（屬（屬 于門電路的扇出數(shù)問題）于門電路的扇出數(shù)問題）。2.4.1 TTL TTL與與CMOSCMOS之間的接口問題之間的接口問題第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室69vOvI驅動門驅動門 負載門負載門1 1 VOH(min)vO VOL (max)

49、 vI VIH(min)VIL (max ) 負載器件所要求的輸入電壓負載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室70灌電流灌電流IILIOLIIL101111n個個對負載器件提供足夠大的拉電流和灌電流對負載器件提供足夠大的拉電流和灌電流IOL(max) IIL(total)1n個個1拉電流拉電流IIHIOHIIH0110 IOH(max) IIH(total)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室71

50、驅動電路必須能為負載電路提供足夠的驅動電流驅動電路必須能為負載電路提供足夠的驅動電流 驅動電路驅動電路 負載電路負載電路1）VOH(min) VIH(min)2）VOL(max) VIL(max)4） IOL(max) IIL(total)驅動電路必須能為負載電路提供合乎相應標準的高、低電平驅動電路必須能為負載電路提供合乎相應標準的高、低電平3） IOH(max) IIH(total)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室722. CMOS門驅動門驅動TTL門門VOH（min)=4.9V VOL(max) =0.1VTTL門（門（74系列）

51、系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負載帶拉電流負載輸出、輸入電壓輸出、輸入電壓帶灌電流負載帶灌電流負載?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室73【例例】 用一個用一個74HC00與

52、非門電路驅動一個與非門電路驅動一個74系列系列TTL反反相器和六個相器和六個74LS系列邏輯門電路。試驗算此時的系列邏輯門電路。試驗算此時的CMOS門電門電路是否過載？路是否過載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=-1.6mA74系列：系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)

53、VIH(min)VOL(max) VIL(max)第第2 2章章 邏輯門電路邏輯門電路電子與通信工程系電子學教研室電子與通信工程系電子學教研室74總的輸入電流總的輸入電流IIL(total)=-1.6mA+（6 -0.4mA）=-4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=-4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=-1.6