時序邏輯電路57502PPT學(xué)習(xí)教案

1、會計學(xué)1時序邏輯電路時序邏輯電路57502數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 寄存器：用來寄存一組二進(jìn)制代碼或數(shù)值。一個觸發(fā)器能存儲一位二值信息，N個觸發(fā)器組成的寄存器能存儲N位的二進(jìn)制代碼或數(shù)值。同步D觸發(fā)器組成的4位寄存器74LS75邏輯電路圖。第1頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 寄存器在CP的高電平時，其狀態(tài)Q隨D而變，在CP為低電平時，Q端狀態(tài)保持。即D0D1D2D3端的數(shù)碼在CP下降沿到來時并行輸入到寄存器中保存起來。寄存器狀態(tài)改變是與時鐘脈沖CP同步的，故稱為同步送數(shù)方式。74LS75可以做兩位寄存器，也可以做四位寄存器使用。 直接信號 也可以給寄存器送數(shù)，其

2、連接方式如圖。當(dāng)置數(shù)正脈沖到時，輸入端數(shù)據(jù)D0D1D2D3傳送至D觸發(fā)器 和 端，各觸發(fā)器按D端數(shù)據(jù)來設(shè)置寄存數(shù)碼。這種工作方式稱為異步送數(shù)、寄存器狀態(tài)改變與CP無關(guān)。DSDRDSDR第2頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 前述寄存器數(shù)碼各位均是并行送入寄存器。寄存器寄存的數(shù)碼也是并行輸出的。 故將這種輸入、輸出方式稱并行輸入、并行輸出方式。第3頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 移位寄存器（Shift Register)除了具有存儲代碼的功能，還具有移位功能，存儲的代碼在移位脈沖的作用下依次左移和右移。移位寄存器 1.由D觸發(fā)器構(gòu)成的4位移位寄存器圖示。第一個

3、觸發(fā)器的輸入端D接收輸入信號，其余各觸發(fā)器的D端與前一個觸發(fā)器的Q輸出相連，各觸發(fā)器的CP端輸入移位時鐘脈沖。第4頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 電路中各觸發(fā)器的輸入為前一個D觸發(fā)器的狀態(tài)輸出，則在移位脈沖上升沿到時，前一個觸發(fā)器的狀態(tài)輸出移入后一個觸發(fā)器中，串行輸入數(shù)據(jù)Di移入左邊第一個觸發(fā)器中，整個觸發(fā)器的狀態(tài)右移一位。若移位寄存器的初態(tài)為0000，輸入信號為1011時，電路的狀態(tài)轉(zhuǎn)換Q0Q1Q2Q3如圖。第5頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 電路經(jīng)過4個移位脈沖，輸入的4位串行數(shù)據(jù)全部移入到寄存器中，Q0Q1Q2Q3并行輸出觸發(fā)器數(shù)據(jù)，將串行輸入的數(shù)

4、據(jù)轉(zhuǎn)換為并行輸出。 若用置數(shù)脈沖為四個觸發(fā)器置入初態(tài)數(shù)據(jù)，則在4個移位脈沖的作用下，觸發(fā)器中數(shù)據(jù)從串行輸出D0全部輸出，將并行輸入的數(shù)成轉(zhuǎn)換為串行輸出。 移位寄存器在數(shù)字系統(tǒng)中經(jīng)常做串行并行轉(zhuǎn)換器第6頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 2.由JK觸發(fā)器構(gòu)成的移位寄存器圖示。當(dāng)輸入1101時，該移位寄存器各點的波形圖示。第7頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 雙向移位寄存器即能左移又能右移的移位寄存器，74LS194是一個典型的4位雙向移位寄存器，由四個RS觸發(fā)器的一些門電路構(gòu)成，其邏輯圖及符號如圖示。3.中規(guī)模集成移位寄存器 圖中，DIR是數(shù)據(jù)右移輸入串行輸入端

5、，DIL數(shù)據(jù)左移輸入端，DADD為數(shù)據(jù)并行輸入端，QAQD為數(shù)據(jù)并行輸出端。 為異步清零輸入端，CP是時鐘脈沖輸入端，上升沿觸發(fā)觸發(fā)器，使移位寄存器的狀態(tài)轉(zhuǎn)換。S1、S0為工作方式選擇輸入，取不同值時，可使74LS194工作在不同的方式。DR第8頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第9頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院1） ，四個RS觸發(fā)器的直接清零輸入0電平，QAQD同時被清零。正常工作時，接高電平。0DR2）S1S0=00時， ， ， nBBQS nBBQR nnQRSQ1CP上升沿到時， 。同理可得， 因此，移位寄存器工作在保持狀態(tài)。nBnBQQ1nDnCn

6、AnDnCnAQQQQQQ1113）S1S0=11時， ， ，CP上升沿到時， 。同理可得， ，因此，移位寄存器工作在并行置數(shù)狀態(tài)。 BBDS BBDR BnBDQ1ACDQQQnDnCnA111第10頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院4）S1S0=01時， ， ，CP上升沿到時， 。同理可得， ， , ,因此，移位寄存器工作在右移狀態(tài)。 ABQS ABQR AnBQQ1IRnADQ1nBnCQQ1nCnDQQ15）S1S0=10時， ， ，CP上升沿到時， 。同理可得， ， , , 移位寄存器工作在左移狀態(tài)。 CBQS CBQR CnBQQ1BnAQQ1nDnCQQ1ILnD

7、DQ1總結(jié)74LS194功能，以表格列出。第11頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院輸入輸出工作狀態(tài)CP S1 S0 DIR DA DB DC DD DILQA QB QC QD X 0 X X X X X X X X 0 0 0 0異步清零 1 0 0 X X X X X XQA QB QC QD保持 1 0 1 DIR X X X X XDIRQA QB QC右移 1 1 0 X X X X X DILQB QC QD DIL左移 1 1 1 X DA DB DC DDXDA DB DC DD并行置數(shù)DR第12頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院利用74LS19

8、4A，擴(kuò)展8位雙向移位寄存器電路。第13頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院串行累加器第14頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 計數(shù)器是對輸入脈沖個數(shù)進(jìn)行累計的時序邏輯部件。由若干個觸發(fā)器構(gòu)成，其狀態(tài)按預(yù)定的順序改變，以表征輸入脈沖的個數(shù)。計數(shù)器 計數(shù)器種類繁多，同步異步，二進(jìn)制和十進(jìn)制，還有加法和減法計數(shù)器等。 計數(shù)脈沖同時觸發(fā)各觸發(fā)器，使觸發(fā)器狀態(tài)的變換同時發(fā)生。計數(shù)器的狀態(tài)數(shù)為觸發(fā)器個數(shù)的2n。同步二進(jìn)制計數(shù)器： 第15頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 由n個觸發(fā)器構(gòu)成的n位計數(shù)器，有2n個獨立狀態(tài)，利用這些狀態(tài)，可以表征輸入脈沖的個數(shù)。一

9、般地，計數(shù)器在計數(shù)前初始狀態(tài)為0態(tài)，隨著計數(shù)脈沖的輸入，其狀態(tài)按1，2，3，進(jìn)行轉(zhuǎn)換，當(dāng)輸入脈沖個數(shù)達(dá)到2n-1時，計數(shù)器處于全1狀態(tài)，此時，已是n位計數(shù)器所能表示的最大數(shù)值，利用進(jìn)位輸出信號C等于1表征這一狀態(tài)，這樣，當(dāng)下一個計數(shù)脈沖到達(dá)時，計數(shù)器的狀態(tài)又回到了0態(tài)，進(jìn)位輸出C變?yōu)榈碗娖健的變換，表征了n位計數(shù)器的進(jìn)位。第16頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 C Qn-1 Qn-2 . . . Q3 Q2 Q1 Q0 0 0 0 . . . 0 0 0 0 0 0 0 . . . 0 0 0 1 0 0 0 . . . 0 0 1 0 0 0 0 . . . 0 0 1

10、1 0 0 0 . . . 0 1 0 0 0 0 0 . . . 0 1 0 1 0 0 0 . . . 0 1 1 0 0 0 0 . . . 0 1 1 1 0 0 0 . . . 1 0 0 0 . . . 1 1 1 . . . 1 1 1 1 0 0 0 . . . 0 0 0 0第17頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 觀察n位計數(shù)器的狀態(tài)轉(zhuǎn)換發(fā)現(xiàn)，最低位Q0，每來一個CP狀態(tài)均翻轉(zhuǎn)，第i位（任何一位）以下各位皆為1時，則在下一個計數(shù)脈沖到時，該位的狀態(tài)發(fā)生變換。利用JK觸發(fā)器構(gòu)成的同步四位二進(jìn)制計數(shù)器的邏輯電路圖。第18頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)

11、信息學(xué)院 四個JF觸發(fā)器接成T觸發(fā)器，計數(shù)脈沖下降沿同步觸發(fā)。Q0每來一個CP必翻，Qi在i位以下各位為1時，T為1，下一個CP到時狀態(tài)必翻，其它情況狀態(tài)不變。畫出時序圖及狀態(tài)轉(zhuǎn)換圖。100 KJ011QKJ0122QQKJ01233QQQKJ第19頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第20頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 時序圖表明，若計數(shù)脈沖的頻率為f0 ，則Q0、Q1、Q2、Q3和脈沖頻率依次為f0 /2、 f0 /4、 f0 /8、f0 /16。故計數(shù)器也稱為分頻器。 集成計數(shù)器電路，除了基本計數(shù)功能外，還附加了許多控制電路，以增加電路的功能和使用靈活性

12、。下圖為74LS161邏輯圖。74LS161四位二進(jìn)制同步計數(shù)器第21頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第22頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院輸入工作狀態(tài)CP EP.ET X 0 X X異步清零 1 0 X 同步置數(shù) 1 1 0 保持 1 1 1計數(shù)DRLD 74LS161具有計數(shù)，置數(shù)、保持及異步清零功能。D3D0為數(shù)據(jù)輸入端，Q3Q0為狀態(tài)輸出，C為進(jìn)位輸出，RD為異步清零輸入端， LD為置數(shù)控制信號，EP和ET為工作狀態(tài)控制端。CP是計數(shù)脈沖輸入端，上升沿觸發(fā)使計數(shù)器狀態(tài)轉(zhuǎn)換。計數(shù)器的工作由EP和ET來控制。第23頁/共110頁數(shù)字邏輯電路電子教案西北大

13、學(xué)信息學(xué)院 1）清零脈沖 ：直接接至各觸發(fā)器的異步清零端，為0時，直接清除各觸發(fā)器為0態(tài)，使計數(shù)器狀態(tài)為0000。正常工作時，接高電平。DR 2）置數(shù)脈沖 =0，則： LD0000DKDJ0000010DQKQJQn同理： 123111213DDDQQQnnn電路工作在并行置數(shù)狀態(tài)。 3）置數(shù)脈沖EP.ET=0時，000 KJ010QQn同理： 123111213QQQQQQnnn電路狀態(tài)保持。 第24頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 4）EP.ET=1時有：100 KJ011QKJ0122QQKJ01233QQQKJ電路實現(xiàn)計數(shù)功能。此時ETQQQQC0123 當(dāng)ET=1，

14、Q3Q2Q1Q0=1111時，輸出C為1，利用C的高電平或下降沿作為進(jìn)位輸出信號。第25頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 74LS161的功能用時序圖表示如下：第26頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 計數(shù)脈沖只接到部分觸發(fā)器的CP端，故計數(shù)脈沖到時，觸發(fā)器的狀態(tài)轉(zhuǎn)換不是同時進(jìn)行。 觀察n位二時制計數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律發(fā)現(xiàn)，Q0每來一個計數(shù)脈沖狀態(tài)必翻（由0變1，或1變0），Qi是在Qi-1的狀態(tài)由1變?yōu)?（下降沿）時，狀態(tài)必翻。由此畫出由JK觸發(fā)器構(gòu)成的4位異步二進(jìn)制計數(shù)器如圖所示：圖中，以計數(shù)脈沖作為Q0的CP脈沖，使Q0每來一個計數(shù)脈沖狀態(tài)必翻，以Qi-1

15、作為Qi的CP脈沖，使每來一個Qi-1下降沿狀態(tài)必翻。為了實現(xiàn)方便，圖中均采用下降沿觸發(fā)JK觸發(fā)器，并接成T觸發(fā)器，T=1。異步二進(jìn)制計數(shù)器第27頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 C Qn-1 Qn-2 . . . Q3 Q2 Q1 Q0 0 0 0 . . . 0 0 0 0 0 0 0 . . . 0 0 0 1 0 0 0 . . . 0 0 1 0 0 0 0 . . . 0 0 1 1 0 0 0 . . . 0 1 0 0 0 0 0 . . . 0 1 0 1 0 0 0 . . . 0 1 1 0 0 0 0 . . . 0 1 1 1 0 0 0 . . .

16、 1 0 0 0 . . . 1 1 1 . . . 1 1 1 1 0 0 0 . . . 0 0 0 0第28頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第29頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 目前常用的異步二進(jìn)制計數(shù)器集成產(chǎn)品，型號有SN74293，SN74177 CC4060等。 SN74293的邏輯圖如圖所示，由一個1位計數(shù)器和一個3位計數(shù)器構(gòu)成，當(dāng)QA與CPB連接，以CPA作計數(shù)脈沖輸入時，可構(gòu)成4位異步二進(jìn)制計數(shù)器，其狀態(tài)QDQCQBQA轉(zhuǎn)換關(guān)系和前述同。R0（1）和R0（2）為異步清零輸入，同為高電平時，計數(shù)器被清0。 若以QB作為計數(shù)脈沖，QD與CPA

17、相接，此時狀態(tài)轉(zhuǎn)換QAQDQCQB與前述相同。第30頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第31頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 異步計數(shù)器，由于進(jìn)位信號是逐級傳送的，它的計數(shù)速度（或最高輸入脈沖頻率）受到了限制。4位二進(jìn)制異步計數(shù)器，當(dāng)狀態(tài)由1111變?yōu)?000時，輸入脈沖要經(jīng)過四個觸發(fā)器的傳輸延遲時間tpd，才能達(dá)到新的穩(wěn)定狀態(tài)，若tpd=50ns，則完成狀態(tài)轉(zhuǎn)換所需的總時間為200ns。在這種情況下，如果兩個計數(shù)脈沖之間的時間間隔小于200ns，那么，在最后一個觸發(fā)器變?yōu)?態(tài)之前，第一個觸發(fā)器開始由0變1，使?fàn)顟B(tài)轉(zhuǎn)換出現(xiàn)錯誤，無法分辯計數(shù)器中所累計的數(shù)據(jù)。第

18、32頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 同步計數(shù)器，全部觸發(fā)器的CP端輸入同一個計數(shù)脈沖，計數(shù)器狀態(tài)的變換是同時發(fā)生的，計數(shù)速度較快，在譯碼顯示時，不易出現(xiàn)差錯。但由于計數(shù)脈沖要同時接到各級觸發(fā)器的CP端驅(qū)動其工作，故要求脈沖發(fā)生電路具有較大的驅(qū)動能力。 前述計數(shù)器均在輸入計數(shù)脈沖的作用下，狀態(tài)按二進(jìn)制遞增的規(guī)律轉(zhuǎn)換，稱為加法計數(shù)器。如果狀態(tài)按二進(jìn)制遞減規(guī)律變換時，則稱為減法計數(shù)器。減法計數(shù)器與可逆計數(shù)器第33頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 B Qn-1 Qn-2 . . . Q3 Q2 Q1 Q0 1 0 0 . . . 0 0 0 0 0 1 1 . .

19、 . 1 1 1 1 0 1 1 . . . 1 1 1 0 0 1 1 . . . 1 1 0 1 0 1 1 . . . 1 1 0 0 0 1 1 . . . 1 0 1 1 0 1 1 . . . 1 0 1 0 0 1 1 . . . 1 0 0 1 0 1 1 . . . 1 0 0 0 . . . 0 0 0 . . . 0 0 0 1 0 0 0 . . . 0 0 0 0第34頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 減法計數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律如表所示。開始時令計數(shù)器處于全1狀態(tài)，然后每來一個計數(shù)脈沖，狀態(tài)減1，直至全0，借位信號B為1，之后再來一個計數(shù)脈沖，狀態(tài)返到

20、全1，然后重復(fù)以上計數(shù)過程。最低位Q0每來一個計數(shù)脈沖，狀態(tài)變化，其余各位在相鄰低位狀態(tài)由0變1（也就是有借位）時，狀態(tài)變化。JK觸發(fā)器異步實現(xiàn)時，J和K均接1，實現(xiàn)T觸發(fā)器邏輯功能。下降沿觸發(fā)時，將低一位的Q接至高一位的CP端，使相鄰低位由0變1時，Q由1變0下降沿時，觸發(fā)相鄰高位觸發(fā)器狀態(tài)變換。第35頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第36頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 同步電路實現(xiàn)時，根據(jù)減法計數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律，Q0每來一個計數(shù)脈沖，狀態(tài)必翻，其余各位在相鄰低位都為0時，計數(shù)脈沖到時，狀態(tài)必翻，相鄰低位不全為0時，狀態(tài)不變。選用JK觸發(fā)器，各觸發(fā)器激

21、勵信號如下，可實現(xiàn)同步減法計數(shù)。100 KJ011QKJ0122QQKJ01233QQQKJ第37頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 將加法計數(shù)器和減法計數(shù)器組合起來，構(gòu)成可加可減的可逆計數(shù)器。圖示為4位異步二進(jìn)制可逆計數(shù)器。 做為加法減法控制輸入信號，為1時，做加法計數(shù)，0時，減法計數(shù)。 01201233/QQQdownupQQQdownupKJdownup/010122/QQdownupQQdownupKJ0011/QdownupQdownupKJ100 KJ第38頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 集成電路74LS191為4位同步二進(jìn)制加/減計數(shù)器，具有加

22、/減計數(shù)，異步置數(shù)，保持等功能。邏輯電路圖如示。 第39頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第40頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院寫出FF2的直接置1輸入SD和清0信號RD端表達(dá)式： LDDSD22LDDLDLDDRD2222222DRDSDD LD=0時， ， D2端輸入的數(shù)據(jù)直接置入FF2中，同理，D0D3輸入端的數(shù)據(jù)也直接置入各觸發(fā)器中，實現(xiàn)計數(shù)器的異步置數(shù)功能。LD為高電平時，計數(shù)器的狀態(tài)受使能端控制端S，加/減計數(shù)控制端U/D和時鐘CP的控制。寫出FF2的輸入端邏輯表達(dá)式： 第41頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 S為高電平時，J2=

23、K2=0，計數(shù)器處于保持狀態(tài)。 S=0，U/D=0時，J2=K2=Q1Q0。計數(shù)器處于加法計數(shù)模式。 S=0，U/D=1時，J2=K2=Q1Q0，計數(shù)器處于減法計數(shù)模式。74LS191功能表表示。)/(010122DUQQDUQQSKJ輸入工作狀態(tài)CP LD S U/D X 0 X X異步置數(shù) X 1 1 X 保持 1 0 0 加法計數(shù) 1 0 1減法計數(shù)第42頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院74LS191的時序功能 第43頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 進(jìn)位/借位輸出信號C/B在計數(shù)器做加法計數(shù)，Q3Q2Q1Q0=1111時為高電平，表示有進(jìn)位輸出；在計

24、數(shù)器做減法計數(shù)，Q3Q2Q1Q0=0000時為低電平，表示有借位輸出。C/B也稱最大/最小輸出端。CP0為串行時鐘輸出端，當(dāng)C/B=1，計數(shù)器處于計數(shù)模式時，輸出低電平。 第44頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖示時序圖為74LS191的一個工作實例。LD的低電平信號使Q3Q2Q1Q0=1101B=13，此后，由于U/D和S均為低電平，計數(shù)器的狀態(tài)按13、14、15、0、1，2轉(zhuǎn)換。當(dāng)S變?yōu)楦唠娖綍r，計數(shù)器保持狀態(tài)不變，在U/D高電平后，計數(shù)器的狀態(tài)又按減法規(guī)律變換，依次處于2、1、0、15、14、13 實際使用時，有時需要雙時鐘結(jié)構(gòu)的加減計數(shù)器，使計數(shù)器作加法計數(shù)和減法計

25、數(shù)時使用不同的計數(shù)脈沖源，典型號型號為74LS193 第45頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 模N計數(shù)器 將計數(shù)器所經(jīng)歷的獨立狀態(tài)總數(shù)稱為模。按模對計數(shù)器分類，可將計數(shù)器分為模2計數(shù)和非模2計數(shù)器。 模2計數(shù)器是指模為2n的計數(shù)器，n為計數(shù)器中狀態(tài)變量的個數(shù)，如前述的4位二進(jìn)制計數(shù)器，模為16，也稱模16計數(shù)器。 非模2計數(shù)器是指模不等于2n的計數(shù)器，用得較多的如十進(jìn)制計數(shù)器，模10計數(shù)器。 同步十進(jìn)制計數(shù)器 模10計數(shù)器在計數(shù)脈沖的作用下，狀態(tài)依次為0、1、2、9，狀態(tài)Q3Q2Q1Q0=1001，此時，由控制部件控制各觸發(fā)器的激勵信號，使在下一個計數(shù)脈沖到時，電路的狀態(tài)回到

26、0000。計數(shù)器以歷的獨立狀態(tài)只有10個狀態(tài)。第46頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 JK觸發(fā)器構(gòu)成的同步十進(jìn)制計數(shù)器的邏輯圖。第47頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院030123QKQQQJ0122QQKJ01031QKQQJ100 KJ 代入JK觸發(fā)器的特性方程，得狀態(tài)方程0000010QQKQJQn01103111111QQQQQQKQJQn0212012012012222212QQQQQQQQQQQQQQKQJQn030123333313QQQQQQQKQJQn第48頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 設(shè)初態(tài)Q3Q2Q1Q0=0000，

27、則根據(jù)狀態(tài)方程式，列出電路的狀態(tài)轉(zhuǎn)換表。 Q3 Q2 Q1Q0Qn+13 Qn+12 Qn+11 Qn+10 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0第49頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 模10計數(shù)器的用09獨立狀態(tài)做有效狀態(tài)，其余6個獨立狀態(tài)做為無效狀態(tài)。如果電路啟動時或受到干擾，進(jìn)入無效狀態(tài)，列出

28、狀態(tài)轉(zhuǎn)換關(guān)系發(fā)現(xiàn)，經(jīng)過一個CP或兩個CP，電路回到有效狀態(tài)。稱該電路具有自啟動和自校正能力。Q3 Q2 Q1Q0Qn+13 Qn+12 Qn+11 Qn+10 1 0 1 0 1 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0第50頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 74LS160是中規(guī)模集成同步十進(jìn)制加法計數(shù)器，其邏輯電路圖圖示。具有同步置數(shù)、異步清零、保持等功能。LD、RD、D3D0、EP和ET等各輸入端信號的功能工巧匠 法與74LS161對應(yīng)的信號相

29、同，功能表也相同。不同的僅在于74160為十進(jìn)制計數(shù)。第51頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第52頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院異步十進(jìn)制計數(shù)器 觸發(fā)器FF0，J0=K0=1，每來一個計數(shù)脈沖后沿，其狀態(tài)Q0必翻。 觸發(fā)器FF1，J1=Q3，K1=1，故在Q3為低電平時，每來一個Q0的下降沿，其狀態(tài)必翻。當(dāng)Q3為高電平時，Q1在Q0下降沿到達(dá)時，狀態(tài)變化為0態(tài)。第53頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 觸發(fā)器FF2的狀態(tài)在每一個Q1的下降沿必翻。 觸發(fā)器FF3狀態(tài)在Q2Q1均為高電平時，每來一個Q0的下降沿必翻。當(dāng)Q2Q1中有一個低電平時，

30、Q3的狀態(tài)設(shè)置為0態(tài)。第54頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院全狀態(tài)轉(zhuǎn)換圖 第55頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 74LS290是按照上述電路構(gòu)成的異步十進(jìn)制加法計數(shù)器，其邏輯圖圖示，為了增加使用的靈活性，F(xiàn)F0作單獨模2計數(shù)器。以CP1為脈沖輸入，Q3Q2Q1為狀態(tài)輸出，則為模5計數(shù)器。若CP1和Q0相連，CP0為脈沖輸入， Q3Q2Q1Q0為模10計數(shù)器，狀態(tài)轉(zhuǎn)換按8421BCD碼規(guī)律。 Q3接 CP0，CP1輸入計數(shù)脈沖，則電路也為模10計數(shù)器，其狀態(tài)Q0Q3Q2Q1按5421碼轉(zhuǎn)換。 第56頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 74LS

31、290還設(shè)置了兩個清0端R01、R02和兩個置9輸入端S91、S92。 R01、R02同時高電平時，計數(shù)器狀態(tài)為0000。 S91S92同時為高電平時，計數(shù)器狀態(tài)為1001。ABBAR第57頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院任意進(jìn)制計數(shù)器 中規(guī)模集成計數(shù)器應(yīng)用比較廣泛的有十進(jìn)制計數(shù)、十六進(jìn)制計數(shù)器、十二進(jìn)制計數(shù)器等。這些計數(shù)器均設(shè)置了諸多功能不同的輸入輸出端，利用這些端口，再輻以芯片外部不同方式的連接電路，可以將計數(shù)器的功能進(jìn)行擴(kuò)展，組成任意進(jìn)制計數(shù)器。常用的方法有級聯(lián)法、清零法和置數(shù)法。 級聯(lián)法 單片計數(shù)器的計數(shù)范圍總是有限的。當(dāng)計數(shù)模值超過計數(shù)范圍時，可用計數(shù)器的級聯(lián)來實現(xiàn)

32、。實現(xiàn)級聯(lián)的基本方法有兩種：同步級聯(lián)和異步級聯(lián)。第58頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 同步級聯(lián) ：外加的計數(shù)脈沖同時接到各片計數(shù)器的時鐘輸入端，使各片計數(shù)器能同步工作。利用低位計數(shù)器片的進(jìn)位（借位）輸出做為高位片計數(shù)器的工作狀態(tài)控制信號，當(dāng)?shù)臀黄嫈?shù)器的進(jìn)位（借位）信號有效時，高位片計數(shù)器才能對計數(shù)脈沖進(jìn)行計數(shù)。圖示電路為兩片74160同步級聯(lián)實現(xiàn)的百進(jìn)制計數(shù)器。第59頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖中，低位片計至9（1001）時C為1，使高位片由保持變?yōu)橛嫈?shù)，在下一個CP信號到達(dá)時計入1，同時低位片回到0（0000），高位片又處于保持狀態(tài)，直到C又變

33、為1。低位片的EP和ET恒為1 ，始終處于計數(shù)工作狀態(tài)。第60頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 異步級聯(lián) 將低位片的進(jìn)位（借位）輸出信號作為高位片的時鐘輸入信號。圖示為兩片74160異步級聯(lián)實現(xiàn)的百進(jìn)制計數(shù)器。第61頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖中兩片74160的EP和EP信號恒為1，均工作在計數(shù)狀態(tài)。當(dāng)?shù)臀黄坑嫷?（1001）時C為高電平，經(jīng)反相器后使高位片的CP端為低電平。下個計數(shù)輸入脈沖到達(dá)時，低位片回到0（0000）狀態(tài)，C跳變?yōu)?，使高位片的時鐘輸入端產(chǎn)生正跳變，于時高位片計入1。在這種接法下兩片160不是同步工作的。第62頁/共110頁數(shù)

34、字邏輯電路電子教案西北大學(xué)信息學(xué)院 兩片十進(jìn)制計數(shù)器級聯(lián)可以實現(xiàn)百進(jìn)制計數(shù)器，三片十進(jìn)制級聯(lián)時可以實現(xiàn)千進(jìn)制計數(shù)器。若低位片為十進(jìn)制計數(shù)器，高位片為十二計數(shù)器，級聯(lián)后可以構(gòu)成一百二十進(jìn)制計數(shù)器。下圖電路中，三片74161采用同步級聯(lián)方式，請讀者自行分析結(jié)果。74161EPEPCPCRDLDD D D DQ Q Q Q74161(低)EPEPCPCRDLDD D D DQ Q Q Q1200001111222333374161(高)EPEPCPCRDLDD D D DQ Q Q Q20011233計數(shù)脈沖輸入第63頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 清零法適用于設(shè)置有清零功能的計

35、數(shù)器，利用此方法可以實現(xiàn)單片計數(shù)范圍內(nèi)的任意N進(jìn)制計數(shù)器?；舅枷耄菏褂嫈?shù)器從初態(tài)O開始計數(shù)，經(jīng)歷N個狀態(tài)到達(dá)終止?fàn)顟B(tài)后，在第N+1個狀態(tài)時，利用外電路產(chǎn)生清零信號并反饋到計數(shù)器的異步清零輸入端，使計數(shù)器立即復(fù)位至0狀態(tài)，之后，重復(fù)以上過程。 在這種聯(lián)接方式中，N進(jìn)制計數(shù)器的獨立穩(wěn)定狀態(tài)包括N 個狀態(tài)，而第N+1個狀態(tài)只是在極短的瞬間出現(xiàn)，用于產(chǎn)生異步清零信號，稱為過渡態(tài)。圖示為七進(jìn)制計數(shù)器的電路邏輯圖及時序圖。清零法第64頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院74160EPEPCPCRDLDD D D DQ Q Q Q00112233計數(shù)脈沖輸入1 電路狀態(tài)為0111時，立即產(chǎn)生

36、清零信號，使計數(shù)器狀態(tài)加到0000。第65頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 利用與非門產(chǎn)生清零信號，此信號隨著計數(shù)器清零而立即消失，持續(xù)時間極短，如果觸發(fā)器的復(fù)位速度有快有慢，則可能動作慢的觸發(fā)器還未來得及復(fù)0，清零信號已經(jīng)消失，導(dǎo)致電路產(chǎn)生邏輯錯誤。因此，這種接法的電路可靠性不高。修正電路如下。第66頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 與非門G 將計數(shù)器的狀態(tài)進(jìn)行反饋，門G1和門G2組成基本RS觸發(fā)器，Q端輸出的信號做為復(fù)零信號。當(dāng)電路進(jìn)入過渡態(tài)0111時，G門輸出0電平，基本RS觸發(fā)器清0，計數(shù)器清零。 G門輸出高電平，基本RS觸發(fā)器的狀態(tài)保持0，因而計數(shù)

37、器的清零信號得以維持，直到計數(shù)脈沖回到低電平以后，基本RS觸發(fā)器被置1，計數(shù)器的清零信號消失。可以看出，清零信號的寬度與計數(shù)脈沖高電平的持續(xù)時間相等。同時，由Q端輸出同樣寬度的進(jìn)位信號。在有的計數(shù)器產(chǎn)品中,將G、G1、G2門組成的附加電路直接制作在計數(shù)器芯片上，這樣在使用時就不用外接電路了。第67頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院第68頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 置數(shù)法也稱同步置數(shù)法，適用于設(shè)置有同步置數(shù)功能的計數(shù)器。利用此方法同樣可以實現(xiàn)單片計數(shù)器范圍內(nèi)的任意N進(jìn)制計數(shù)器。其基本思想是：計數(shù)器從某個預(yù)置狀態(tài)M 開始計數(shù)，依次經(jīng)歷N個狀態(tài)到達(dá)終止?fàn)顟B(tài)，在

38、終止?fàn)顟B(tài)時，利用外電路產(chǎn)生置數(shù)信號并反饋到計數(shù)器的同步置數(shù)輸入端，使計數(shù)器在下一個計數(shù)脈沖到達(dá)時置入狀態(tài)M，之后，重復(fù)以上計數(shù)過程。在這種聯(lián)接中，N進(jìn)制計數(shù)器的獨立穩(wěn)定狀態(tài)包括N個狀態(tài)，終止?fàn)顟B(tài)用來產(chǎn)生同步置數(shù)信號，且做為N進(jìn)制計數(shù)器的獨立狀態(tài)之一，這和異步清零法不同。圖示是利用74161實現(xiàn)的九進(jìn)制計數(shù)器。 置數(shù)法第69頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院74161EPQ Q Q QCPETD D D DLDRDC1013322011計數(shù)輸入 圖a計數(shù)器從預(yù)置狀態(tài)0（0000）開始計數(shù)，直到8（1000）狀態(tài)時，與非門產(chǎn)生置數(shù)信號，下一CP 到達(dá)時，置入0，選擇74161的前九

39、個狀態(tài)作為九時制計數(shù)器狀態(tài)。b選擇74161的中間9個狀態(tài)，c選擇74161的后9個狀態(tài)。74161EPQ Q Q QCPETD D D DLDRDC101332201計數(shù)輸入174161EPQ Q Q QCPETD D D DLDRDC101332201計數(shù)輸入11第70頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 以上電路，均采用加法計數(shù)器來實現(xiàn)任意進(jìn)制計數(shù)器。若是減法計數(shù)器，實現(xiàn)方法基本相同。例如四位二進(jìn)制減法計數(shù)器實現(xiàn)6進(jìn)制計數(shù)器，采用置數(shù)法時，可使預(yù)置值為15，計數(shù)過程為15-14-13-12-11-10，到達(dá)狀態(tài)10，產(chǎn)生置數(shù)信號，在下一個CP到達(dá)時，計數(shù)器置入15，再重復(fù)。

40、清零法實現(xiàn)時，計數(shù)過程為0-15-14-13-12-11，在過渡態(tài)10時，產(chǎn)生清零信號，使計數(shù)器立即回復(fù)0狀態(tài)，再重復(fù) 。十進(jìn)制計數(shù)器，利用異步清零法和同步置數(shù)法，可以實現(xiàn)29進(jìn)制計數(shù)器。對于百進(jìn)制計數(shù)器，可以實現(xiàn)299進(jìn)制的任意進(jìn)制計數(shù)器。第71頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 以移位寄存器為主體構(gòu)成的同步計數(shù)器，常見的有環(huán)形計數(shù)器和扭環(huán)形計數(shù)器兩種。移位型計數(shù)器（1）環(huán)形計數(shù)器（Ring Counter） 移位計數(shù)器最后一級的輸出送回至最前級的輸入端，便構(gòu)成環(huán)形計數(shù)器。D觸發(fā)器構(gòu)成圖示QDC11DAAQDC11DBBQDC11DCCQDC11DDDCP第72頁/共110頁

41、數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 若電路的初始狀態(tài)為QAQBQCQD=0001，在CP的作用下，電路狀態(tài)按00011000010001000010的循環(huán)轉(zhuǎn)換。根據(jù)計數(shù)器的計數(shù)規(guī)律，可做四進(jìn)制計數(shù)器來使用，取0001、0010、0100、1000所組成的循環(huán)為有效循環(huán)，其狀態(tài)轉(zhuǎn)換圖如圖示0000001000010100100001011111101010011100001101101101111010110111第73頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 電路存在無效循環(huán)和死循環(huán)，若電路在干擾等因素的影響下，脫離有效循環(huán)進(jìn)入任何無效狀態(tài)后，將不能自動返回有效循環(huán)，這表明電路不具

42、備自啟動能力。利用移位寄存器的置數(shù)功能，可以有效消除了有效循環(huán)，確保電路的正常工作。 74LS194DILDRDSSCP Q Q Q Q D D D DAAIR01DDCCBB1110001000000100100100101100001001110101011111111000111010011011000111第74頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 右移信號DIR和置數(shù)控制信號S1由移位寄存器的狀態(tài)決定，它們之間的真值關(guān)系如表所示。 化簡卡諾圖，求得 QA QB QC QD DIR S1 0 0 0 0 1 0 0 0 0 1 * 1 0 0 1 0 0 0 0 0 1

43、1 * 1 0 1 0 0 0 0 0 1 0 1 * 1 0 1 1 0 0 0 0 1 1 1 * 1 1 0 0 0 0 0 1 0 0 1 * 1 1 0 1 0 0 0 1 0 1 1 * 1 1 1 0 0 0 0 1 1 0 1 * 1 1 1 1 0 0 0 1 1 1 1 * 1 DIR=QA+QB+QC S1 = QD 按照上述邏輯表達(dá)式設(shè)計的組合邏輯電路稱為反饋電路，反饋電路不同，電路的狀態(tài)轉(zhuǎn)換關(guān)系不同。 第75頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 環(huán)形計數(shù)器的進(jìn)位模數(shù)與移位寄存器中觸發(fā)器數(shù)相等，且每一個有效狀態(tài)只包括一個1（或0），這在某些特定場合非常有利

44、。但其狀態(tài)的利用率比較低，16個狀態(tài)僅使用了4個。（2）扭環(huán)形計數(shù)器（Twisted Ring Counter） 又稱約翰遜計數(shù)器（Johnson Counter），是將移位寄存器最后一級反變量輸出接至第一級的輸入端而構(gòu)成，圖示電路及狀態(tài)轉(zhuǎn)換圖。第76頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 扭環(huán)形計數(shù)器存在兩個狀態(tài)循環(huán)，若采用左邊的循環(huán)為有效循環(huán)，則余下的循環(huán)為無效循環(huán)，表明此電路不具備自啟動能力。適當(dāng)設(shè)計反饋電路，使電路可以自啟動1000010100101001011011011010010000010011011111110000111011001011第77頁/共110頁數(shù)字

45、邏輯電路電子教案西北大學(xué)信息學(xué)院具有自啟動能力的扭環(huán)形計數(shù)器。狀態(tài)轉(zhuǎn)換關(guān)系如圖。 74LS194DILDRDSSCP Q Q Q Q D D D DAAIR01DDCCBB11011000010100101001011011011010010000010011011111110000111011001011第78頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 扭環(huán)形計數(shù)器的狀態(tài)數(shù)是移位寄存器中觸發(fā)器個數(shù)的2倍，其狀態(tài)利用率較環(huán)形計數(shù)器提高一倍，而且，有效狀態(tài)轉(zhuǎn)換時，只有一位觸發(fā)器改變狀態(tài)，因而電路工作時更可靠。（3）脈沖分配器 能將時鐘脈沖信號進(jìn)行分頻，并通過多條輸出線順序輸出。當(dāng)環(huán)形計數(shù)

46、器工作在1000010000100001循環(huán)狀態(tài)時，它就是一個脈沖分配器，畫出在時鐘脈沖的作用下各觸發(fā)器的輸出波形看出，每路輸出的脈沖周期是時鐘周期的4倍，并且按順序依次輸出。 第79頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 波形表示，每路輸出的脈沖周期是時鐘周期的4倍，并且按順序依次輸出QD1DC1BBQD1DC1CCQD1DC1AAQD1DC1DD1CPCPQQQQCBAD第80頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 利用環(huán)形計數(shù)器和扭環(huán)形計數(shù)器構(gòu)成的脈沖分配器，電路結(jié)構(gòu)簡單，缺點是使用的觸發(fā)器數(shù)目比較多，故適用產(chǎn)生較少順序脈沖數(shù)目的場合。在順序脈沖數(shù)目較多時，可以用

47、計數(shù)器和譯碼電路組合成實現(xiàn)。圖示電路采用八進(jìn)制計數(shù)器和譯碼器構(gòu)成脈沖分配器，其電壓波形圖請讀者自行做出。 74161CPCLDRDETEPQ Q Q QD D D D102320133-8譯碼器Y Y Y Y Y Y Y Y A A A10232017654CP第81頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（4） 序列信號發(fā)生器 用來產(chǎn)生規(guī)定的串行脈沖序列信號，構(gòu)成方法有多種，比較簡單、直觀的方法是采用計數(shù)器和數(shù)據(jù)選擇器組成。例如，要產(chǎn)生11010001（時間順序自左而右）的序列信號，長度為8，則可以設(shè)計一模8計數(shù)器，然后在計數(shù)器的基礎(chǔ)上加上適當(dāng)?shù)慕M合邏輯電路即可實現(xiàn)。組合電路可用最

48、小項譯碼器和數(shù)據(jù)選擇器實現(xiàn)。第82頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 圖中，模8計數(shù)器采用74161設(shè)計實現(xiàn)，組合邏輯電路采用數(shù)據(jù)選擇器實現(xiàn)，其輸出Y即序列信號，與計數(shù)器狀態(tài)之間的真值關(guān)系如表所示。這樣，當(dāng)計數(shù)器的狀態(tài)在CP作用下轉(zhuǎn)換時，整個電路輸出連續(xù)、循環(huán)的序列信號11010001。 74161CPCLDRDETEPQ Q Q QD D D D10232013CP數(shù)據(jù)選擇器AAADDDDDDD11 Q2 Q1 Q0 Y 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1第8

49、3頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 序列信號發(fā)生器還可以采用移位型計數(shù)器實現(xiàn)。若同樣要求發(fā)生序列信號11010001時，則可以根據(jù)序列信號的長度選擇扭環(huán)型計數(shù)器和數(shù)據(jù)選擇器構(gòu)成，并按扭環(huán)型計數(shù)器的狀態(tài)轉(zhuǎn)換次序，寫出數(shù)據(jù)選擇器的輸出如表所示，利用數(shù)據(jù)選擇器實現(xiàn)如圖的邏輯電路。 74LS194DDCPRDSSQ Q Q QD D D DCDBABDCACP數(shù)據(jù)選擇器AAADDDDDDD11101IRIL0 QA QB QC QD Y 0 0 0 0 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 0

50、 0 1 1 0 0 0 0 1 1第84頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 時序電路由組合電路和記憶電路兩部分構(gòu)成。設(shè)計一個時序電路，包含兩部分電路的設(shè)計過程。一般設(shè)計步驟為：（1）根據(jù)文字描述的設(shè)計要求，畫出原始狀態(tài)圖或狀態(tài)表。（2）將原始狀態(tài)圖中的重復(fù)狀態(tài)進(jìn)行合并，得簡化狀態(tài)圖。（3）對狀態(tài)圖中的狀態(tài)合理分配二進(jìn)制代碼，狀態(tài)編碼。（4）根據(jù)代碼形式的狀態(tài)圖，確定觸發(fā)器的類型和個數(shù)，由觸發(fā)器的特性方程列出各觸發(fā)器的激勵函數(shù)。寫出輸出邏輯表達(dá)式。（5）根據(jù)激勵函數(shù)及輸出邏輯表達(dá)式，畫出實現(xiàn)電路圖。（6）檢查電路的邏輯功能是否可以實現(xiàn)設(shè)計要求，是否具有自啟動能力。同步時序邏輯電

51、路的設(shè)計第85頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院下面通過具體時序電路的設(shè)計實現(xiàn)深入理解設(shè)計方法步驟。例：設(shè)計一序列脈沖檢測器，當(dāng)連續(xù)輸入信號110時，該邏輯電路輸出為1，否則輸出為0。解：（1）狀態(tài)圖和狀態(tài)表。 由設(shè)計要求，可以確定該電路只有一個輸入變量和一個輸出變量，輸入變量記為X，是一個串行的序列信號；輸出變量記為Y，并定義當(dāng)輸入信號出現(xiàn)序列110時，Y為1，否則，Y為0。輸出Y與電路以前的輸入X有關(guān)，所以必須利用電路的狀態(tài)來記憶輸入序列110。第86頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 定義S0為電路的初始狀態(tài)，表明未接收到待檢測序列。S1狀態(tài)代表電路已接收

52、到有用序列110的第一個元素1，S2代表接收到有用序列的連續(xù)兩個1元素。S3代表接收到有用序列110。那么，根據(jù)檢測器的邏輯功能，可列出原始狀態(tài)轉(zhuǎn)換圖。SSSS12300/00/00/11/01/00/01/01/0第87頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（2）比較原始狀態(tài)圖中的狀態(tài)S0和S3，可以發(fā)現(xiàn)，它們在同樣的輸入下有同樣的輸出，而且轉(zhuǎn)換到相同的次態(tài)，因此，稱這兩個狀態(tài)為等價狀態(tài)，可以合并為一個。 于是得到化簡后的狀態(tài)轉(zhuǎn)換圖。SS011/0S20/00/11/01/00/0（3）由于電路狀態(tài)只有三種，故選用兩個觸發(fā)器作為記憶元件，取觸發(fā)器的狀態(tài)Q1Q0的00、01、10分

53、別代表狀態(tài)S0、S1和S3，畫出編碼后的狀態(tài)轉(zhuǎn)換圖，并變換成狀態(tài)真值表形式。第88頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院下面通過具體時序電路的設(shè)計實現(xiàn)深入理解設(shè)計方法步驟。01001/0100/00/11/01/00/0X Q1n Q0nQ1n+1 Q0n+1 Y0 0 00 0 01 0 00 1 00 0 10 0 01 0 11 0 00 1 00 0 11 1 01 0 00 1 1* * *1 1 1* * *第89頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 根據(jù)狀態(tài)真值表填出狀態(tài)變量卡諾圖與輸出變量卡諾圖經(jīng)化簡，得邏輯表達(dá)式： 00 01 11 1001Q1Q0

54、 x010000*nnQ0n+1 00 01 11 1001Q1Q0 x000010*nny nnnnXQXQQQ10111XQQQnnn0110XQYn1 第90頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（4）若選JK觸發(fā)器，根據(jù)其特性方程，可寫出每個JK觸發(fā)器的激勵方程。 XQJn01XQJn10（5）根據(jù)上式，畫出邏輯電路圖如圖4.62所示。nnnQKQJQ1XK 110K第91頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（6）按照同步時序邏輯電路的分析方法檢驗電路的邏輯功能正確與否。 上例的設(shè)計實踐表明，時序電路設(shè)計中最關(guān)鍵的一步，是原始狀態(tài)圖的建立，它是在充分理解設(shè)計要

55、求的基礎(chǔ)上，結(jié)合實踐經(jīng)驗而得出的，所以，需要一定的經(jīng)驗和技巧。建立原始狀態(tài)圖，一般按照“寧多勿漏”的原則進(jìn)行，即將可能出現(xiàn)的狀態(tài)都考慮在內(nèi)，由此得出的原始狀態(tài)圖狀態(tài)很多，需要將其中的等價狀態(tài)合并化簡，求得最簡狀態(tài)圖。狀態(tài)數(shù)越少，意味著設(shè)計出的電路越簡單。原始狀態(tài)圖的化簡方法很多，具體可參閱其它有關(guān)書目。第92頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院例：試設(shè)計帶有進(jìn)位輸出的十一進(jìn)制計數(shù)器。解：（1）狀態(tài)圖或狀態(tài)表 計數(shù)器的工作特點是在時鐘信號的作用下自動地從一個狀態(tài)轉(zhuǎn)換到下一個狀態(tài)，所以計數(shù)器無輸入信號，只有進(jìn)位輸出信號C。根據(jù)前述計數(shù)器的特點，直接可以確定十一進(jìn)制計數(shù)器具有十一個狀態(tài)

56、，用S0、S1、S9、S10表示。其狀態(tài)轉(zhuǎn)換圖為：S0S10S9S8S7S6S5S4S3S2S1/0/0/0/1/0/0/0/0/0/0/0/0/0第93頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（2）計數(shù)器的十一個狀態(tài)，用狀態(tài)變量Q3Q2Q1Q0表示。若設(shè)計中不做特別要求，狀態(tài)可按自然二進(jìn)制數(shù)00001010作為S0S10編碼，則1011、1100、1101、1110、1111五個狀態(tài)為無效狀態(tài)，列出編碼后的狀態(tài)真值表。卡諾圖填出經(jīng)化簡，求出次態(tài)方程如下：Q3n Q2n Q1n Q0nQ3n+1Q2n+1Q1n+1Q0n+1 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0

57、 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 0 0 1 1 0 1 1 * * * * * 1 1 0 0 * * * * * 1 1 0 1 * * * * * 1 1 1 0 * * * * * 1 1 1 1 * * * * *第94頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 00 01 11 10

58、00011110Q3Q1Q2Q0n+1nnnnQ30*100*0010010 00 01 11 1000011110Q3Q1Q2Q0n+1nnnnQ20*010*1001001 00 01 11 1000011110Q3Q1Q2Q0n+1nnnnQ10*000*1101110 00 01 11 1000011110Q3Q1Q2Q0n+1nnnnQ01*000*1100011 00 01 11 1000011110Q3Q1Q2Q0nnnnC0*001*0000000第95頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院（3）若選JK觸發(fā)器，根據(jù)其特性方程，寫出每個JK觸發(fā)器的激勵方程。 nnn

59、nnnnQQQQQQQ01231313nnnnnnnnQQQQQQQQ012021212nnnnnnnnnQQQQQQQQQQ01301301311nnnnnQQQQQ030110nnnQKQJQ1第96頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院 （4）由激勵方程直接畫出實現(xiàn)邏輯電路圖。 nnnnQKQQQJ130123nnQQJ012nnnnQQQQK010120303031QQQQQQJnnnnnnQQK031nnnnQQQQJ3131010K 第97頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信息學(xué)院(5) 驗證電路的邏輯功能正確與否。將0000作為初態(tài)，根據(jù)電路圖分析或由次態(tài)方程計算，得到相應(yīng)的次態(tài)，所得結(jié)果應(yīng)與狀態(tài)真值表相同。對于電路的五個無效狀態(tài)，分別代入次態(tài)方程，計算出它們的次態(tài)，畫出電路的狀態(tài)轉(zhuǎn)換圖可以看出，該電路是具備自啟動能力的。1JC11K1JC11K1JC11K1JC11K1=1CPFF0FF3FF2FF1Q0Q3Q2Q1C第98頁/共110頁數(shù)字邏輯電路電子教案西北大學(xué)信