數(shù)電期末復(fù)習(xí)

1、北郵數(shù)電復(fù)習(xí)總結(jié)概述引：此復(fù)習(xí)綱要結(jié)合2017年孫文生老師的課件進(jìn)行大致的整理，也有自己關(guān)于期末考試的一些看法，有用沒用，各位看官掂量著學(xué)吧來源：XXXXNB2017年5月25日第九章：并行比較型 ADC優(yōu)點(diǎn)：轉(zhuǎn)換速度快；缺點(diǎn)：電路復(fù)雜，且隨著分辨率提高 復(fù)雜度幾何提高；雙積分型ADC優(yōu)點(diǎn)：抗干擾能力強(qiáng) ； 缺點(diǎn)：工作速度低逐次漸進(jìn)型：電路簡單 速度適中 不溫不和衡量 ADC性能的兩個主要指標(biāo)是 轉(zhuǎn)換精度 和 轉(zhuǎn)換速度按照工作原理的不同，可分為直接轉(zhuǎn)換型ADC 和 間接轉(zhuǎn)換型ADC 取樣、保持、量化、編碼（記??！記住！記注！重要的事情說三遍?。┛紮?quán)電阻網(wǎng)路 大致分為三種題型 T型 倒T型 常規(guī)

2、型 ，其中 倒T型應(yīng)用最廣考的可能性也是最大的 ，常規(guī)型比較簡單。對于此三類電路一定要有基本的認(rèn)知！第七章：輸入->地址位->存儲單元； 輸出->位寬；基本的判別形式，既可對應(yīng)選擇題，也可對應(yīng)大題ROM RAM 與陣列固定 或陣列可編程ROM： 一次編程：PROM可改寫編程： EPROM / UVEPROMEEPROM Flash Memory FRAM 記注相關(guān)的縮寫以及蘊(yùn)含的含義用存儲器實(shí)現(xiàn)組合邏輯 ，時序邏輯可能是考試大題 重點(diǎn)：列出狀態(tài)表 圖的繪制次要 概念型eg：其余典型的三種 可編程邏輯器件：PLA PAL GAL第六章：中規(guī)模 時序邏輯電路 的功能展開無非是圍繞

3、這兩點(diǎn)大幅展開，此為重點(diǎn)！對于計(jì)數(shù)器件的功能表 一定要看清同步異步相關(guān)，以及是否為十進(jìn)制還是十六進(jìn)制的問題，這直接決定設(shè)計(jì)電路的成敗與否。對于添加RS觸發(fā)器 類型題，比較復(fù)雜，最好將此種形式記清楚，以防臨場沒思路中規(guī)模計(jì)數(shù)器的級聯(lián)：關(guān)于同步級聯(lián)中的較為復(fù)雜的特殊題型：移位寄存器：JK輸入的移位寄存器74LS195 可留意Q3 及Q3非的接法技巧，這是用寄存器構(gòu)成計(jì)數(shù)器常用手段！較難題型，自己把握用移存器實(shí)現(xiàn)序列信號發(fā)生器 與D觸發(fā)器類似留意輸出端反饋回輸入端接法，設(shè)計(jì)很套路，結(jié)合功能表做題！第五章：同步時序電路分析： 激勵方程 狀態(tài)方程 輸出方程 做轉(zhuǎn)移表 狀態(tài)轉(zhuǎn)移圖 細(xì)心做，如要求判定邏輯功

4、能 也可自己分析一下狀態(tài)圖/狀態(tài)表自啟動也是很關(guān)鍵的一環(huán)移存器 的設(shè)計(jì) D觸發(fā)器 主要集中在輸入端D0的分析上，大多為套路環(huán)形計(jì)數(shù)器 扭環(huán)計(jì)數(shù)器相關(guān)特性 記憶異步時序電路 ，用老師的方法分析 主要時鐘方程得列的準(zhǔn)確 常用時序電路設(shè)計(jì)： JK觸發(fā)器設(shè)計(jì)同步計(jì)數(shù)器的時序電路是常規(guī)題型 同時也是?？碱}型，套路題，要把握??！也記住 不同的圈法可以解決自啟動問題。移存型序列信號發(fā)生器 求D0，判斷自啟動 也是常規(guī)題型 必須掌握！M序列是一種偽隨機(jī)序列，又稱為最長線性序列。一般時序電路設(shè)計(jì)：畫出狀態(tài)轉(zhuǎn)移圖及狀態(tài)表，核心：狀態(tài)圖的繪制，有些典型題型比較好處理，但要學(xué)會舉一反三這些步驟是嚴(yán)謹(jǐn)?shù)?，同時一個大題這

5、么考的話是嚴(yán)謹(jǐn)且復(fù)雜的！簡化狀態(tài)表也是解決時序電路設(shè)計(jì)的重要一環(huán)，當(dāng)然對于時序電路設(shè)計(jì)最最重要的一環(huán)是 狀態(tài)轉(zhuǎn)移圖的繪制！狀態(tài)編碼 行相鄰 列相鄰 都是重要的 一定要清楚行相鄰 列相鄰的判別，但重要度較之前面次重異步計(jì)數(shù)器的設(shè)計(jì)：難度不一定是最大的，但復(fù)雜度相當(dāng)大，判斷時鐘信號->列狀態(tài)轉(zhuǎn)移表->做卡諾圖化簡->判斷自啟動（此過程相當(dāng)繁瑣。）第四章：基本RS觸發(fā)器，記住對于或非門 以及 與非門構(gòu)成的RS觸發(fā)器 中的R、S對應(yīng)的位置及狀態(tài)，特征方程 約束條件等。RS狀態(tài)圖其實(shí)不太好畫要思路清晰！各種鐘控觸發(fā)器的使用原理，以及相互之間的轉(zhuǎn)換 ，波形圖的繪制。鐘控D觸發(fā)器、鐘控T觸

6、發(fā)器、鐘控JK觸發(fā)器 的特征方程 以及相互之間的轉(zhuǎn)換 要明晰！主從觸發(fā)器的設(shè)計(jì)引入：最好理解相關(guān)原理，最重要的便是 下降沿 觸發(fā) 且一次翻轉(zhuǎn)問題翻轉(zhuǎn)規(guī)律可記憶，同時添加異步置位端后 時考波形圖的繪制的?？碱}型！邊沿觸發(fā) ：此為之后的基本使用器件個人感覺觸發(fā)器的元器件的工作原理不是重點(diǎn) 重點(diǎn)是會用 ，會畫波形，為之后的學(xué)習(xí)做鋪墊。CMOS觸發(fā)器的特點(diǎn)比較特殊 稍記憶下觸發(fā)器時間參數(shù)（雖說次重 但感覺考試被考中的幾率還蠻大的）建立時間 保持時間 大致理解， 需要提及的是，可能會以波形圖的形式考核，主要需要記?。?建立時間是指輸入信號 較之時鐘有效邊沿提前到來，保持時間是輸入信號較之時鐘有效邊沿之后

7、保持不變的時間，判斷時 以此二者為標(biāo)準(zhǔn)就OK了第三章：組合邏輯電路在期末考試前看會感覺比較輕松，所以總結(jié)上會較簡略給出邏輯圖判斷實(shí)現(xiàn)的功能 ，這種題型 應(yīng)該期末不會考，畢竟可以考時序電路的分析。最簡與或式->兩級與非門電路（兩次取反）最簡或與式->兩級或非門（兩次取反）阻塞邏輯（往年都考 今年不考 嗨呀?。┒噍敵龊瘮?shù)設(shè)計(jì) ，比誰圈圈 少，這種題其實(shí)不好做，但考察的可能性不大把這張圖轉(zhuǎn)換搞明白了，第一章 第三章就理解了一半了全加器 全減器的特征方程 或者推導(dǎo)過程 應(yīng)理解，最好記憶，是一個重要基礎(chǔ)全減器：全加器：組合邏輯電路的冒險(xiǎn)：邏輯冒險(xiǎn) 功能冒險(xiǎn) 理清了就是送分題與或式電路: 只存

8、在偏1型邏輯冒險(xiǎn)或與式電路: 只存在偏0型邏輯冒險(xiǎn).卡諾圖加冗余圈可消除 邏輯冒險(xiǎn) 但是功能冒險(xiǎn) 需要 濾波電容/選通脈沖與門及與非門加正取樣脈沖或門及或非門加負(fù)取樣脈沖（想記憶便記，也可自己推）中規(guī)模組合電路器件：數(shù)碼比價器 編碼器 優(yōu)先編碼器 要理解其中的電路拓展 利用一些端口38譯碼器 是平時理解最多的也是很大的考點(diǎn)！數(shù)據(jù)選擇器 ： 八選一 雙四選一 是重要的器件 也是拓展常用的組合器件 很重要！數(shù)據(jù)分配器 在某些情況 蠻像38譯碼器的使用方法的重要用途 雖然我們看來挺LOW但很實(shí)際奇偶校驗(yàn)電路：全加器轉(zhuǎn)換為全減器：第二章：最難的一章 各種參數(shù)計(jì)算繞來繞去TTL電路功能判別：TTL門的輸出端不允許直接相連，除非能保證這幾個門的輸出完全一致。OC門的線連接邏輯-線與 OC門負(fù)載電阻的選取：常規(guī)題型，原因 功能都把握清楚與非門輸入高電平時，I入=m´IIH總輸入電流等于單端電流之和；輸入低電平時， I入=IIL總輸入電流等于單端電流；三態(tài)門：填空選擇可能會考，主要細(xì)心把握住高阻態(tài)即可常規(guī)題型考法：ECL邏輯門 CMOS邏輯門：CMOS門輸入端不允許懸空通過電阻接地時，對阻值無要