[高等教育]第7章 晶體管與模擬集成電路基本單元設(shè)計ppt課件

1、集成電路設(shè)計技術(shù)與工具集成電路設(shè)計技術(shù)與工具 第7章 模擬集成電路晶體管級設(shè)計根本要求根本要求v掌握模擬集成電路晶體管級設(shè)計的掌握模擬集成電路晶體管級設(shè)計的設(shè)計流程和電路仿真類型，設(shè)計流程和電路仿真類型，v掌握工藝角仿真的概念。掌握工藝角仿真的概念。 內(nèi)容提要內(nèi)容提要v 7.1 模擬集成電路晶體管級的設(shè)計概論模擬集成電路晶體管級的設(shè)計概論v 7.2 模擬集成電路晶體管級的設(shè)計流程模擬集成電路晶體管級的設(shè)計流程v 7.3 模擬集成電路的電路仿真模擬集成電路的電路仿真v 7.4 模擬集成電路的幅員設(shè)計要點模擬集成電路的幅員設(shè)計要點 7.1 模擬集成電路晶體管級模擬集成電路晶體管級的設(shè)計概論的設(shè)計概

2、論模擬集成電路的定義：模擬集成電路的定義：模擬信號是在時間和幅度上都延續(xù)變化的信號。模擬信號是在時間和幅度上都延續(xù)變化的信號。在客觀世界中，多數(shù)物理量都是以模擬方式在客觀世界中，多數(shù)物理量都是以模擬方式存在的，因此分析和設(shè)計模擬集成電路對于存在的，因此分析和設(shè)計模擬集成電路對于模擬信號的處置具有重要的實踐意義模擬信號的處置具有重要的實踐意義模擬集成電路是處置模擬信號的集成電路，其模擬集成電路是處置模擬信號的集成電路，其主要特點是，電路的輸入和輸出是一個或一主要特點是，電路的輸入和輸出是一個或一些延續(xù)變化的模擬信號。些延續(xù)變化的模擬信號。電源，放大器，濾波器，電源，放大器，濾波器，ADC/DAC

3、, PLL開關(guān)開關(guān)電容電路？電容電路？Transceiver: RF,ANALOG,DIGITAL 數(shù)字化的趨勢數(shù)字化的趨勢802.11a transceiverRFID TransceiverPeking University, 2021, JSSC分數(shù)頻率綜合器分數(shù)頻率綜合器Peking University, 2021, JSSC802.11a transceiver幅員幅員Peking University, 2021, JSSC模擬集成電路與數(shù)字集成電路設(shè)計的區(qū)別：模擬集成電路與數(shù)字集成電路設(shè)計的區(qū)別：要求電路的每一個組成單元必需是準確的，要求電路的每一個組成單元必需是準確的，其性能

4、與幅員設(shè)計的相關(guān)性比數(shù)字集成其性能與幅員設(shè)計的相關(guān)性比數(shù)字集成電路強得多。電路強得多。 手工設(shè)計幅員手工設(shè)計幅員其幅員設(shè)計從平面規(guī)劃到各器件的幾何圖其幅員設(shè)計從平面規(guī)劃到各器件的幾何圖形的設(shè)計都要非常的形的設(shè)計都要非常的“講究，需求思講究，需求思索的問題往往比數(shù)字集成電路多得多。索的問題往往比數(shù)字集成電路多得多。假設(shè)在電路級上而不是在邏輯級上來思索假設(shè)在電路級上而不是在邏輯級上來思索和優(yōu)化一個數(shù)字集成電路的性能，這將和優(yōu)化一個數(shù)字集成電路的性能，這將與模擬集成電路有許多共同點，對高速與模擬集成電路有許多共同點，對高速數(shù)字集成電路的設(shè)計尤其如此。數(shù)字集成電路的設(shè)計尤其如此。Standard Ce

5、ll 7.2 模擬集成電路晶體管級的設(shè)計流程模擬集成電路晶體管級的設(shè)計流程模擬集成電路的設(shè)計難點：模擬集成電路的設(shè)計難點：涉及到速度、功耗、增益、精度、任務(wù)頻率帶寬等諸涉及到速度、功耗、增益、精度、任務(wù)頻率帶寬等諸多要素，要根據(jù)設(shè)計目的要求進展適度的折中。多要素，要根據(jù)設(shè)計目的要求進展適度的折中。模擬電路對噪聲、串擾和其他干擾信號比數(shù)字電路敏模擬電路對噪聲、串擾和其他干擾信號比數(shù)字電路敏感得多。感得多。 器件的二階效應(yīng)對模擬電路性能的影響比對數(shù)字電路器件的二階效應(yīng)對模擬電路性能的影響比對數(shù)字電路的影響嚴重的多。精度、噪聲、輸出阻抗等的影響嚴重的多。精度、噪聲、輸出阻抗等 LOGIC, ANAL

6、OG 和和RF的模型精度的模型精度v高性能模擬電路的設(shè)計：通常每一個器件都高性能模擬電路的設(shè)計：通常每一個器件都需求需求“手工設(shè)計；而數(shù)字電路通常用自動綜手工設(shè)計；而數(shù)字電路通常用自動綜合和自動規(guī)劃布線的方法來完成。合和自動規(guī)劃布線的方法來完成。v相對于數(shù)字相對于數(shù)字IC設(shè)計，模擬設(shè)計，模擬IC設(shè)計對設(shè)計者的設(shè)計對設(shè)計者的知識和閱歷要求要高的多。模擬電路中許多知識和閱歷要求要高的多。模擬電路中許多效應(yīng)的建模和仿真依然存在難題。效應(yīng)的建模和仿真依然存在難題。前端設(shè)計前端設(shè)計后端設(shè)計后端設(shè)計集成電路設(shè)計流程集成電路設(shè)計流程設(shè)計目的設(shè)計目的芯片芯片系統(tǒng)級設(shè)計系統(tǒng)級設(shè)計電路原理圖設(shè)計電路原理圖設(shè)計行為

7、級行為級/存放器級存放器級/門級門級/晶體管級電路設(shè)計與仿真晶體管級電路設(shè)計與仿真劃分功能模塊，系統(tǒng)級仿真劃分功能模塊，系統(tǒng)級仿真功能與性能目的功能與性能目的電路幅員設(shè)計電路幅員設(shè)計后仿真后仿真規(guī)劃布線，規(guī)那么驗規(guī)劃布線，規(guī)那么驗證證寄生參數(shù)寄生參數(shù)測試測試模擬集成電路設(shè)計模擬集成電路設(shè)計數(shù)字集成電路設(shè)計數(shù)字集成電路設(shè)計電路設(shè)計籠統(tǒng)級別電路設(shè)計籠統(tǒng)級別構(gòu)造級構(gòu)造級系統(tǒng)級系統(tǒng)級晶體管級晶體管級器件物理級器件物理級模擬集成電路設(shè)計模擬集成電路設(shè)計模擬電路設(shè)計模擬電路設(shè)計晶體管級原理圖設(shè)計晶體管級原理圖設(shè)計SPICE仿真仿真規(guī)劃布線規(guī)劃布線(Layout)物理規(guī)那么驗證物理規(guī)那么驗證(DRC: De

8、sign Rule Check)與電路圖一致性驗證與電路圖一致性驗證(LVS: Layout vs. Schematic)寄生參數(shù)提取寄生參數(shù)提取(PE: Parasitical Extraction)后仿真后仿真GDSII文件文件CMOS、雙極、雙極(Bipolar)、Bi-CMOS性能指標要求明細表選擇合適的電路結(jié)構(gòu)手工計算電路器件參數(shù)電路圖編輯和修改電路仿真滿足指標要求？版圖設(shè)計和驗證滿足設(shè)計要求？流片和封裝測試是是是是否否否否 模擬集成電路設(shè)計流程模擬集成電路設(shè)計流程圖見右圖圖見右圖 ,設(shè)計方法可稱為設(shè)計方法可稱為自上至下的設(shè)計方法。自上至下的設(shè)計方法。 該設(shè)計流程可分為前端該設(shè)計流程

9、可分為前端設(shè)計和后端設(shè)計。通常，前設(shè)計和后端設(shè)計。通常，前端設(shè)計包括這個流程圖中由端設(shè)計包括這個流程圖中由上至下的五個方框，即從性上至下的五個方框，即從性能目的明細表到電路仿真以能目的明細表到電路仿真以及判別仿真能否經(jīng)過；后端及判別仿真能否經(jīng)過；后端設(shè)計是從幅員設(shè)計開場到芯設(shè)計是從幅員設(shè)計開場到芯片測試過程。片測試過程。 模擬集成電路的設(shè)計流程模擬集成電路的設(shè)計流程1性能目的要求明細表性能目的要求明細表 詳細給出設(shè)計的模擬集成電路的目的。詳細給出設(shè)計的模擬集成電路的目的。 2選擇適宜的電路構(gòu)造選擇適宜的電路構(gòu)造 根據(jù)性能目的從經(jīng)濟的觀念出發(fā)，選擇適宜的電路構(gòu)造。根據(jù)性能目的從經(jīng)濟的觀念出發(fā)，選

10、擇適宜的電路構(gòu)造。 3手工計算電路元器件參數(shù)手工計算電路元器件參數(shù) 根據(jù)模擬電路的實際根據(jù)模擬電路的實際, 估算電路可以實現(xiàn)的性能目的。估算電路可以實現(xiàn)的性能目的。4電路圖或電路圖或SPICE網(wǎng)表編輯和修正網(wǎng)表編輯和修正 采用某種電路編輯軟件采用某種電路編輯軟件,完成畫電路圖的義務(wù)，并經(jīng)過完成畫電路圖的義務(wù)，并經(jīng)過仿真結(jié)果對電路參數(shù)進展修正。仿真結(jié)果對電路參數(shù)進展修正。(HSPICE,SPECTRE,ADS)模擬集成電路的設(shè)計流程(續(xù))5 5電路仿真電路仿真 ( (前仿真前仿真 對電路進展仿真并反復(fù)修正其電路中元件參對電路進展仿真并反復(fù)修正其電路中元件參數(shù)以到達設(shè)計目的要求。數(shù)以到達設(shè)計目的要

11、求。6 6幅員設(shè)計和驗證幅員設(shè)計和驗證 Layout,DRC,LVSLayout,DRC,LVS等等 采用幅員設(shè)計軟件在指定的工藝規(guī)那么下進采用幅員設(shè)計軟件在指定的工藝規(guī)那么下進展該電路的幅員設(shè)計。展該電路的幅員設(shè)計。 7 7流片和測試流片和測試 tapeout)tapeout) 幅員構(gòu)成幅員構(gòu)成GDS-IIGDS-II文件送到芯片制造公司流片文件送到芯片制造公司流片, , 流片后做測試。在片測試流片后做測試。在片測試VS.VS.封裝測試封裝測試7.3 模擬集成電路的電路仿真模擬集成電路的電路仿真模擬集成電路仿真的重要性：模擬集成電路仿真的重要性：模擬集成電路晶體管級的電路仿真是確保模擬模擬集

12、成電路晶體管級的電路仿真是確保模擬集成電路芯片設(shè)計勝利的重要措施之一。集成電路芯片設(shè)計勝利的重要措施之一。前提：器件準確的建模前提：器件準確的建模集成電路的投片消費本錢高。集成電路的投片消費本錢高。對設(shè)計進展全面而深化的電路仿真，找出設(shè)計對設(shè)計進展全面而深化的電路仿真，找出設(shè)計中存在的問題，優(yōu)化電路中的器件參數(shù)，使中存在的問題，優(yōu)化電路中的器件參數(shù)，使電路的仿真結(jié)果滿足設(shè)計目的要求并留有較電路的仿真結(jié)果滿足設(shè)計目的要求并留有較寬的余量。寬的余量。模擬集成電路仿真的類型1直流任務(wù)點分析直流任務(wù)點分析 仿真電路中每個節(jié)點的直流任務(wù)電壓、流過仿真電路中每個節(jié)點的直流任務(wù)電壓、流過電源的電流以及電路每

13、個器件的直流參數(shù)。電源的電流以及電路每個器件的直流參數(shù)。 2交流頻率分析交流頻率分析 對電路中各待測節(jié)點進展頻率分析，得到該對電路中各待測節(jié)點進展頻率分析，得到該節(jié)點的幅頻和相頻特性曲線。節(jié)點的幅頻和相頻特性曲線。 3瞬態(tài)分析瞬態(tài)分析 電路中節(jié)點電壓和支路電流等相關(guān)變量的時電路中節(jié)點電壓和支路電流等相關(guān)變量的時域分析，即節(jié)點電壓或支路電流對時間變量域分析，即節(jié)點電壓或支路電流對時間變量的呼應(yīng)。的呼應(yīng)。模擬集成電路仿真的類型(續(xù))4傅立葉分析傅立葉分析 仿真電路中節(jié)點電壓或支路電流時域信號的直仿真電路中節(jié)點電壓或支路電流時域信號的直流分量、基波分量調(diào)和波分量的幅度和相位，該分流分量、基波分量調(diào)和

14、波分量的幅度和相位，該分析用于電路的頻譜分析。析用于電路的頻譜分析。 5噪聲分析噪聲分析 仿真電路中節(jié)點電壓或支路電流的噪聲功率密仿真電路中節(jié)點電壓或支路電流的噪聲功率密度，分析計算電路中各種無源器件或有源器件產(chǎn)生度，分析計算電路中各種無源器件或有源器件產(chǎn)生的噪聲。的噪聲。 6失真分析失真分析 用于仿真電路中的諧波失真和內(nèi)部調(diào)制失真。用于仿真電路中的諧波失真和內(nèi)部調(diào)制失真。模擬集成電路仿真的類型(續(xù))7參數(shù)掃描分析參數(shù)掃描分析 仿真電路中某個元件的參數(shù)在一定取值范圍內(nèi)仿真電路中某個元件的參數(shù)在一定取值范圍內(nèi)變化時，對電路直流任務(wù)點、瞬態(tài)特性、交流頻率變化時，對電路直流任務(wù)點、瞬態(tài)特性、交流頻率

15、特性的影響。特性的影響。 8溫度掃描分析溫度掃描分析 研討不同溫度下的電路特性。研討不同溫度下的電路特性。 9極極-零點分析零點分析 用于求解交流小信號電路傳送函數(shù)中極點和零點的用于求解交流小信號電路傳送函數(shù)中極點和零點的個數(shù)及其數(shù)值。個數(shù)及其數(shù)值。 模擬集成電路仿真的類型(續(xù))10傳送函數(shù)分析傳送函數(shù)分析 求解電路的輸入源和電路的輸出電壓之間的求解電路的輸入源和電路的輸出電壓之間的傳送函數(shù)傳送函數(shù). 11直流和交流靈敏度分析直流和交流靈敏度分析 研討元件參數(shù)變化對電路中節(jié)點電壓、支路研討元件參數(shù)變化對電路中節(jié)點電壓、支路電流的大小和頻響特性目的的影響。電流的大小和頻響特性目的的影響。 12最

16、壞情況分析最壞情況分析 經(jīng)過仿真得到電路中元件參數(shù)在給定的誤差經(jīng)過仿真得到電路中元件參數(shù)在給定的誤差條件下，電路特性變化的最壞能夠結(jié)果。條件下，電路特性變化的最壞能夠結(jié)果。模擬集成電路的工藝角仿真v集成電路工藝制造過程中，由于環(huán)境溫集成電路工藝制造過程中，由于環(huán)境溫度、摻雜濃度、曝光時間等各種制造條度、摻雜濃度、曝光時間等各種制造條件的變化，會呵斥不同的晶片之間以及件的變化，會呵斥不同的晶片之間以及不同的批次之間模型參數(shù)的變化。不同的批次之間模型參數(shù)的變化。v為了在一定程度上保證芯片的性能和廢為了在一定程度上保證芯片的性能和廢品率，工藝工程師們以品率，工藝工程師們以“工藝角工藝角 的方的方式給

17、出了器件的模型參數(shù)。式給出了器件的模型參數(shù)。模擬集成電路的工藝角仿真模擬集成電路的工藝角仿真(續(xù)續(xù))NMOS速度PMOS速度v將將NMOS和和PMOS晶晶體管的速度動搖范圍限體管的速度動搖范圍限制在由四個角所確定的制在由四個角所確定的矩形內(nèi)。這四個角分別矩形內(nèi)。這四個角分別是：是：v快快NMOS與快與快PMOS、慢慢NMOS與慢與慢PMOS、快快NMOS與慢與慢PMOS、慢慢NMOS與快與快PMOS，v如右圖所示。如右圖所示。 模擬集成電路的工藝角仿真(續(xù))CMOS工藝角的仿真模型文件工藝角的仿真模型文件:* MOS model *The mos model has 5 corners and

18、 each name as below: * .lib tt : typical nmos, typical pmos * .lib ff: fast nmos, fast pmos * .lib fs: fast nmos, slow pmos * .lib sf: slow nmos, fast pmos * .lib ss: slow nmos, slow pmos模擬集成電路的工藝角仿真(續(xù))v這段注釋指明了該仿真模型文件包含了這段注釋指明了該仿真模型文件包含了MOS器件參數(shù)的典型值和器件參數(shù)的典型值和4個工藝角參數(shù)值，并分個工藝角參數(shù)值，并分別以別以tt、ff、fs、sf和和ss為標

19、識。為標識。v在電路的在電路的Spice網(wǎng)表中，經(jīng)過網(wǎng)表中，經(jīng)過.lib語句就可以語句就可以選擇不同情況下的器件參數(shù)進展電路仿真。選擇不同情況下的器件參數(shù)進展電路仿真。7.4 模擬集成電路的幅員設(shè)計要點模擬集成電路的幅員設(shè)計要點幅員設(shè)計根本要求幅員設(shè)計根本要求: :在整個集成電路設(shè)計過程中，幅員設(shè)計是其在整個集成電路設(shè)計過程中，幅員設(shè)計是其中重要的一環(huán)，它將每個元件的電路表示轉(zhuǎn)中重要的一環(huán)，它將每個元件的電路表示轉(zhuǎn)換成物理設(shè)計。同時，元件間銜接的線網(wǎng)也換成物理設(shè)計。同時，元件間銜接的線網(wǎng)也被轉(zhuǎn)換成幾何連線圖形。對于復(fù)雜的幅員設(shè)被轉(zhuǎn)換成幾何連線圖形。對于復(fù)雜的幅員設(shè)計，普通把幅員設(shè)計分成假設(shè)干個子步驟進計，普通把幅員設(shè)計分成假設(shè)干個子步驟進展。展。1 1幅員模塊分劃幅員模塊分劃為了將處置問題的規(guī)模減少，通常把整個電為了將處置問題的規(guī)模減少，通常把整個電路劃分成假設(shè)干個模塊，分別設(shè)計子單元模路劃分成假設(shè)干個模塊，分別設(shè)計子單元模塊的幅員，然后再組合起來。塊的幅員，然后再組合起來。2幅員規(guī)劃和規(guī)劃幅員規(guī)劃和規(guī)劃Floor-planning and layout其目的在于為每個模塊在整個芯片中選擇一其目的在于為每個模塊在整個芯片中選擇一個好的布圖方案，從而使得傳輸信號通路與個好的布圖方案，從而使得傳輸信號通路與非相關(guān)信號通