傳輸與處理綜合設(shè)計(jì)報(bào)告

1、電子科技大學(xué)通信與信息工程學(xué)院傳輸與處理綜合設(shè)計(jì)報(bào)告用可編程器件GAL16V8設(shè)計(jì)可變長度的序列信號發(fā)生器班 級 2012019150 學(xué) 生 常露 學(xué) 號 2012019150009 教 師 饒力 第1章 基于偽隨機(jī)序列的傳輸處理綜合設(shè)計(jì)1.1 偽隨機(jī)序列偽隨機(jī)序列包括m序列、Gold序列、M序列和組合序列等，其中最常用到的是m序列5,6。本文根據(jù)m序列完成了傳輸處理系統(tǒng)的綜合設(shè)計(jì)。1.1.1 m序列的生成m序列是線性反饋移位寄存器的最大長度序列。它的生成可用移位寄存器序列發(fā)生器的特征多項(xiàng)式來確定，其特征多項(xiàng)式可以定義為： （21）其中x的冪次表示元素相應(yīng)的位置。根據(jù)代數(shù)理論的嚴(yán)格證明，當(dāng)特

2、征多項(xiàng)式滿足以下3個(gè)條件時(shí)就一定能夠產(chǎn)生m序列：（1）是不可約的，即不能再分解因式；（2）可整除，這里；（3）不能整除，這里；目前廣泛應(yīng)用的m序列都是由移位寄存器構(gòu)成的。如圖21所示，m序列發(fā)生器由n個(gè)二元存儲器和模2開關(guān)網(wǎng)絡(luò)組成。二元存儲器通常是一種雙穩(wěn)態(tài)觸發(fā)器，它的兩種狀態(tài)記為0和l，其狀態(tài)取決于時(shí)鐘控制下輸入的信息(0或1)，例如第i級移位寄存器的狀態(tài)取決于時(shí)鐘脈沖后的第i一1級移位寄存器的狀態(tài)。圖中Ci表示為反饋線的兩種可能連接狀態(tài)：Ci1表示連接線連通，即第ni級輸出加入到反饋中；Ci0表示連接線斷開，即第ni級輸出未參加到反饋中。圖21由于移位寄存器的初始狀態(tài)是隨機(jī)的，它可能是1，

3、也可能是0。如果各級移位寄存器的初始狀態(tài)都為0時(shí)，則模2加法器的輸出將始終為0，這樣就不能產(chǎn)生任何序列。為了防止這種情況發(fā)生，在圖21中往往還需要增加必要的檢測電路。1.1.2 m序列的特性分析m序列由n級移位寄存器產(chǎn)生的m序列，其周期為。m序列具有如下的一些特性：1) 隨機(jī)性：在m序列的一個(gè)周期中，0和1出現(xiàn)概率大致相同，0碼只比1碼多一個(gè)，且1的個(gè)數(shù)為，0的個(gè)數(shù)為。2) 移位可加性：某個(gè)周期為p的m序列與其經(jīng)任意延遲移位后的序列模2相加后，其結(jié)果仍是周期為p的m序列，只是原序列某次延遲移位后的序列。3) 預(yù)先可確定性：m序列是由移位寄存器的初始狀態(tài)和反饋網(wǎng)絡(luò)唯一確定的。4) 游程特性：序列

4、中取值相同的相繼元素稱為一個(gè)游程。游程長度指的是游程中元素的個(gè)數(shù)。在m序列中，一共有個(gè)游程。其中長度為1的游程占總游程數(shù)的一半；長度為2的游程占總游程的1/4；長度為k的游程占總游程數(shù)的，且在長度為k的游程中，連0與連1的游程數(shù)各占一半。另外，還有一個(gè)長度為n的1游程和一個(gè)長度為(n一1)的0游程。由以上特性可知，m序列是一個(gè)周期性確定序列，又具有類似于隨機(jī)二元序列的特性，因此得到了廣泛的應(yīng)用。1.1.3 m序列的自相關(guān)函數(shù)周期為p的m序列的自相關(guān)函數(shù)定義為： （22）其中，A是碼字中對應(yīng)碼元相同的數(shù)目(同為1或同為0的數(shù)目)，D是碼字中對應(yīng)碼元不同的數(shù)目。由于一個(gè)周期中0比1的個(gè)數(shù)少1，因此

5、j為非零整數(shù)時(shí)AD1，j為零時(shí)ADp，這樣m序列的自相關(guān)函數(shù)可以化簡為： （23）圖22如圖22所示，m序列的相關(guān)函數(shù)只在兩序列相位差在正、負(fù)一個(gè)碼元范圍內(nèi)時(shí)出現(xiàn)峰值，表現(xiàn)出尖銳的自相關(guān)特性。因此，在工程上很容易通過檢測本地的m序列與接收的m序列的相關(guān)輸出是否出現(xiàn)峰值來判別做相關(guān)的兩序列的相對位置是否在正、負(fù)一個(gè)碼元內(nèi)。當(dāng)周期p很大時(shí)，m序列的自相關(guān)函數(shù)與白噪聲類似。相關(guān)檢測就是利用這一特性，在信號相關(guān)函數(shù)值的基礎(chǔ)上來識別信號，檢測或同步自相關(guān)函數(shù)值為1的碼序列。1.2 m序列發(fā)生器的軟件設(shè)計(jì)本文設(shè)計(jì)的m序列碼長為41。根據(jù)，可以推得n6。假設(shè)初始狀態(tài)為111111，查表可得為（6，5），即本

6、原多項(xiàng)式為1.2.1 起跳狀態(tài)設(shè)計(jì)由于本原多項(xiàng)式為，可以推得反饋系數(shù)、。 （24）圖23如圖23所示為m序列為63時(shí)發(fā)生器邏輯圖。在時(shí)鐘的驅(qū)動下，m序列的真值表如下所示：表2-1CPQ6Q5Q4Q3Q2Q101111111111110211110131110104110101510101060101017101011801011091011001001100111110011121001101300110114011011151101111610111017011101181110111911011020110100210110102210110123101001240100102510010

7、026001001270100112810011129001110300111003111100032110001331000103400010135001011360101113710111138011110391111004011100141101000421001014300101044010100451100104601000147100011480001104900110050011000511100005210000153000010540001005500100056010000571000005800000159000011600001116100111162011111631

8、11111由于本文設(shè)計(jì)的m序列碼長為40，不滿足的條件，需要將碼長截短。因此要在個(gè)有效狀態(tài)中跳過個(gè)狀態(tài)，而且又要符合移存規(guī)律。本文設(shè)計(jì)方法如下：首先求出的序列作為序列，再將序列向左移位，得到序列，將兩序列各位對應(yīng)進(jìn)行模2加，得序列。在序列中尋找1000（n1個(gè)連0）的地方，其對應(yīng)位置序列的n位碼就是起跳狀態(tài)。Q6的輸出的序列：111111010101100110111011010010011100010111100101000110000100000左移23位的序列：101001001110001011110010100011000010000011111101010110011011101兩

9、序列的模2加序列：010110011011101101001001110001011110010100011000010000011111101其中，001100為起跳態(tài)。1.2.2 m序列邏輯表達(dá)式設(shè)計(jì)可以在63長度的序列中，從起跳狀態(tài)開始，消去23位碼元，剩下的碼元即組成40長度的序列信號：1101110110100100111000101111001010001100。因此，M=40的序列信號發(fā)生器的反饋函數(shù)為： （25）但是在最長線性序列信號發(fā)生器中，全0狀態(tài)是最長線性序列狀態(tài)轉(zhuǎn)移中的偏離狀態(tài)。當(dāng)各級觸發(fā)器均處于0狀態(tài)時(shí)，由于反饋網(wǎng)絡(luò)是異或網(wǎng)絡(luò)，導(dǎo)致最后的輸出為0，即最長線性序列信號發(fā)

10、生器在全0狀態(tài)不具有自啟動特性。為了使其具有自啟動特性，必須修改激勵(lì)函數(shù)。修改的激勵(lì)方程為： （26）化簡可得： （27）1.2.3 C程序結(jié)果驗(yàn)證#include<stdio.h>#include<stdlib.h>#include <string.h>int n (int t)int out;if (t=1)z=0;else out =1;return out;void main() int i ,x ,Q6 ,Q5, Q4 ,Q3 ,Q2 ,Q1 ,Q;x=110111;printf("%dn",x);for (i=1;i+)if(

11、i!=1&&x=110111)break;elseQ6=x/100000;Q5=x%100000/10000;Q4=x%10000/1000;Q3=x%1000/100;Q2=x%100/10;Q1=x%10;Q=(n(Q1)*Q6+Q1*n(Q6)+n(Q6)*n(Q5)*Q4*Q3*n(Q2)*n(Q1)+ n(Q6)*n(Q5)*n(Q4)*n(Q3)*n(Q2)*n(Q1)%2;x=Q5*100000+Q4*10000+Q3*1000+Q2*100+Q1*10+Q;char str7;itoa(x,str,10);for(int j=strlen(str);j<6

12、;j+)char tmp=strj-1;for(int p=0;p<j;p+)strj-p=tmp;tmp=strj-p-2;str0='0'printf("%sn",str);圖24如圖24所示，本文正確地實(shí)現(xiàn)了序列碼長為40的m序列設(shè)計(jì)。1.3 m序列發(fā)生器的硬件設(shè)計(jì)本文采用可編程邏輯器件GAL16V8完成了m序列發(fā)生器硬件部分的設(shè)計(jì)。1.3.1 GAL器件簡介可編程邏輯器件PLD（Programmable Logic Device）是一種專用集成電路，具有結(jié)構(gòu)靈活，集成度高、處理速度快、可靠性好的特點(diǎn)。PLD的器件類型很多，通用陣列邏輯GAL（G

13、eneric Array Logic）器件是其中的一種高性能的PLD產(chǎn)品。GAL器件采用靈活的可編程I/O結(jié)構(gòu)，在幾十納秒內(nèi)可完成芯片的編程或擦除，可反復(fù)改寫數(shù)據(jù)100次，數(shù)據(jù)可保持20年3,4。GAL美國Lattice半導(dǎo)體公司生產(chǎn)的E2CMOS可編程器件的專用商標(biāo)。1.3.2 GAL產(chǎn)品分類GAL產(chǎn)品分為普通型、通用型、異步型、FPLA型和在線可編程型5個(gè)系列：(1)普通型GAL器件：包括輸入緩沖器，輸出三態(tài)緩沖器，輸出反饋/輸入緩沖器，輸出邏輯宏單元和時(shí)鐘及輸出使能信號緩沖器。(2)通用型GAL器件：通用型GAL器件采用的工藝和基本結(jié)構(gòu)與普通型GAL器件相同，通用型器件在普通型器件基礎(chǔ)上

14、，簡化了輸出邏輯宏單元的結(jié)構(gòu)，增加了陣列的規(guī)模，還向用戶提供了兩個(gè)專用乘積項(xiàng)（異步復(fù)位AR乘積項(xiàng)和同步置位SP乘積項(xiàng)），因此在設(shè)計(jì)組合邏輯和時(shí)序邏輯時(shí)，使用通用型GAL器件帶來了更強(qiáng)的靈活性。(3)異步型GAL器件：不論是普通型還是通用型GAL器件，都只有一個(gè)時(shí)鐘輸入腳，所有輸出寄存器都在同一時(shí)鐘下工作。這類器件難以實(shí)現(xiàn)在不同時(shí)鐘下工作的異步時(shí)序邏輯，異步型GAL器件就是針對這一問題特別研制出來的。(4)FPLA型器件：這類器件在芯片內(nèi)部集成了兩個(gè)可編程的門陣列與門陣列和或門陣列。由于有兩個(gè)可編程的門陣列，在設(shè)計(jì)狀態(tài)機(jī)時(shí)就非常靈活了。(5)在線可編程GAL器件：這類器件具有在線可編程和診斷能力

15、，其內(nèi)部集成了一個(gè)功能模塊，這一模塊只需要應(yīng)用系統(tǒng)中5V電源電壓，就能夠提供編程，診斷所必須的電壓和控制信號，因此，它可以不用專門的編程器即可完成在線編程，使用更加靈活方便。1.3.3 硬件設(shè)計(jì)工作本文使用的設(shè)計(jì)硬件為普通型GAL器件GAL16V8。如圖25所示，它包括輸入緩沖器、輸出三態(tài)緩沖器、與門陣列、輸出反饋/輸入緩沖器、輸出邏輯宏單元OLMC等。與門陣列由8×8個(gè)與門構(gòu)成，共形成64個(gè)乘積項(xiàng)。每個(gè)與門有32個(gè)輸入端。GAL16V8用雙列直插封裝，共20個(gè)引腳，其中引腳29固定作輸入引腳，引腳1在時(shí)序邏輯時(shí)作時(shí)鐘輸入，引腳11作使能控制，引腳1219作輸出引腳，其中15和16腳

16、為專用輸出引腳，而引腳1，11，12，13，14，17，18，19也可以配置為輸入引腳。因此輸入最多可達(dá)16個(gè)，輸出最多可達(dá)8個(gè)，這就是命名中的16和8的含意。引腳10接地，引腳20接電源VCC3。圖25 GAL16V8的邏輯電路圖在圖2-5中，輸入緩沖器和輸出緩沖器都采用互補(bǔ)輸出結(jié)構(gòu)，其中其表示方法和真值表如圖2-6所示。圖2-6在圖25中，可編程的部分是與門陣列，共有8組與門，每組中含8個(gè)與門，每個(gè)與門有16個(gè)輸入線，如果全部畫出，顯得很繁瑣，因此與門采用簡化表示法，如圖2-6所示，為了與傳統(tǒng)的表示法對比，圖中以3個(gè)輸入（A，B，C）的“與”門為例，分別畫出兩種圖形。PLD簡化畫法似乎有三

17、個(gè)相同的輸入，但這種畫法實(shí)際上代表了傳統(tǒng)畫法的三個(gè)不同輸入。多輸入與門的輸出D，稱為“乘積項(xiàng)”。在圖2-7中的與門陣列中三種連接法：固定連接、編程連接和被擦除（斷開），也在圖2-7中表示。圖27作為一種通用結(jié)構(gòu)的PLD器件，GAL的設(shè)計(jì)依然仍遵循典型的PLD程序設(shè)計(jì)流程，如圖28所示。從編寫設(shè)計(jì)說明書開始到反復(fù)設(shè)計(jì)、調(diào)整邏輯關(guān)系直到達(dá)到設(shè)計(jì)要求，最后形成標(biāo)準(zhǔn)JEDEC文件裝入編程器，完成對器件的編程工作。另外，如果采用手工方法對GAL進(jìn)行編程，不僅需要對器件的可編程單元非常清楚，而且必須保證據(jù)文件絕對正確，會使得設(shè)計(jì)過程非常繁瑣且極易出錯(cuò)。因此，在設(shè)計(jì)過程中通常會借助軟件工具幫助設(shè)計(jì)，而軟件工

18、具又有匯編型和高級語言型兩種。本文采用的是匯編型軟件工具，如圖29所示的FM軟件（FastMap）。圖28圖291.3.4 實(shí)驗(yàn)結(jié)果1. 本文采用可編程邏輯器件GAL16V8在FM環(huán)境下對m序列發(fā)生器進(jìn)行設(shè)計(jì)，編寫設(shè)計(jì)說明書如下：GAL16V8 ;DEVICE NAMEF(x)=1+x+x6_40 ;40 LENGTH M SEQUENCEsunguochen.6 2010 ;DESIGNERM_40 ;SIGNATURECLK NC NC NC NC NC NC NC NC GND ;PIN NAMEOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5 ;LOGIC EQU

19、ATIONSQ5:=Q4Q4:=Q3Q3:=Q2Q2:=Q1Q1:=/Q1*Q6+Q1*/Q6+/Q6*/Q5*Q4*Q3*/Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 40_length.2. 文檔文件M_40.LST：GAL16V8F(x)=1+x+x6_40sunguochen.6 2010M_40CLK NC NC NC NC NC NC NC NC GNDOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5Q5:=Q4Q4:=Q3Q

20、3:=Q2Q2:=Q1Q1:=/Q1*Q6+Q1*/Q6+/Q6*/Q5*Q4*Q3*/Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 40_length.GAL16V8F(x)=1+x+x6_40sunguochen.6 2010M_40 _ _ | _/ | | | CLK | 01 20 | VCC | | NC | 02 19 | NC | | NC | 03 18 | Q1 | | NC | 04 17 | Q2 | | NC | 05 16 | Q3

21、| | NC | 06 15 | Q4 | | NC | 07 14 | Q5 | | NC | 08 13 | Q6 | | NC | 09 12 | S | | GND | 10 11 | OE | | |_| 3. 熔絲圖文件M_40.PLT：GAL16V8F(x)=1+x+x6_40sunguochen.6 2010M_40Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7 4 8 3 9 2 Polarity Fuse XAC1 Fuse - Output Pin 19 Row 0 XXXXXXXXXXXXXXXXXXXXXXX

22、XXXXXXXXX Output Pin 19 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 6 XXXXX

23、XXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 18 Row 0 -X-X- Output Pin 18 Row 1 -X-X- Output Pin 18 Row 2 -X-X-X-X-X-X- Output Pin 18 Row 3 -X-X-X-X-X-X- Output Pin 18 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 5 X

24、XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 17 Row 0 -X- Output Pin 17 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output

25、Pin 17 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 16 Row

26、 0 -X- Output Pin 16 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 6 XXXXXXXX

27、XXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXGAL16V8F(x)=1+x+x6_40sunguochen.6 2010M_40 Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7 4 8 3 9 2 Polarity Fuse -AC1 Fuse X Output Pin 15 Row 0 -X- Output Pin 15 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15

28、 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXX

29、XXXXPolarity Fuse -AC1 Fuse X Output Pin 14 Row 0 -X- Output Pin 14 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 5 XXXXXXXXXXXXXX

30、XXXXXXXXXXXXXXXXXX Output Pin 14 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 13 Row 0 -X- Output Pin 13 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse - Output Pin 12 Ro