《數(shù)字電路設(shè)計(jì)實(shí)訓(xùn)》實(shí)驗(yàn)指導(dǎo)書

1、數(shù)字電路設(shè)計(jì)實(shí)訓(xùn)實(shí)驗(yàn)指導(dǎo)書編寫人：許一男審核人：金永鎬延邊大學(xué)工學(xué)院電子信息通信學(xué)科目 錄一、基礎(chǔ)實(shí)驗(yàn)部分實(shí)驗(yàn)一 門電路邏輯功能及測試1實(shí)驗(yàn)二 組合邏輯電路（半加器、全加器及邏輯運(yùn)算）5實(shí)驗(yàn)三 R-S,D,JK觸發(fā)器9實(shí)驗(yàn)四 三態(tài)輸出觸發(fā)器，鎖存器12實(shí)驗(yàn)五 集成計(jì)數(shù)器及寄存器15實(shí)驗(yàn)六 譯碼器和數(shù)據(jù)選擇器18實(shí)驗(yàn)七 555時基電路21二、選做實(shí)驗(yàn)部分實(shí)驗(yàn)八 時序電路測試機(jī)研究26實(shí)驗(yàn)九 時序電路應(yīng)用29實(shí)驗(yàn)十 四路優(yōu)先判決電路31三、創(chuàng)新系列（數(shù)字集成電路設(shè)計(jì)）實(shí)驗(yàn)部分實(shí)驗(yàn)十一 全加器的模塊化程序設(shè)計(jì)與測試33實(shí)驗(yàn)十二 串行進(jìn)位加法器的模塊化程序設(shè)計(jì)與測試35實(shí)驗(yàn)十三 N選1選擇器的模塊化程

2、序設(shè)計(jì)與測試36實(shí)驗(yàn)一 門電路邏輯功能及測試一、實(shí)驗(yàn)?zāi)康?. 熟悉門電路邏輯功能2. 熟悉數(shù)字電路學(xué)習(xí)機(jī)及示波器使用方法二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件 74LS00 二輸入端四與非門 2片 74LS20 四輸入端雙與非門 1片 74LS86 二輸入端四異或門 1片 74LS04 六反相器 1片三、預(yù)習(xí)要求1. 復(fù)習(xí)門電路工作原理及相應(yīng)邏輯表達(dá)式。2. 熟悉所用集成電路的引線位置及引線用途。3. 了解雙蹤示波器的使用方法。四、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)前按學(xué)習(xí)機(jī)使用說明先檢查學(xué)習(xí)機(jī)電源是否正常，然后選擇實(shí)驗(yàn)用的集成電路，按自己設(shè)計(jì)的實(shí)驗(yàn)電路圖接好連線，特別注意Vcc及接地線不能接錯。線接好后經(jīng)實(shí)

3、驗(yàn)指導(dǎo)教師檢查無誤方可通電實(shí)驗(yàn)。實(shí)驗(yàn)中改動接線需先斷開電源，接好線后再通電實(shí)驗(yàn)。 1. 測試門電路邏輯功能 圖1.1（1）選用四輸入與非門74LS20一只，插入面包板，按圖1.1接線，輸入端接S1S4（電平開關(guān)輸出端口），輸出端接電平顯示發(fā)光二極管（D1D8任意一個）。（2）將電平開關(guān)按表1.1置位，分別測輸出電壓及邏輯狀態(tài)。表1.1輸入輸出1234Y電壓（V）HHHHLHHHLLHHLLLHLLLL2. 異或門邏輯功能測試。圖1.2（1） 選二輸入四異或門電路74LS86，按圖1.2接線，輸入端1、2、4、5接電平開關(guān)，輸出端A、B、Y接電平顯示發(fā)光二極管。（2） 將電平開關(guān)按表1.2置位，

4、將結(jié)果填入表中。表1.2輸入輸出ABYY電壓（V ） LLLLHLLLHHLLHHHLHHHLLHLH3. 邏輯電路的邏輯關(guān)系。（1） 用74LS00按圖1.3、1.4接線，將輸入輸出邏輯關(guān)系分別填入表1.3、表1.4中表1.3輸入輸出ABYLLLHHLHH 圖1.3表1.4輸入輸出ABYLLLHHLHH 圖1.4（2）寫出上面兩個電路邏輯邏輯表達(dá)式。4. 邏輯門傳輸延遲時間的測量。用六反相器（非門）按圖1.5接線，輸入80Hz連續(xù)脈沖，用雙蹤示波器測輸入，輸出相位差，計(jì)算每個門的平均傳輸延遲時間的tpd值。 圖1.55. 利用與非門控制輸出。用一片74LS00按圖1.6接線，S接任意電平開關(guān)

5、，用示波器觀察S對輸出脈沖的控制作用。6. 用與非門組成其他門電路并 測試驗(yàn)證。（1） 組成或非門。 用一片二輸入端四與非門組成或非門 畫出電路圖，測試并填表1.5 圖1.6表1.6ABY00011011表1.5輸入輸出ABY00011011（2） 組成異或門（a） 將異或門表達(dá)式轉(zhuǎn)化為與非門表達(dá)式。（b） 畫出邏輯電路圖。（c） 測試并填表1.6.五、實(shí)驗(yàn)報告1. 按各步驟要求填表并畫邏輯圖。2. 回答問題：（1）怎樣判斷門電路邏輯功能是否正常？（2）與非門一個輸入接連續(xù)脈沖，其余端什么狀態(tài)時允許脈沖通過？什么狀態(tài)時禁止脈沖通過？（3）異或門又稱可控反向門，為什么？實(shí)驗(yàn)二 組合邏輯電路（半加

6、器全加器及邏輯運(yùn)算）一、實(shí)驗(yàn)?zāi)康?. 掌握組合邏輯電路的功能測試。2. 驗(yàn)證半加器和全加器的邏輯功能。3. 學(xué)會二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)儀器及材料器件 74LS00 二輸入端四與非門 3片 74LS86 二輸入端四異或門 1片 74LS54 四組輸入與或非門 1片三、預(yù)習(xí)要求1. 預(yù)習(xí)組合邏輯電路的分析方法。2. 預(yù)習(xí)用與非門和異或門構(gòu)成的半加器、全加器的工作原理。3. 預(yù)習(xí)二進(jìn)制數(shù)的運(yùn)算。四、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)1： 組合邏輯電路功能測試。圖2.1（1）用2片74LS00組成圖2.1所示邏輯電路。為便于接線和檢查，在圖中要注明芯片編號及各引腳對應(yīng)的編號。（2）圖中A、B、C接電平開關(guān)，Y1、Y2

7、接發(fā)光管電平顯示。（3） 按表2.1要求，改變A、B、C的狀態(tài)填表并寫出Y1、Y2 邏輯表達(dá)式。（4） 將運(yùn)算結(jié)果與實(shí)驗(yàn)比較。表2.1輸入輸出ABCY1Y2000001011111110100101010實(shí)驗(yàn)2：基于一個74LS86芯片和一個74LS00芯片的半加器設(shè)計(jì)測試用異或門（74LS86）和與非門組成的半加器的邏輯功能。根據(jù)半加器的邏輯表達(dá)式可知，半加器Y是A、B的異或，而進(jìn)位Z是A、B相與，故半加器可用一個集成異或門和二個與非門組成如圖2.2。 圖2.2 半加器的邏輯電路 （1） 在學(xué)習(xí)機(jī)上用異或門和與門接成以上電路。A、B接電平開關(guān)S。Y、Z接電平顯示。（2） 按表2.2要求改變A

8、、B狀態(tài)，填表。表2.2輸入端A0101B0011輸出端YZ實(shí)驗(yàn)3：實(shí)驗(yàn)2：基于三個74LS00芯片的全加器設(shè)計(jì)測試全加器的邏輯功能（1） 寫出圖2.3電路的邏輯表達(dá)式。（2） 根據(jù)邏輯表達(dá)式列真值表。（3） 根據(jù)真值表畫邏輯函數(shù)SiCt的卡諾圖。圖2.3Bi、Ci-1 Bi、Ci-1Ai 0 0 0 1 1 1 10 Ai 0 0 0 1 1 1 100 101 Si= Ci= （4）填寫表2.3各點(diǎn)狀態(tài)表2.3AiBiCi-1YZX1X2X3SiCi000010100110001011101111（5）按原理圖選擇與非門并連接進(jìn)行測試，將測試結(jié)果記入表2.4，并與上表進(jìn)行比 較看邏輯功能是

9、否一致。 4. 測試用異或、與或和非門組成的全加器的邏輯功能。全加器可以用兩個半加器和兩個與門一個或門組成，在實(shí)驗(yàn)中，常用一塊雙異或門、一個與或非門和一個與非門實(shí)現(xiàn)。（1）畫出用異或門、與或非門和非門實(shí)現(xiàn)全加器的邏輯電路圖，寫出邏輯表達(dá)式。（2）找出異或門、與或非門和與門器件按自己畫出的圖接線。接線時注意與或非門中不用的與門輸入端接地。（3）當(dāng)輸入端Ai、Bi、及Ci-1為下列情況時，用萬用表測量Si和Ci的電位并將其轉(zhuǎn)為邏輯狀態(tài)填入下表。表2.4AiBiCi-1SiCi000010100110001011101111輸入端Ai00001111Bi00110011Ci-101010101輸出端

10、SiCi五、實(shí)驗(yàn)報告1. 整理實(shí)驗(yàn)數(shù)據(jù)、圖表并對實(shí)驗(yàn)結(jié)果進(jìn)行分析討論。2. 總結(jié)組合邏輯電路的分析方法。實(shí)驗(yàn)三 觸發(fā)器（一）RS，D，JK一、實(shí)驗(yàn)?zāi)康?. 熟悉并掌握RS、D、JK觸發(fā)器的構(gòu)成，工作原理和功能測試方法。2. 學(xué)會正確使用觸發(fā)器集成芯片。3. 了解不同邏輯功能FF相互轉(zhuǎn)換的方法。二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件74LS00二輸入端四與非門1片 74LS74雙D觸發(fā)器1片 74LS112雙JK觸發(fā)器1片三、實(shí)驗(yàn)內(nèi)容1. 基本RSFF功能測試：兩個TTL與非門首尾相接構(gòu)成的基本RSFF的電路如圖3.1所示。（1） 試按下面的順序在、：=0=1=1=1=1=0=1=1 圖3

11、.1 基本RSFF電路觀察并記錄FF的、端的狀態(tài)，將結(jié)果填入下表3.1中，并說明在上述各種輸入狀態(tài)下，F(xiàn)F執(zhí)行的是什么功能？表3.1邏輯功能01111101（2）端接低電平，端接脈沖。（3） 端接高電平，端接脈沖。（4） 連接Rd、Sd，并加脈沖。記錄并觀察（2）、（3）、（4）三種情況下，、端的狀態(tài)。從中你能否總結(jié)出基本RS FF的Q或端的狀態(tài)改變和輸入端和的關(guān)系。（5）當(dāng)、都接低電平時，觀察、端的狀態(tài)。當(dāng)、同時由低電平跳為高電平時注意觀察、端的狀態(tài)，重復(fù)35次看、端的狀態(tài)是否相同，以正確理解“不定”狀態(tài)的含義。2. 維持一阻塞型D觸發(fā)器功能測試。雙D型正邊沿異步置1端，置0端（或稱異步置位

12、，復(fù)位端）。CP為時鐘脈沖端。（1） 分別在、端加低電平，觀察并記錄、端的狀態(tài)。（2） 令、端為高電平，D端分別接高，低電平，用點(diǎn)動脈沖作為CP，觀察并記錄當(dāng)CP為0、1、時Q端狀態(tài)的變化。 圖3.2 D FF邏輯符號（3） 當(dāng)=1、CP=0（或CP=1），改變D端信號，觀察Q端的狀態(tài)是否變化？整理上述實(shí)驗(yàn)數(shù)據(jù)，將結(jié)果填入下表3.2中。（4） 令=1，將D和相連，CP加連續(xù)脈沖，用雙蹤示波器觀察并記錄Q相對于CP的波形。表3.2CPD01XX0110XX0111001111012. 負(fù)邊沿JK觸發(fā)器功能測試。雙JK負(fù)邊沿觸發(fā)器74LS112芯片的邏輯符號如圖3.3所示。自擬實(shí)驗(yàn)步驟，測試其功能

13、，并將結(jié)果填入表3.3中。若令J=K=1時，CP端加連續(xù)脈沖，用雙蹤示波器觀察QCP波形，和DFF的和端相連時觀察到的端的波形相比較，有何異同點(diǎn)？3. 觸發(fā)器功能轉(zhuǎn)換 圖3.3（1） 將觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，列出表達(dá)式，畫出實(shí)驗(yàn)電路圖。（2） 接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形。比較兩者關(guān)系。（3） 自擬實(shí)驗(yàn)數(shù)據(jù)表并填寫之。表3.3CPJK01XXXX10XXXX110X0111X011X0111X11四、實(shí)驗(yàn)報告1. 整理實(shí)驗(yàn)數(shù)據(jù)并填表。2. 寫出實(shí)驗(yàn)內(nèi)容3、4的實(shí)驗(yàn)步驟及表達(dá)式。3. 畫出實(shí)驗(yàn)4的電路圖及相應(yīng)表格。4. 總結(jié)各類觸發(fā)器的特點(diǎn)。實(shí)驗(yàn)四 三態(tài)輸入觸發(fā)器及鎖存器

14、一、實(shí)驗(yàn)?zāi)康?. 掌握三態(tài)輸入觸發(fā)器及鎖存器的功能及使用方法。2. 學(xué)會用三態(tài)輸入觸發(fā)器和鎖存器構(gòu)成的功能電路。二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件 CD4043 三態(tài)輸出四RS觸發(fā)器 一片 74LS75 四位D鎖存器 一片三、實(shí)驗(yàn)內(nèi)容1. 鎖存器功能及應(yīng)用圖4.1為74LS75四D鎖存器，每兩個D鎖存器由一個鎖存信號G控制，當(dāng)G為高電平時，輸出端Q隨輸入端D信號的狀態(tài)變化，當(dāng)G由高變低時，Q鎖存在G端由高變低前Q的電平上。圖4.1 （1）驗(yàn)證圖4.1鎖存器功能，并列出功能狀態(tài)表。（2）用74LS75組成的數(shù)據(jù)鎖存器按圖4.2接線，1D4D接邏輯開關(guān)作為數(shù)據(jù)輸入端，G1,2和G1,4接

15、到一起作為鎖存選通信號ST，1Q4Q分別接到7段譯碼器的AD端，數(shù)據(jù)輸出由數(shù)碼管顯示。 設(shè)：邏輯電平H為“1”，L為“0” ST=1，輸入0001,0011,0111，觀察數(shù)碼管顯示。 ST=0，輸入不同數(shù)據(jù)，觀察輸出變化。 圖4.2 圖4.32. 三態(tài)輸出觸發(fā)器功能及應(yīng)用。 4043為三態(tài)RS觸發(fā)器，其包含有四個RS觸發(fā)器單元，輸出端均用CMOS傳輸門對輸出狀態(tài)施加控制。當(dāng)傳輸門截止時，電路輸出呈“三態(tài)”，即高阻狀態(tài)。管腳排列見圖4.3。（1）三態(tài)輸入RS觸發(fā)器功能測試 驗(yàn)證RS觸發(fā)器功能，并列出功能表。 注意：（a）不用的輸入端必須接地，輸出端可懸空。 （b）注意判別高阻狀態(tài)，參考方法：輸

16、出端為高阻狀態(tài)時用萬用表電壓檔測量電壓為零，用點(diǎn)組檔測量電壓為無窮大。（2）用三態(tài)觸發(fā)器4043構(gòu)成總線數(shù)據(jù)鎖存器圖4.4是用4043和一個四2輸入端與非門4081（數(shù)據(jù)選通器）及一片4069（做緩存沖器）構(gòu)成的總線數(shù)據(jù)鎖存器。（A） 分析電路的工作原理。（提示：ST為選通端，R為復(fù)位端， EN為三態(tài)功能控制端）。（B） 寫出輸出端Q與輸入端A、控制端ST、EN的邏輯關(guān)系。（C） 按圖接線，測試電路功能，驗(yàn)證（1）的分析。注意：4043的R和EN端不能懸空，可接到邏輯開關(guān)上。四、思考和選做1. 圖4.2中輸出端Q與輸入端A的相位是否一致？如果想使輸出端和輸入端完全一致，應(yīng)如何改動電路？2. 如

17、果將輸入端A接不同頻率脈沖信號，輸出結(jié)果如何？試試看。五、實(shí)驗(yàn)報告1. 總結(jié)三態(tài)輸出觸發(fā)器的特點(diǎn)。2. 整理并畫出4043和74LS75的邏輯功能表。3. 比較圖4.2和圖4.4鎖存器的異同，總結(jié)鎖存器的組成、功能及應(yīng)用。圖4.4實(shí)驗(yàn)五 集成計(jì)數(shù)器及寄存器一、實(shí)驗(yàn)?zāi)康?. 熟悉集成計(jì)數(shù)器的邏輯功能和各控制端作用。2. 掌握計(jì)數(shù)器使用方法。二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件：74LS90十進(jìn)制計(jì)數(shù)器2片 74LS00二輸入端四與非門1片三、實(shí)驗(yàn)內(nèi)容及步驟1. 集成計(jì)數(shù)器74LS90功能測試。74LS90是二一五一十進(jìn)制異步計(jì)數(shù)器， 邏輯簡圖為圖5.1所示74LS90具有下述功能： 直接

18、置0（R0（1）R0（2）=1）直接置9（S9（1）S9（2）=1）二進(jìn)制計(jì)數(shù)（CP1輸入QA輸出） 圖5.1 74LS90 邏輯圖五進(jìn)制計(jì)數(shù)（CP2輸入QDQCQB輸出）十進(jìn)制計(jì)數(shù)（兩種接法如圖6.2A、B所示）按芯片引腳圖分別測試上述功能并填入表5.1、表5.2、表5.3中。 （A） 十進(jìn)制（B）二五混合進(jìn)制2. 計(jì)數(shù)器級連分別用2片74LS90計(jì)數(shù)器級連成二五混合進(jìn)制、十進(jìn)制計(jì)數(shù)器。（1）畫出連線電路圖。（2）按圖接線，并將輸出端接到相應(yīng)數(shù)碼顯示器的輸入端，用單脈沖作為輸入脈沖驗(yàn)證設(shè)計(jì)是否正確。 表5.3 十進(jìn)制表5.1 功能表R0（1）R0（2）S9（1 S9（2）輸出QDQCQBQA

19、H H L XH H X LX X H HX L X LL X L XL X X LX L L X計(jì)數(shù)輸出QDQCQBQA0123456789表5.2 二五混合進(jìn)制計(jì)數(shù)輸出QAQBQCQD01234567893. 任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法采用脈沖反饋法（稱復(fù)位法或置位法）?？捎?4LS90組成任意模（M）計(jì)數(shù)器，圖5.3是用74LS90實(shí)現(xiàn)模7計(jì)數(shù)器的兩種方案。圖（A）采用復(fù)位法，即計(jì)數(shù)計(jì)到M異步清0。圖（B）采用置位法，即計(jì)數(shù)器M1異步置0。（A）（）圖5.3 74LS90 實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)方法當(dāng)實(shí)現(xiàn)十以上進(jìn)制的計(jì)數(shù)器時可將多片級連使用。 圖5.4是45進(jìn)制計(jì)數(shù)的一種方案，輸出為8421 BCD

20、碼。 圖5.4（1）按圖5.4接線，并將輸出接到顯示器上驗(yàn)證。（2）設(shè)計(jì)一個六十進(jìn)制計(jì)數(shù)器并接線驗(yàn)證。（3）記錄上述實(shí)驗(yàn)各級同步波形。四、實(shí)驗(yàn)報告1. 整理實(shí)驗(yàn)內(nèi)容和各實(shí)驗(yàn)數(shù)據(jù)。2. 畫出實(shí)驗(yàn)內(nèi)容1、2所要求的電路圖及波形圖。3. 總結(jié)計(jì)數(shù)器使用特點(diǎn)。實(shí)驗(yàn)六 譯碼器和數(shù)據(jù)選擇器一、實(shí)驗(yàn)?zāi)康?. 熟悉集成譯碼器。2. 了解集成譯碼器應(yīng)用。二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件 74LS139 24線譯碼器 1片 74LS153 雙4選1數(shù)據(jù)譯碼器 1片 74LS00 二輸入端四與非門 1片三、預(yù)習(xí)要求1. 預(yù)習(xí)譯碼器的工作原理。2. 預(yù)習(xí)數(shù)據(jù)選擇器的工作原理。四、實(shí)驗(yàn)內(nèi)容內(nèi)容1. 譯碼器功

21、能測試裝將74LS139譯碼器按圖6.1接線，按表6.1輸入電平分別置位，填輸出狀態(tài)表 表6.1輸入輸出使能選擇GBAY1 Y2 Y3 Y4HLLLLXLLHHXLHLH 圖6.1內(nèi)容2. 譯碼器轉(zhuǎn)換將雙24線譯碼器轉(zhuǎn)換為38線譯碼器。（1）復(fù)畫出轉(zhuǎn)換電路圖；（2）在學(xué)習(xí)機(jī)上接線并驗(yàn)證設(shè)計(jì)是否正確；（3）設(shè)計(jì)并填寫該38線譯碼器功能表，畫出輸入、輸出波形；內(nèi)容3. 安數(shù)據(jù)選擇器的測試及應(yīng)用；（5） 復(fù)將雙4選1數(shù)據(jù)選擇器74LS153參照圖6.2接線，測試其功能并填寫功能表；7. 在將學(xué)習(xí)機(jī)脈沖信號源中固定連續(xù)脈沖4個不同頻率的信號連接到數(shù)據(jù)選擇器4個輸入端，將選擇端置位，使輸出端可分別觀察到

22、4種不同頻率脈沖信號；（3）設(shè)分析上述實(shí)驗(yàn)結(jié)果并總結(jié)數(shù)據(jù)選擇器作用；圖6.2 表6.2選擇端數(shù)據(jù)輸入端輸出控制輸出B AC0C1C2C3GYX XX X X XHL LL X X XLL LH X X XLL HX L X XLL HX H X XLH LX X L XLH LX X H XLH HX X X LLH HX X X HL五、實(shí)驗(yàn)報告1. 畫出實(shí)驗(yàn)要求的波形圖。2. 畫出實(shí)驗(yàn)內(nèi)容2、3的接線圖。六、思考題1. 總結(jié)譯碼器和數(shù)據(jù)選擇器的使用體會。實(shí)驗(yàn)七 555時基電路一、實(shí)驗(yàn)?zāi)康?. 掌握555時基電路的結(jié)構(gòu)和工作原理，學(xué)會對此芯片的正確使用。2. 學(xué)會分析和測試用555時基電路構(gòu)

23、成的多協(xié)振蕩器、單穩(wěn)態(tài)觸發(fā)器，RS觸發(fā)器等三種典型電路。二、實(shí)驗(yàn)儀器及材料1. 示波器2. 器件 NE556（或LM556，5G556等）雙時基電路 1片 二極管1N4148 2只電位器 22K，1K 2只電阻、電阻 若干揚(yáng)聲器 一支三、預(yù)習(xí)要求1. 預(yù)習(xí)555時基電路的工作原理。四、實(shí)驗(yàn)內(nèi)容內(nèi)容1. 時基電路功能測試本實(shí)驗(yàn)所用的555時基電路芯片為NE556，同一芯片上集成了兩個各自獨(dú)立的555時基電路，圖中各管腳的功能簡述如下：（1） TH高電平觸發(fā)端：當(dāng)TH端電平大于2/3Vcc，輸出端OUT呈低電平，DIS端導(dǎo)通；（2） 低電平觸發(fā)端：當(dāng)端電平小于1/3Vcc時，OUT端呈現(xiàn)高電平，D

24、IS端關(guān)斷；（3）復(fù)位端：=0，OUT端輸出低電平，DIS端導(dǎo)通；（4）VC控制電壓端：VC接不同的電壓值可以改變TH、的觸發(fā)電平值；（5）DIS放電端：其導(dǎo)通或關(guān)斷為RC回路提供了放電或充電的通路；（6）OUT輸出端；表7.1芯片的功能如表7.1所示，管腳如圖7.1所示，功能簡圖如圖7.2所示。（1）按圖7.3接線，可調(diào)電壓取自電位器分壓器；（2）按表7.1逐項(xiàng)測試其功能并記錄；內(nèi)容2. 555時基電路構(gòu)成的多諧振蕩器電路如圖7.4所示。圖7.1 時基電路556管腳圖 圖7.2 時基電路功能簡圖圖7.3 測試接線圖 圖7.4 多諧振蕩器電路（1）按圖接線。圖中元件參數(shù)如下：R1=15K R2

25、=5KC1=0.033F C2=0.1F（2）用示波器觀察并測量OUT端波形的頻率；和理論估算值比較，算出頻率的相對誤差值；8. 若將電阻值改為R1=15K R2=10K，電容C不變，上述的數(shù)據(jù)有何變化？（4）根據(jù)上述電路的原理，充電回路的支路是R1R2C1，放電回路的支路是R2C1，將電路略作修改，增加一個電位器RW和兩個引導(dǎo)二極管，構(gòu)成圖7.5所示的占空比可調(diào)的多諧振蕩器；其占空比q為 改變RW的位置，可調(diào)節(jié)q值；合理選擇元件參數(shù)(電位器選用22K)，使電路的占空比q=0.2，調(diào)試正脈沖寬度為0.2ms；調(diào)試電路，測出所用元件的數(shù)值，估算電路的誤差；內(nèi)容3. 555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器實(shí)驗(yàn)如

26、圖7.6所示。圖7.5 占空比可調(diào)的多諧振蕩器電路 圖7.6 單穩(wěn)態(tài)觸發(fā)器電路（1） 按圖7.6接線，圖中R=10K，C1=0.01F，V1是頻率約為10KHZ左右的方波時，用雙蹤示波器觀察OUT端相對于V1的波形，并測出輸出脈沖的寬度TW；（2）調(diào)節(jié)V1的頻率，分析并記錄觀察到的OUT端的波形變化；（3）若想使TW=10S，怎樣調(diào)整電路？測出此時各有關(guān)的參數(shù)值；內(nèi)容4. 555時基電路構(gòu)成的R-S觸發(fā)器實(shí)驗(yàn)如圖7.7所示。（1）先令VC端懸空，調(diào)節(jié)R，端的輸入電平值，觀察V0的狀態(tài)在什么時刻由0變1，或由1變0？測出V0的狀態(tài)切換時，R、端的電平值；（2） 若要保持V0端的狀態(tài)不變，用實(shí)驗(yàn)法

27、測定R、端應(yīng)在什么電平范圍內(nèi)？整理實(shí)驗(yàn)數(shù)據(jù)，列成真值表的形式；和RSFF比較，邏輯電平、功能 圖7.7 R-S觸發(fā)器電路 等有何異同；（3） 若在VC端加直流電壓VCV，并令VCV分別為2V,4V時，測出此時V0狀態(tài)保持和切換時R、端應(yīng)加的電壓值是多少？試用實(shí)驗(yàn)法測定；內(nèi)容5. 應(yīng)用電路圖7.8所示用556的兩個時基電路構(gòu)成低頻對高頻調(diào)制的救護(hù)車警鈴電路。（1）參考實(shí)驗(yàn)內(nèi)容2確定圖7.8中未定元件參數(shù)；（2）按圖接線，注意揚(yáng)聲器先不接；（3）用示波器觀察輸出波形并記錄；（4）接上揚(yáng)聲器，調(diào)整參數(shù)到聲響效果滿意；圖7.8 用時基電路組成警鈴電路內(nèi)容6. 時基電路使用說明556定時器的電源電壓范圍

28、較寬，可在-5V-16V范圍內(nèi)使用（若為CMOS的555芯片則電壓范圍在-3V-18V內(nèi)）電路的輸出有緩沖器，因而有較強(qiáng)的帶負(fù)載能力，雙極性定時器最大的灌電流和拉電流都在200mA左右，因而可直接推動TTL或CMOS電路中的各種電路，包括能直接推動蜂鳴器等器件。本實(shí)驗(yàn)所使用的電源電壓VCC=-5V。五、實(shí)驗(yàn)報告1. 按實(shí)驗(yàn)內(nèi)容各步要求整理實(shí)驗(yàn)數(shù)據(jù)。2. 畫出實(shí)驗(yàn)內(nèi)容3和5中的相應(yīng)波形圖。3. 畫出實(shí)驗(yàn)內(nèi)容5最終調(diào)試滿意的電路圖并標(biāo)出各元件參數(shù)。六、思考題1. 總結(jié)時基電路基本電路及使用方法。實(shí)驗(yàn)八 時序電路測試及研究一、實(shí)驗(yàn)?zāi)康?. 利掌握常用時序電路分析，設(shè)計(jì)及測試方法。2. 訓(xùn)練獨(dú)立進(jìn)行實(shí)

29、驗(yàn)的技能。二、實(shí)驗(yàn)儀器及材料1. 雙蹤示波器2. 器件 74LS73 雙J-K觸發(fā)器 2片 74LS175 四D觸發(fā)器 1片 74LS10 三輸入端三與非門 1片 74LS00 二輸入端四與非門 1片三、預(yù)習(xí)要求 1. 預(yù)習(xí)時序電路的工作原理。四、實(shí)驗(yàn)內(nèi)容內(nèi)容1. 異步二進(jìn)制計(jì)數(shù)器（2） 按圖8.1接線圖8.1（2）由CP端輸入單脈沖，測試并記錄Q1Q2端狀態(tài)及波形；（3）試將異步二進(jìn)制加法計(jì)數(shù)改為減法計(jì)數(shù)，參考加法計(jì)數(shù)器，要求實(shí)驗(yàn)并記錄；內(nèi)容2. 異步二十進(jìn)制加法計(jì)數(shù)器（2） 按圖8.2接線.QA、QB、QC、QD 4個輸出端分別接發(fā)光二極管顯示，CP端接連續(xù)脈沖或單脈沖；（2）在CP端接連

30、續(xù)脈沖，觀察CP、QA、QB、QC及QD 的波形；（3）畫出CP、QA、QB、QC及QD 的波形；圖8.2內(nèi)容3. 自循環(huán)移位寄存器環(huán)形計(jì)數(shù)器。（4） 按圖8.3接線，將A、B、C、D置為1000，用單脈沖計(jì)數(shù)，記錄各觸發(fā)器狀態(tài)；圖8.3改為連續(xù)脈沖計(jì)數(shù)，并將其中一個狀態(tài)為“0”的觸發(fā)器置為“1”（模擬干擾信號作用的結(jié)果），觀察計(jì)數(shù)器能否正常工作，分析原因；（2） 按圖8.4接線，與非門用74LS10三輸入端三與非門重復(fù)上述實(shí)驗(yàn)，對比實(shí)驗(yàn)結(jié)果，總結(jié)關(guān)于自啟動的體會；圖8.4五、實(shí)驗(yàn)報告1. 畫出實(shí)驗(yàn)內(nèi)容要求的波形及記錄表格。六、思考題1. 總結(jié)時序電路特點(diǎn)。實(shí)驗(yàn)九 時序電路應(yīng)用一、實(shí)驗(yàn)?zāi)康?.

31、通過實(shí)驗(yàn)，掌握一般同步時序電路的功能測試方法，學(xué)會自行設(shè)計(jì)同步時序電路。二、實(shí)驗(yàn)儀器及材料1. TTL 芯片2. 74LS112 雙下降沿沿J-K觸發(fā)器 1片74LS00 四2輸入與非門 1片74LS86 四2輸入異或門 1片74LS51 2路3-3輸入，2路2-2輸入與或非門三、預(yù)習(xí)要求1. 預(yù)習(xí)一般同步時序電路的功能測試方法。四、實(shí)驗(yàn)內(nèi)容內(nèi)容1. 同步時序電路的功能測試圖9.1所示電路為一般的同步時序電路。圖中x為輸入量，z為電路的輸出。FF1、FF2用74LS112雙下降沿觸發(fā)的觸發(fā)器。完成電路的接線。用點(diǎn)動脈沖作為時鐘cp，測試電路的功能，并將結(jié)果畫成狀態(tài)轉(zhuǎn)換圖的形式。內(nèi)容2. 同步時

32、序電路的設(shè)計(jì)圖9.1同步時序電路 圖9.2狀態(tài)轉(zhuǎn)移圖圖9.2所示為某同步時序電路的狀態(tài)轉(zhuǎn)換圖。圖中Y、X為輸入變量，S、P為電路的兩個輸出量。若考慮用兩個J-KFF來實(shí)現(xiàn)該電路，且S0S1的狀態(tài)分別取Q2Q1為00，01，10和11來表示。試自行設(shè)計(jì)該時序電路，并完成電路的接線。按狀態(tài)圖給定的條件，逐一測試電路的功能。五、實(shí)驗(yàn)報告1. 回答思考題的內(nèi)容。六、思考題1.同步時序電路的特點(diǎn)是什么？在測試其功能時和一般的計(jì)數(shù)電路相比較有什么不同？若僅在電路的cp端加脈沖，電路的狀態(tài)和輸出都不變化，是否能確定該電路此時一定處在無效狀態(tài)情況下？2.同步時序電路在設(shè)計(jì)時，怎樣確定電路的狀態(tài)編碼？試改變一下

33、本實(shí)驗(yàn)第二部分電路設(shè)計(jì)中S0S1的狀態(tài)編碼，重新設(shè)計(jì)電路，你認(rèn)為哪個電路更好些？實(shí)驗(yàn)十 四路優(yōu)先判決電路一、實(shí)驗(yàn)?zāi)康?. 掌握D觸發(fā)器，與非門等數(shù)字邏輯基本電路原理及應(yīng)用。2. 聯(lián)系分析故障及排除故障能力。二、實(shí)驗(yàn)儀器及材料1. 74LS00、74LS20、74LS175、NE555、音樂片 各一片2. 按鍵開關(guān) 4只3. 雙刀雙位開關(guān) 1只4. 電阻、電容 若干只三、預(yù)習(xí)要求1. 認(rèn)真閱讀本實(shí)驗(yàn)說明，分析電路工作原理。2. 在圖28中標(biāo)注管腳號，擬定實(shí)驗(yàn)步驟。四、實(shí)驗(yàn)說明實(shí)驗(yàn)電路如圖10.1所示優(yōu)先判決電路是通過邏輯電路判斷哪一個預(yù)定狀態(tài)優(yōu)先發(fā)生的一個裝置i，可用于智力競賽搶答及測試反應(yīng)能力

34、等。S1S4為搶答人所用按鈕，LED1LED4為搶答成功顯示，同時揚(yáng)聲器發(fā)聲。工作要求：1.控制開關(guān)在“復(fù)位”位置時，S1S4按下無效。2.控制開關(guān)打到“啟動”位置時：a.S1S4無人按下時LED不亮，揚(yáng)聲器不發(fā)聲。b.S1S4有一個按下，對應(yīng)LED亮，揚(yáng)聲器發(fā)聲。其余S開關(guān)再按則無效。3.控制開關(guān)SC打到“復(fù)位”時，電路恢復(fù)等待狀態(tài)，準(zhǔn)備下一次搶答。五、實(shí)驗(yàn)內(nèi)容1. 按圖正確接線，按預(yù)習(xí)擬定的實(shí)驗(yàn)步驟工作。2. 按上述工作要求測試電路工作情況。（至少4次，即S1S4各優(yōu)先一次）3. 對應(yīng)預(yù)習(xí)原理分析電路工作狀態(tài)并測試。如電路工作不正常，自行研究排除。附注：KD128為門鈴音樂集成電路，其4腳

35、為高電平時發(fā)聲，聲音有“叮咚”等聲。亦可用其他音樂電路或蜂鳴器等作聲響元件。圖10.1 實(shí)驗(yàn)電路圖六、思考題1.簡要說明電路的工作原理。實(shí)驗(yàn)十一 全加器的模塊化程序設(shè)計(jì)與測試一、實(shí)驗(yàn)?zāi)康?. 設(shè)計(jì)半加器，并建立符號“Symbol”2. 利用半加器來設(shè)計(jì)全加器。3. 熟悉模塊化設(shè)計(jì)方法和調(diào)用程序方法。二、實(shí)驗(yàn)儀器及材料1. 電腦2. Quartus 軟件及ADS軟件三、預(yù)習(xí)要求1. 預(yù)習(xí)全加器的工作原理。2. 預(yù)習(xí)半加器、全加器的邏輯電路設(shè)計(jì)。四、實(shí)驗(yàn)內(nèi)容首先總體上介紹系統(tǒng)級的模塊化設(shè)計(jì)方法，然后設(shè)計(jì)半加器的邏輯電路圖，并通過功能仿真和時序仿真來驗(yàn)證。利用模塊化設(shè)計(jì)方法來實(shí)現(xiàn)全加器的邏輯電路，并通過功能仿真和時序仿真來驗(yàn)證。內(nèi)容1. 半加器的