數(shù)字電子技術(shù)基礎(chǔ)試題及答案

1、dcbadcab數(shù)字電子技術(shù)試卷姓名： _ _ 班級： _ 考號： _ 成績： _本試卷共 6 頁，滿分 100 分；考試時(shí)間：90 分鐘；考試方式：閉卷題 號一二三四（1）四（2）四（3）四（4）總 分得 分一、填空題（每空1 分，共 20 分）1. 有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)（147），作為8421bcd碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)（93 ）。2. 三態(tài)門電路的輸出有高電平、低電平和（高阻）3 種狀態(tài)。3ttl 與非門多余的輸入端應(yīng)接（高電平或懸空）。4ttl 集成 jk 觸發(fā)器正常工作時(shí)，其dr和ds端應(yīng)接（高）電平。5. 已 知 某 函 數(shù)dcabdcab

2、f， 該 函 數(shù) 的 反 函 數(shù)f=（）。6. 如果對鍵盤上108 個(gè)符號進(jìn)行二進(jìn)制編碼，則至少要（7）位二進(jìn)制數(shù)碼。7. 典型的ttl 與非門電路使用的電路為電源電壓為（5 ）v，其輸出高電平為（3.6）v，輸出低電平為（0.35）v， cmos 電路的電源電壓為（3-18） v 。874ls138 是 3 線 8 線譯碼器，譯碼為輸出低電平有效，若輸入為a2a1a0=110 時(shí)，輸出01234567yyyyyyyy應(yīng)為（10111111 ）。9將一個(gè)包含有32768 個(gè)基本存儲單元的存儲電路設(shè)計(jì)16 位為一個(gè)字節(jié)的rom 。該rom 有（11）根地址線，有（16）根數(shù)據(jù)讀出線。10. 兩片

3、中規(guī)模集成電路10 進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為（100）位。11. 下圖所示電路中，y1（ ab ）； y2（ ab+ab ）； y3（ ab）。12. 某計(jì)數(shù)器的輸出波形如圖1所示，該計(jì)數(shù)器是（5 ）進(jìn)制計(jì)數(shù)器。a b y1 y2 y313驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（低）有效。二、單項(xiàng)選擇題（本大題共15 小題，每小題2 分，共 30 分）（在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是最符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯(cuò)選、多選或未選均無分。）1. 函數(shù) f(a,b,c)=ab+bc+ac的最小項(xiàng)表達(dá)式為( a ) 。af(a,b,c)= m（0，2，4）b. (a

4、,b,c)= m（ 3，5，6，7）cf(a,b,c)= m（0，2，3，4）d. f(a,b,c)= m（2，4， 6，7）2 8 線 3 線優(yōu)先編碼器的輸入為i0 i7，當(dāng)優(yōu)先級別最高的i7有效時(shí)，其輸出012yyy的值是（c ）。a111 b. 010 c. 000 d. 101 3十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（c ）個(gè)。a16 b.2 c.4 d.8 4. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011 后，其串行輸入固定接0，在4 個(gè)移位脈沖cp 作用下，四位數(shù)據(jù)的移位過程是（a ）。a. 1011-0110-1100-1000-0000 b. 1011-0101-0010-

5、0001-0000 c. 1011-1100-1101-1110-1111 d. 1011-1010-1001-1000-0111 5 已知74ls138 譯 碼器 的輸 入三 個(gè)使 能端 （ e1=1，e2a = e2b=0） 時(shí)， 地址 碼a2a1a0=011，則輸出y7 y0是( c ) 。a. 11111101 b. 10111111 c. 11110111 d. 111111116. 一只四輸入端或非門，使其輸出為1 的輸入變量取值組合有( a )種。a15 b8 c7 d1 7. 隨機(jī)存取存儲器具有( a )功能。a. 讀/ 寫 b.無讀 /寫 c.只讀 d.只寫8n個(gè)觸發(fā)器可以構(gòu)

6、成最大計(jì)數(shù)長度（進(jìn)制數(shù)）為( d )的計(jì)數(shù)器。 a.n b.2n c.n2 d.2n 9某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為( b ) a 八 b. 五 c. 四 d. 三10已知某觸發(fā)的特性表如下（a、b 為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( c )。abqn+1說明0 0 qn保持0 1 0 置 0 1 0 1 置 1 1 1 qn翻轉(zhuǎn)a qn+1a b. nn1nqaqaq c. nn1nqbqaq d. qn+1b 000 001 010 011 100 101 110 111 11 有一個(gè) 4 位的 d/a 轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10v，當(dāng)輸入數(shù)字量為1101 時(shí)，

7、輸出電壓為（ a ）。a 8.125v b.4v c. 6.25v d.9.375v 12函數(shù) f=ab+bc ，使 f=1 的輸入 abc組合為 ( d ) aabc=000 babc=010 cabc=101 dabc=110 13已知某電路的真值表如下，該電路的邏輯表達(dá)式為( c )。acyb. abcyccabydccbya b c y a b c y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 14四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有( d )個(gè)有效狀態(tài)。 a.4 b. 6 c. 8 d. 16 答案 b

8、 三、判斷說明題（本大題共2 小題，每小題5 分，共 10 分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯(cuò)誤的打“”。）1、邏輯變量的取值，比大。（）2、d/a 轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小（）。3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8 個(gè)。（）4、因?yàn)檫壿嫳磉_(dá)式a+b+ab=a+b 成立，所以ab=0成立。（）5、利 用 反 饋 歸 零 法 獲 得n進(jìn) 制 計(jì) 數(shù) 器 時(shí) ， 若 為 異 步 置 零 方 式 ， 則 狀 態(tài)sn 只 是 短 暫 的 過 渡 狀 態(tài) ， 不 能 穩(wěn) 定 而 是 立 刻 變 為0 狀 態(tài) 。 （）6 在 時(shí) 間 和 幅 度 上 都

9、 斷 續(xù) 變 化 的 信 號 是 數(shù) 字 信 號 ， 語 音 信 號 不 是 數(shù) 字 信 號 。（）7. 約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0。（）8 時(shí)序電路不含有記憶功能的器件。（）9 計(jì)數(shù)器除了能對輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。（）10優(yōu)先編碼器只對同時(shí)輸入的信號中的優(yōu)先級別最高的一個(gè)信號編碼. （）四、綜合題（共 30分）1對下列z 函數(shù)要求：（ 1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（ 8 分）z=cbacbababc=0 （）真值表（2 分）(2)卡諾圖化簡（2 分） a b c z 0 0 0 0

10、 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 (3) 表達(dá)式（ 2 分）邏輯圖（ 2 分） z=cbaba=a b+c bc=0 2試用 3 線 8 線譯碼器74ls138 和門電路實(shí)現(xiàn)下列函數(shù)。（8 分）z（a、b、c）=ab+ac 解： z（a、b、c） =ab+ac=ab(c+c)+ac（b+b）=abc+abc+abc+a bc= m1+ m3+ m6+ m7=7631mmmm（4 分）1 0 bc a 01 00 10 11 1 1 1 1 =1 1 z c b a sta y7 y5 y6 y4 y3 y2 y1 y0 s

11、tc stb a0 a1 a2 74ls138c b a “ 1”& z 374ls161 是同步 4 位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)器，并畫出其狀態(tài)圖。（8 分）74ls161 邏輯功能表解：1當(dāng) 74ls161 從 0000 開始順序計(jì)數(shù)到1010 時(shí)，與非門輸出“0”，清零信號到來，異步清零。（ 2 分）2該電路構(gòu)成同步十進(jìn)制加法計(jì)數(shù)器。（2 分）3狀態(tài)圖（ 4 分）crldctpcttcp q3q2q1q00 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0 d3d2 d1d0q3q2q1q0 q3q2q1q0 加法計(jì)數(shù)cr ld

12、 ctpcttd3d2d1d0 q3q2q1q0co 74ls161 cp cp & “ 1” “ 1” “ 1”0000 0001 1001 1000 1010 0011 0111 0010 0101 0110 0100 8 7 6 5 4 2 3 1 9 10 4觸發(fā)器電路如下圖所示，試根據(jù)cp及輸入波形畫出輸出端q1、q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（ 6 分）。4q1、q2的波形各3 分。cp a q1q2cr ld ctpcttd3d2d1d0 q3q2q1q0co 74ls161 cp cp & “ 1”“ 1” “ 1”cp a q1q2一、填空題：（

13、每空3 分，共 15 分）1邏輯函數(shù)有四種表示方法，它們分別是（真值表、）、（邏輯圖式）、（、邏輯表達(dá)）和（卡諾圖）。2將 2004 個(gè)“ 1”異或起來得到的結(jié)果是（0 ）。3由 555 定時(shí)器構(gòu)成的三種電路中，（施密特觸發(fā)器）和（單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。4ttl 器件輸入腳懸空相當(dāng)于輸入（高）電平。5基本邏輯運(yùn)算有: （與）、（或）和（非）運(yùn)算。6采用四位比較器對兩個(gè)四位數(shù)比較時(shí)，先比較（最高）位。7觸發(fā)器按動作特點(diǎn)可分為基本型、（同步型）、（主從型）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用（積分型）觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是ttl ）

14、電路和（cmos ）電路。10施密特觸發(fā)器有（兩）個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有（0）個(gè)穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為功能擴(kuò)展電路、功能綜合電路兩種；12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號是（半） 加器。13不僅考慮兩個(gè)_本位 _相加，而且還考慮來自_低位進(jìn)位 _相加的運(yùn)算電路，稱為全加器。14時(shí)序邏輯電路的輸出不僅和_該時(shí)刻輸入變量的取值_有關(guān)，而且還與_該時(shí)刻電路所取的狀態(tài) _有關(guān)。15計(jì)數(shù)器按cp脈沖的輸入方式可分為_同步計(jì)數(shù)器 _和_異步計(jì)數(shù)器 _。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_rs 觸發(fā)器 _、 _t 觸發(fā)器 _、_jk 觸發(fā)器 _、 _t觸發(fā)器 _、_d 觸發(fā)器 _

15、等。17 根據(jù)不同需要，在集成計(jì)數(shù)器芯片的基礎(chǔ)上，通過采用_反饋歸零法_、_預(yù)置數(shù)法_、 _進(jìn)出輸出置最小數(shù)法_等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。18 4. 一個(gè)jk 觸發(fā)器有兩個(gè)穩(wěn)態(tài)，它可存儲一位二進(jìn)制數(shù)。19若將一個(gè)正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用多諧振蕩器電路。20 把 jk 觸發(fā)器改成t 觸發(fā)器的方法是 j=k=t 。21 n 個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成2n 進(jìn)制的計(jì)數(shù)器。22基本 rs 觸發(fā)器的約束條件是rs=0 。23對于jk 觸發(fā)器，若kj，則可完成t 觸發(fā)器的邏輯功能；若kj，則可完成d 觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換（5 分） ：1、（）（3.2）（ 3.125

16、）2、（）（ 10001111.11111111）（ 143.9960937）3、（）（ 11001.1011）（ 19.8）4、（）原碼（ 01011）反碼=(01011 )補(bǔ)碼5、（）原碼（ 1010101）反碼=(1010110)補(bǔ)碼三函數(shù)化簡題：（5 分）1、 化簡等式y(tǒng)abcabcabccbacbaydcacbabadcy)(，給定約束條件為：1、利用摩根定律證明公式反演律（摩根定律）：2 用卡諾圖化簡函數(shù)為最簡單的與或式（畫圖）。( 0, 2 , 8 ,1 0ym化簡得yacad四畫圖題：（ 5 分）1試畫出下列觸發(fā)器的輸出波形(設(shè)觸發(fā)器的初態(tài)為0)。(12 分) 1. 2. ba

17、bababaabcd00 01 11 10 00 m0m4m12m801 m1m5m13m911 m3m7m15m1110 m2m6m14m104 變量卡諾圖3. 2 已知輸入信號x， y，z的波形如圖3所示，試畫出zyxyzxzyxxyzf的波形。圖 3 波形圖五分析題（30 分）1、分析如圖所示組合邏輯電路的功能。2試分析如圖3 所示的組合邏輯電路。(15 分) 1）. 寫出輸出邏輯表達(dá)式；2）. 化為最簡與或式；3). 列出真值表；4). 說明邏輯功能。a b cy & & & & aby1bcy2cay3cabcabya b c y 0 0 0 0 0

18、1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 3. 七、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。（）3、1. 當(dāng)輸入 a、b、c中有 2 個(gè)或 3 個(gè)為 1 時(shí)，輸出 y 為 1，否則輸出y為 0。所以這個(gè)電路實(shí)際上是一種3 人表決用的組合電路：只要有2 票或 3 票同意，表決就通過。2（ 1）邏輯表達(dá)式cbaycbaaby21)(（ 2）最簡與或式：abccbacbacbaybcacaby21（ 3） 真值表a b c y1y20 0 0 0 0 0 0 1 1 0 0 1 0 1

19、 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 （ 4）邏輯功能為：全加器。3.）據(jù)邏輯圖寫出電路的驅(qū)動方程：10t01qt102qqt2103qqqt）求出狀態(tài)方程：010qqn101011qqqqqn21021012qqqqqqqn3210321013qqqqqqqqqn）寫出輸出方程：c3210qqqq）列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖：5) 從以上看出，每經(jīng)過16 個(gè)時(shí)鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時(shí)，每經(jīng)過16 個(gè)時(shí)鐘脈沖作用后輸出端c 輸出一個(gè)脈沖，所以，這是一個(gè)十六進(jìn)制記數(shù)器，c 端的輸出就是進(jìn)位。cp q3q2q1q0等效十進(jìn)制數(shù)c 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 0 16 0 0 0 0 0 0 圖 4 474161 組成的電路如題37 圖所示，分析電路，并回答以下問題（ 1）畫出電路的狀態(tài)轉(zhuǎn)換圖（q3q2q1q0）；（ 2）說出電路的功能。（74161 的功能見表）題 37 圖解：（ 1）狀態(tài)轉(zhuǎn)換表：qn3qn2qn1qn0qn+13qn+12qn+1