數(shù)電基礎(chǔ)知識點(diǎn)考核

1、名師精編優(yōu)秀資料數(shù)字電路基礎(chǔ)知識的考核全是選擇填空 希望對大家有用 本文檔有子安整理1 以下代碼中為無權(quán)碼的是（ CD）A. 8421BCD碼 B. 5421BCD碼 C.余三碼 D.格雷碼2 .以下代碼中為恒權(quán)碼的為（ AB ）A.8421BCD碼 B. 5421BCD碼C.余三碼 D.格雷碼3 .一位十六進(jìn)制數(shù)可以用（C ）位二進(jìn)制數(shù)來表示。A. 1B. 2C. 4D. 165.在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是（CD）A. （256） 10B. （127） 10C. （ FF） 16 D. （255） 107 .矩形脈沖信號的參數(shù)有ABCA.周期B.占空比 C脈寬D.掃描

2、期9. 常用的BCD碼有（CD ）A.奇偶校驗(yàn)碼B.格雷碼C.8421碼 D.余三碼10. 與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有（ BCD ）A.容易設(shè)計B.通用性強(qiáng)C保密性好D.抗干擾能力強(qiáng)1. 描述脈沖波形的主要參數(shù)有幅度、周期、頻率、脈寬、上升時間、下降時間、占空比2. 數(shù)字信號的特點(diǎn)是在（時間）上和（峰值）上都是斷續(xù)變化的，其高電平和低電平常用（0 ）和 （1 ） 來表示。3. 分析數(shù)字電路的主要工具是（邏輯代數(shù)），數(shù)字電路又稱作（邏輯代數(shù)）4. 在數(shù)字電路中，常用的計數(shù)制除十進(jìn)制外，還有（二進(jìn)制）、（八進(jìn)制）、（十六進(jìn)制）5. 常用的 BCD碼有（421BCD 碼）、（2421BCD

3、碼）、（5421BCD 碼）、（ 余三碼）、等。常用的可靠性代碼有（格雷碼）、（奇偶校驗(yàn)碼）等。1. 邏輯變量的取值1和0可以表示： （D ）。A開關(guān)的閉合、斷開B電位的高、低C真與假D電流的有、無3. 當(dāng)邏輯函數(shù)有n個變量時，共有（D ）個變量取值組合？2NA. nB. 2nC. ND. 24. 邏輯函數(shù)的表示方法中具有唯一性的是（AD ）。A 真值表B.表達(dá)式C.邏輯圖D.卡諾圖7求一個邏輯函數(shù) F的對偶式，可將 F中的（ACD ）A “ ”換成“ +”，“ +”換成“ ”B原變量換成反變量，反變量換成原變量C變量不變 D.常數(shù)中“ 0”換成“ 1”，“ 1 ”換成“ 0”E.常數(shù)不變9

4、在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。（ D）A.全部輸入是0B.任一輸入是0 C.僅一輸入是0D.全部輸入是110.在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。（ BCD ）A.全部輸入是0B.全部輸入是1C任一輸入為0,其他輸入為1D.任一輸入為11. 邏輯代數(shù)又稱為 （布爾）代數(shù)。最基本的邏輯關(guān)系有（與）（或）（非）三種。常用的幾種導(dǎo)出的邏輯運(yùn)為 （與非）（或非）（與或非）（同或）（異或）2. 邏輯函數(shù)的常用表示方法有（邏輯表達(dá)式）（真值表）（邏輯圖）3. 邏輯代數(shù)中與普通代數(shù)相似的定律有（交換律）（分配律）（結(jié)合律）。摩根定律又稱為（反演定律）4. 邏輯代數(shù)的三個重要規(guī)則是（

5、代入規(guī)則）（對偶規(guī)則）（反演規(guī)則）1.三態(tài)門輸出高阻狀態(tài)時，（AED）是正確的說法。A.用電壓表測量指針不動B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動2. 以下電路中可以實(shí)現(xiàn)“線與”功能的有（ CD）。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3 以下電路中常用于總線應(yīng)用的有（A）。 A.TSL門 B.OC門C.漏極開路門5 TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（ 相當(dāng)于輸入邏輯“ 1 ”。 A懸空Q接地 D.通過電阻510 Q接地6對于TTL與非門閑置輸入端的處理，可以。A.接電源B通過電阻3kQ接電源D.CMOS與非門ABC ）B通過電阻2.7kQ接電源C通過電阻2

6、.7k(ABD )C.接地D.與有用輸入端并聯(lián)7.要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI （ C ）。A.> RONB.V ROFFC.ROFFc Rlv ROND.> ROFF&三極管作為開關(guān)使用時，要提高開關(guān)速度，可（ACD）A.降低飽和深度B增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管9. CMOS數(shù)字集成電路與 TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是（ ACD ）。A.微功耗B.高速度 C.高抗干擾能力D.電源范圍寬10. 與CT4000系列相對應(yīng)的國際通用標(biāo)準(zhǔn)型號為（B ）。A.CT74S肖特基系列B. CT74LS氐功耗肖特基系列C.CT7

7、4L低功耗系列D. CT74H高速系列1. 集電極開路門的英文縮寫為（ OC ）門，工作時必須外加（電源 ）和（負(fù)載 ）2. OC門稱為 （集電極開路門）門，多個 OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)（線與）功能。3. TTL與非門電壓傳輸特性曲線分為（飽和區(qū)） 區(qū)、（轉(zhuǎn)折區(qū)）區(qū)、（線性區(qū)）區(qū)、（截止區(qū)）區(qū)。4. 國產(chǎn)TTL電路（CT4000）相當(dāng)于國際SN54/低功耗肖特基1 .N個觸發(fā)器可以構(gòu)成能寄存（B ）位二進(jìn)制數(shù)碼的寄存器。A.N-1 B.N C.N+1 D.22 在下列觸發(fā)器中，有約束條件的是（ C ）A.主從JK F/F B主從D F/F C同步RS F/F D.邊沿D F/F3 一個觸

8、發(fā)器可記錄一位二進(jìn)制代碼，它有（C）個穩(wěn)態(tài)。A.0B.1C.2D.3E.44 存儲8位二進(jìn)制信息要（D ） 個觸發(fā)器。A.2B.3C.4D.8&對于JK觸發(fā)器，若J=K則可完成（C ）觸發(fā)器的邏輯功能。A.RS B.DC.TD.T，14. 下列觸發(fā)器中，克服了空翻現(xiàn)象的有（A.邊沿D觸發(fā)器B.主從RS觸發(fā)器15. 下列觸發(fā)器中，沒有約束條件的是A.基本RS觸發(fā)器B.主從RS觸發(fā)器16 描述觸發(fā)器的邏輯功能的方法有ABD ）C同步RS觸發(fā)器 D.主從JK觸發(fā)器（D ）C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器（ABCD ）A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17. 為

9、實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（A ）A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D18. 邊沿式D觸發(fā)器是一種（ C ）穩(wěn)態(tài)電路。A.無B.單 C雙D多1 觸發(fā)器有（2）個穩(wěn)態(tài)，存儲8位二進(jìn)制信息要（8 ）個觸發(fā)器。S=2 .一個基本RS觸發(fā)器在正常工作時，它的約束條件是R+S=1,則它 不允許輸入(0 )且 R= (0)的信號。3.觸發(fā)器有兩個互補(bǔ)的輸出端Q、Q ,定義觸發(fā)器的1狀態(tài)為（Q=1Q=0 )0狀態(tài)為（Q=0Q=1），可見觸發(fā)器的狀態(tài)指的是（Q )的狀態(tài)。4 .一個基本 RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是（RS=

10、0 ）。5. 在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的（空翻），觸發(fā)方式為（主從式）式或（邊沿式）式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。1. 脈沖整形電路有（ BC ）。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.555定時器2 多諧振蕩器可產(chǎn)生（B ）A.正弦波B.矩形脈沖C三角波D.鋸齒波3. 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（C ）A.速度高B.電路簡單C振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭4. TTL單定時器型號的最后幾位數(shù)字為（A ）A.555B.556C.7555D.75565. 555定時器可以組成（ABC ）A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D

11、.JK觸發(fā)器7 以下各電路中，（B ）可以產(chǎn)生脈沖定時。A多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C施密特觸發(fā)器 D.石英晶體多諧振蕩器1. 555定時器的最后數(shù)碼為 555的是（ TTL ）產(chǎn)品，為7555的是（CMOS ）產(chǎn)品。2 施密特觸發(fā)器具有（回差）現(xiàn)象，又稱（電壓滯后）特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為（脈寬 ）。3 .常見的脈沖產(chǎn)生電路有（多諧振蕩器），常見的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器）（施密特觸發(fā)器）4 .為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用（石英晶體）振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進(jìn)入（暫穩(wěn)態(tài)）態(tài)。1. 555定時器的最后數(shù)碼為 555的是（TTL ）產(chǎn)品，為7555的是（CMOS ）產(chǎn)品。2

12、施密特觸發(fā)器具有 （回差）現(xiàn)象，又稱（ 電壓滯后）特性；單穩(wěn)觸發(fā)器最重要的 參數(shù)為（脈寬 ）。3 .常見的脈沖產(chǎn)生電路有（多諧振蕩器），常見的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器）（施密特觸發(fā)器）4 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用（石英晶體）振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進(jìn)入（暫穩(wěn)態(tài)）態(tài)。2 若在編碼器中有 50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為（E ）位。A.5B.6C.10D.503個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（C ）個。A.1B.2C.4D.167個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（E ）個。A.1B.2C.3D.4E.8&在下列邏輯電路中，不是組合邏輯電路

13、的有（D ）。A.譯碼器B. 編碼器C全加器D.寄存器9 八路數(shù)據(jù)分配器，其地址輸入端有（C）個。A.1B.2C.3D.4E.810 組合邏輯電路消除競爭冒險的方法有（AE ）A.修改邏輯設(shè)計B.在輸出端接入濾波電容C后級加緩沖電路D.屏蔽輸入信號的尖峰干擾11. 101鍵盤的編碼器輸出（C ）位二進(jìn)制代碼。A.2B.6C.7D.813以下電路中，加以適當(dāng)輔助門電路,（AB ）適于實(shí)現(xiàn)單輸出組合邏輯電路。A.二進(jìn)制譯碼器B數(shù)據(jù)選擇器C數(shù)值比較器D七段顯示譯碼器14.消除竟?fàn)幟半U的方法有（修改邏輯設(shè)計）（接入濾 ）1 同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點(diǎn)是（A ）oA.工作速度高B.

14、觸發(fā)器利用率高 C.電路簡單D.不受時鐘CP控制。2 把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到（D ）進(jìn)制計數(shù)器。A.4B.5C.9D.203 下列邏輯電路中為時序邏輯電路的是（C ）A變量譯碼器B.加法器C數(shù)碼寄存器 D數(shù)據(jù)選擇器5. N個觸發(fā)器可以構(gòu)成能寄存（ B ）位二進(jìn)制數(shù)碼的寄存器。A.N-1 B.N C.N+1 D.2N6五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（A ）。A.5B.10C.25D.327 同步時序電路和異步時序電路比較，其差異在于后者（B ）。A.沒有觸發(fā)器B沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D輸出只與內(nèi)部狀態(tài)有關(guān)&一位8421BCD碼計數(shù)器至少需

15、要（ B ）個觸發(fā)器。A.3B.4C.5D.109欲設(shè)計0, 1, 2, 3, 4, 5, 6, 7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進(jìn)制計 數(shù)器，最少應(yīng)使用（B） 級觸器。A.2B.3C.4D.810. 8位移位寄存器，串行輸入時經(jīng)（B ）個脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.81寄存器按照功能不同可分為兩類：（移位）寄存器和（數(shù)碼）寄存器。2. 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾海ńM合邏輯電路）（時序邏輯電路）3 由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（4）個順序脈沖。4時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為（同步）時序電路和（異步）時序電

16、路。6 .將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為（A ）。A.采樣B量化C保持D編碼7 .用二進(jìn)制碼表示指定離散電平的過程稱為（D ）。A.采樣B量化C保持D編碼&將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（B ）A.采樣B量化C保持D編碼1 0.以下四種轉(zhuǎn)換器，（A ）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A并聯(lián)比較型B逐次逼近型C雙積分型D.施密特觸發(fā)器將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過（采樣）（保持 ）（量化）（編碼）1 . PROM和PAL的結(jié)構(gòu)是（AD ）。A.PROM的與陣列固定，不可編程B. PROM與陣列、或陣列均不可編程

17、C. P AL與陣列、或陣列均可編程D. PAL的與陣列可編程2 當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏輯電路時，必須還要具備有（A）A.觸發(fā)器B晶體管C.MOS管 D電容3當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當(dāng)于（A ）A.組合邏輯電路 B.時序邏輯電路 C存儲器D數(shù)模轉(zhuǎn)換器4 PLD器件的基本結(jié)構(gòu)組成有（AECD ）。A.與陣列B或陣列C輸入緩沖電路 D輸出電路5 PLD器件的主要優(yōu)點(diǎn)有（ ABCD ）。A.便于仿真測試 B集成密度高 C可硬件加密 D.可改寫6 GAL的輸出電路是 （AD ）。A.OLMC B固定的 C只可一次編程 D.可重復(fù)編程7 PLD開發(fā)系統(tǒng)需要有（ A

18、BCD ）。A.計算機(jī)B編程器 C開發(fā)軟件 D操作系統(tǒng)&只可進(jìn)行一次編程的可編程器件有（AC ） oA.PAL B.GALC.PROMD.PLD9 可重復(fù)進(jìn)行編程的可編程器件有（BD ）°A.PAL B.GALC.PROMD.ISP-PLD10 ISP-PLD器件開發(fā)系統(tǒng)的組成有（ACD ）°A.計算機(jī)B編程器 C開發(fā)軟件 D.編程電纜11 全場可編程（與、或陣列皆可編程）的可編程邏輯器件有（D ）A.PAL B.GAL C.PROM D.PLA1 PROM和PAL的結(jié)構(gòu)是（AD ）°A.PROM的與陣列固定，不可編程B. PROM與陣列、或陣列均不可編程

19、C. PAL與陣列、或陣列均可編程D. PAL的與陣列可編程2 當(dāng)用專用輸出結(jié)構(gòu)的 PAL設(shè)計時序邏輯電路時，必須還要具備有（A）A.觸發(fā)器B晶體管 C.MOS管 D電容3當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當(dāng)于（A ）A.組合邏輯電路 B.時序邏輯電路 C存儲器D數(shù)模轉(zhuǎn)換器4 PLD器件的基本結(jié)構(gòu)組成有（AECD ）。A.與陣列 B或陣列C.輸入緩沖電路 D輸出電路5 PLD器件的主要優(yōu)點(diǎn)有（ ABCD ）。A.便于仿真測試 B集成密度高C可硬件加密 D可改寫6 GAL的輸出電路是 （AD ）。A.OLMC B固定的 C只可一次編程 D.可重復(fù)編程7 PLD開發(fā)系統(tǒng)需要有（A

20、BCD ）。A.計算機(jī)B編程器 C開發(fā)軟件 D操作系統(tǒng)&只可進(jìn)行一次編程的可編程器件有（AC ） oA.PAL B.GAL C.PROM D.PLD9 可重復(fù)進(jìn)行編程的可編程器件有（BD ） °A.PAL B.GALC. PROMD.ISP-PLD10. ISP-PLD器件開發(fā)系統(tǒng)的組成有（ ACD ）A.計算機(jī)B編程器 C開發(fā)軟件 D編程電纜11全場可編程（與、或陣列皆可編程）的可編程邏輯器件有（DA.PAL B.GAL C.PROM D.PLA1 .一個容量為1KX 8的存儲器有（ BD ）個存儲單元。A.8 B.8K C.8000D.8192RAM。2 要構(gòu)成容量為4KX 8的RAM,需要（ D ）片容量為256 X 4的A.2B.4C.8D.323 .尋址容量為16KX 8的RAM需要（ C ）根地址線。A.4B.8C.14D.16E.16K4 若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有有（ C ）條。A.8B.16C.32D.2565 某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為（C ）。A.8X 3 B.8KX 8 C.256X 8D. 256X