楊玉葉數(shù)字電路主要知識點庫1doc

1、填空1、 八選一數(shù)據(jù)選擇器電路如圖，該電路實現(xiàn)的邏輯函數(shù)是？2作圖與分析1、 畫出圖示電路的輸出波形2、用3-8譯碼器及適當(dāng)邏輯門電路實現(xiàn)邏輯函數(shù)F(A,B,C)=此處應(yīng)為與非門,因為138的輸出本來就是各個最小項的非3、 用數(shù)據(jù)選擇器及適當(dāng)門電路實現(xiàn)4、寫出圖示ROM陣列輸出函數(shù)的邏輯表達式，列出真值表，說明邏輯功能。這是一個全減器ABCF0F10000000111010110110110010101001100011111一、選擇題： 1.邏輯功能為“全0出1，有0出1”的邏輯門是（ A ） A與非門 B、或非門 C、或門 2.具有下列真值表的門電路是（ ） A與非門 B或非門 C與門 3

2、.如圖所示，為（ ）門電路。 A與 B或 C非 4.CMOS邏輯電路是以（ B ）為基礎(chǔ)的集成電路。 A三極管 BPMOS與NMOS CNMOS 5.僅具有置0、置1功能的觸發(fā)器是（ C ） AJK觸發(fā)器 BRS觸發(fā)器 CD觸發(fā)器 DT觸發(fā)器 6.基本RS觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（ D ） A隨之消失 B發(fā)生翻轉(zhuǎn) C恢復(fù)原態(tài) D保持現(xiàn)態(tài) 7.能防止空翻的觸發(fā)器是（ D ） A同步RS觸發(fā)器 B基本RS觸發(fā)器 CT觸發(fā)器 D都不能 8.主從JK觸發(fā)器在觸發(fā)脈沖作用下，若JK同時接地，觸發(fā)器實現(xiàn)的功能是（ A ） A保持 B置0 C置1 D翻轉(zhuǎn) 9.當(dāng)兩個輸入端均為1時，輸出Q不定的是（

3、 A ） A基本RS觸發(fā)器 B鐘控同步RS觸發(fā)器 C主從JK觸發(fā)器 DD觸發(fā)器 10.下列不屬于時序電路的是（ C ） A同步計數(shù)器 B數(shù)碼寄存器 C譯碼器 D異步計數(shù)器 11.如果一個寄存器的數(shù)碼是同時輸入同時輸出，則該寄存器是采用（ B ） A串行輸入輸出 B并行輸入輸出 C串行輸入、并行輸出 D并行輸入、串行輸出 12.8421BCD碼01100010表示十進制數(shù)為（ C ） A15 B98 C62 D42 13.表示十進制數(shù)10個數(shù)碼，需要二進制數(shù)碼的位數(shù)是（ B ） A2位 B4位 C3位 D10位 二、填空題： 1.TTL與非門輸出電壓Vo隨輸入電壓VI變化特性常用（ ）來表示。

4、2.MOS電路是一種（高輸入 ）阻抗器件，若輸入端懸空，易出現(xiàn)（ 高壓 ）而擊穿（ 柵極 ），因此，輸入端應(yīng)接（ ）或（ ）。 3.（ 鎖存器 ）是構(gòu)成各種觸發(fā)器的基礎(chǔ)，它不受（ 時鐘脈沖 ）控制。 4.RS觸發(fā)器具有（ 保持 ）（ 置0 ）（ 置1 ）三項邏輯功能。 5.主從JK觸發(fā)器存在（ 一次變化現(xiàn)象 ），說明主從JK觸發(fā)器（ ）是比較低的。 6.觸發(fā)器 、 端可以根據(jù)需要預(yù)先將觸發(fā)器（置0 ）或（ 置1 ），不受（ 時鐘脈沖 ）的同步控制。 7.時序電路由（ 邏輯門電路 ）和（ 觸發(fā)器 ）所組成，它的特點是（ 輸出不僅取決于當(dāng)時的輸入值,而且還與電路過去的狀態(tài)有關(guān) ）。 8.同步計數(shù)器

5、各個觸發(fā)器的狀態(tài)轉(zhuǎn)換與（ 輸入技術(shù)脈沖 ）同步，具有（ 技術(shù)速度快 ）特點。 9.10.三、判斷題： 3.觸發(fā)器是功能最簡單的時序邏輯電路。（ ） 4.寄存器的功能是統(tǒng)計輸入脈沖的個數(shù)。（ × ） 5.用4個觸發(fā)器就可以構(gòu)成4位十進制計數(shù)器。（ ） 6.同步RS觸發(fā)器CP信號到來前，R、S端輸入信號不起作用。（ ） 7.將JK觸發(fā)器J、K端連接在一起作為輸入端就構(gòu)成D觸發(fā)器。（ 錯 ） 8.觸發(fā)器是上升沿觸發(fā)還是下降沿觸發(fā)是由它的電路構(gòu)成決定的，與其邏輯功能無關(guān)。（ × ） 9.非門可用與非門代替，但與非門不能用非門代替。（ ） 10.CMOS電路的基本邏輯單元是反相器，實

6、際運用中都用一只MOS管做負(fù)載。（ ） 四、簡答題： 1.用或非門組成RS觸發(fā)器，試問它是負(fù)脈沖觸發(fā)，還是正脈沖觸發(fā)？確定置0、置1端，并列出真值表。   正脈沖觸發(fā)   4.由兩個TTL型JK邊沿觸發(fā)器構(gòu)成的電路如圖，已知時鐘脈沖CP的波形，畫出觸發(fā)器的輸出波形。（設(shè)Qo和Q1初態(tài)為0）    五、計算題： 1.試設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)，邏輯電路正常工作時，任何時刻必須有一盞燈亮，而其它點亮狀態(tài)時，電路發(fā)生故障，這時要求能發(fā)出故障信號。（信號燈為紅R、黃A、綠G）   式子錯了,應(yīng)該每

7、次只有一個亮的時候是0,其余是1也就是說001,010,100時候是0 ,其余都是1       2.試分析下圖電路邏輯功能。               3.試分析下圖電路邏輯功能，它是那類計數(shù)器？列出連續(xù)八個CP脈沖作用下，輸出端Q2、Q1、Q0狀態(tài)表。（原態(tài)為000）  【網(wǎng)絡(luò)綜合 - 高等教育自學(xué)考試（自考）指南】：一、單項選擇題（本大題共19小題，每小題1分，共19分

8、）在每小題列出的四個備選項中只有一個是符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。9.對于基本共射放大電路的特點，其錯誤的結(jié)論是（B）A.輸出電壓與輸入電壓相位相同B.輸入電阻，輸出電阻適中C.電壓放大倍數(shù)大于1 D.電流放大倍數(shù)大于114.穩(wěn)壓二極管構(gòu)成的穩(wěn)壓電路，其接法是（C）A.穩(wěn)壓管與負(fù)載電阻串聯(lián)B.穩(wěn)壓管與負(fù)載電阻并聯(lián)C.限流電阻與穩(wěn)壓管串聯(lián)后，負(fù)載電阻再與穩(wěn)壓管串聯(lián)D.限流電阻與穩(wěn)壓管串聯(lián)后，負(fù)載電阻再與穩(wěn)壓管并聯(lián)15.一個n變量的邏輯函數(shù)應(yīng)該有（2n）個最小項。此題無正確選項 答案我已寫出A.n B.2nC.2n D.n218.時序邏輯電路的一般結(jié)構(gòu)由組

9、合電路與（B）組成。A.全加器B.存儲電路C.譯碼器D.選擇器一       填空（30分，112題每空一分，13題每空二分）1模數(shù)轉(zhuǎn)換的處理步驟為：      取樣     ，    保持       ，  量化     ，   編碼&#

10、160;   。2DAC的意思是       數(shù)/模轉(zhuǎn)換器                。3按照邏輯功能的不同特點，常把數(shù)字電路分為    組合邏輯電路   和  時序邏輯電路  兩大類。4集成觸發(fā)器CT74H72的第2管腳標(biāo)記為RD，RD是  &

11、#160;復(fù)位     端。當(dāng)電路要根據(jù)輸入JK信號的狀態(tài)來控制輸出狀態(tài)時，必須使RD為    高      電平。56.譯碼器的功能是 將輸入二進制代碼的狀態(tài)翻譯成輸出信號，以表示原來翻譯的電路     。7計數(shù)器按工作方式不同，可分為同步計數(shù)器和 異步計數(shù)器    。8.9   10   11半導(dǎo)體存儲器主要分成兩大類： &

12、#160;    rom       、    ram           。   1213（本題每空2分）二       選擇題（8分，每題2分）每題有三個答案，只有一個是正確的，請把正確答案的序號填在下列表格中。1想將一組并行輸入的數(shù)據(jù)轉(zhuǎn)換成串行輸出，可選用的電路為：A（a）

13、移位寄存器 （b）計數(shù)器  （c）數(shù)據(jù)比較器24個維持阻塞D觸發(fā)器,可以存儲     C    位二進制數(shù)（a）4      （b）8     （c）163.一個四位二進制數(shù)1000B輸入到D/A轉(zhuǎn)換器后，輸出為8V，0000B輸入時輸出為0V，則0100B輸入時輸出電壓為：C（a）5V     （b）8V    （c）4V4設(shè)計一個把十進制轉(zhuǎn)換成二進制的編碼器，則輸入端數(shù)M和輸出端數(shù)N分別為C（a）M=N=10 （b）M=10   N=2（c）M=4   N=10三.作圖題（10分，每題5分）寫出圖中所示的觸發(fā)器的特征方程，并根據(jù)輸入波形，畫出輸出波形。1 四、時序電路分析（17分）某同步計數(shù)器如圖1      要求寫出激勵方程，狀態(tài)方程。2