實驗指導(dǎo)書-現(xiàn)代時域測試(2)

1、電 子 科 技 大 學(xué)實 驗 指 導(dǎo) 書現(xiàn)代時域測試實驗2-數(shù)字存儲示波器的程序升級和指標(biāo)測試一實驗?zāi)康?.熟悉數(shù)字存儲示波器基本工作原理2.熟悉數(shù)字存儲示波器的主要技術(shù)指標(biāo)3.熟練掌握數(shù)字示波器的使用方法4.掌握相關(guān)指標(biāo)的測試方法二實驗內(nèi)容1.完成實驗平臺FPGA配置程序的升級2.完成實驗平臺處理板DSP軟件的升級3.測量實驗平臺的最高實時采樣率和等效采樣率4.測量實驗平臺的存儲深度三預(yù)備知識1.了解數(shù)字存儲示波器原理2.熟悉數(shù)字存儲示波器主要指標(biāo)測試方法3.熟悉Xilinx ISE Design Suite 13.2開發(fā)環(huán)境使用方法四實驗設(shè)備與工具測試技術(shù)與嵌入式系統(tǒng)綜合實踐平臺、信號源、

2、Xilinx ISE Design Suite 13.2開發(fā)環(huán)境、Xlinx Cable-下載線、U盤五實驗原理與說明1.實驗平臺模塊簡介本實驗平臺結(jié)構(gòu)框圖如圖1所示，輸入信號首先經(jīng)過信號調(diào)理模擬通道，進行適當(dāng)?shù)姆糯蠡蛩p，調(diào)理至ADC的輸入范圍后送到采集模塊；采集模塊將模擬的信號進行數(shù)字量化，轉(zhuǎn)換成8bit的數(shù)據(jù)流送至FPGA進行緩沖存儲，其中FPGA為ADC提供250MHz的采樣時鐘，F(xiàn)PGA內(nèi)部實現(xiàn)觸發(fā)功能、高速數(shù)據(jù)的接收和緩沖，并與處理模塊實現(xiàn)接口互連，將量化的二進制數(shù)據(jù)送至處理模塊；處理模塊包括DSP、SDRAM、FLASH存儲器、異步串行接口、USB接口、鍵盤接口、顯示接口等，將轉(zhuǎn)

3、換的二進制數(shù)據(jù)進行處理并送LCD顯示；另外，本實驗平臺包括一DMM模塊，和處理板相連接，能夠?qū)崿F(xiàn)數(shù)字萬用表的電壓測量、電阻測量、二極管測量、電容測量等。圖1 測試技術(shù)與嵌入式系統(tǒng)綜合測試實踐平臺 圖2 測試技術(shù)與嵌入式系統(tǒng)綜合測試實踐平臺實物照片2. 采樣率ü 實時采樣 real-time sampling一次采集信號上的若干采樣點，并基于采樣點的時間順序顯示被測波形的方法。ü 等效采樣 repetitive sampling對于周期（重復(fù)）信號，每次在一個信號周期采集一定數(shù)量的采樣點，經(jīng)過對多個信號周期進行多次采集，積累足夠的采樣點數(shù)量，并基于多次采集之間的時間關(guān)系，對采

4、樣點重新排列，進而顯示出被測波形。ü 采樣率 sampling rate單位時間內(nèi)對信號進行采樣的次數(shù)（Sa/s或SPS）。為區(qū)分實時采樣和等效采樣，通常將基于實時采樣的采樣率稱為實時采樣率，基于等效采樣的采樣率稱為等效采樣率。3.存儲深度ü 存儲深度 storage depth表示示波器在最高實時采樣率下連續(xù)采集并存儲采樣點的能力，通常用采樣點數(shù)（pts）表示。六實驗步驟1. FPGA配置程序的升級1） 將Xlinx Cable-的JTAG頭插入PG1000_ACQ數(shù)字電路板（采集板）的J5，并將其USB連接頭插入計算機的USB接口中，給實驗平臺接上電源。2） 啟動Xil

5、inx ISE iMPACT軟件3） 雙擊“Boundary Scan”，進入配置程序界面4） 右鍵單擊空白處，出現(xiàn)菜單。5） 點擊“Add Xilinx Device”,選擇ut1000_top.bit文件6） 點擊打開，出現(xiàn)如下界面：7） 在器件上方的虛線框內(nèi)，點擊右鍵，出現(xiàn)“Add SPI/BPI Flash?！?） 左鍵點擊Add SPI/BPI Flash，選擇1114_1.mcs文件9） 點擊“打開”，將出現(xiàn)“Select Attached SPI/BPI”對話框。10） 點擊右側(cè)對話框中的下拉菜單，選擇Part Name為“M25P20”。點擊OK確定。11） 器件XILIN上方

6、出現(xiàn)FLASH圖標(biāo)，右鍵單擊FLASH，選擇Program.12） 出現(xiàn)選項框Device Programming Properties，去掉“Verify”后的勾選，并點擊“OK”確認(rèn)13） 點擊OK，出現(xiàn)進度條。14） 進度條滿后配置完成，出現(xiàn)SUCCESS.15） 斷電，拔下Xlinx Cable-的JTAG插頭。16） 若燒錄失敗，可能是JTAG未插正確，或者是仿真器未正確識別。17） 燒錄處理板的FPGA，流程類似，JTAG插在處理板的J4口上，燒錄文件在處理板FPGA文件夾中。2. DSP軟件的升級a)斷開實驗平臺的電源，將拷有程序升級文件的U盤插入實驗平臺的USB HOST接口上

7、。b)接通斷開實驗平臺的電源，將進入程序升級系統(tǒng)歡迎界面，如圖所示：“歡迎使用USB程序升級系統(tǒng)，按F5，進行程序升級操作，按F1，退出程序升級系統(tǒng)”。c)在進行第4步操作的顯示圖中，按下F5鍵，進入程序升級操作，如果用戶U盤根目錄下中有一個升級程序包，直接進入第四步，否則將彈出下圖所示的升級文件選擇界面，調(diào)節(jié)撥盤選擇所需文件，按F5確認(rèn)選中升級文件，按F1退出升級。d)升級系統(tǒng)對選中的升級文件進行判別，符合程序升級條件后，進入下圖所示界面，提示“請您確認(rèn)是否需要繼續(xù)進行程序升級”。e)在上圖所示界面上，按F5，確定需要對當(dāng)前程序進行升級，進入如下圖所示界面，提示用戶“程序正在進行更新，整個過

8、程需要持續(xù)35分鐘。在更新系統(tǒng)時，請勿切斷電源，否則會出現(xiàn)未知的錯誤。當(dāng)前程序更新進度為%”。注意：在更新到這步時，出現(xiàn)斷電或關(guān)機，將導(dǎo)致實驗平臺通電后不能正常工作，需要新插入U盤，根據(jù)提示一步一步完成程序升級后才能正常使用。f)當(dāng)程序更新進度到100%，顯示變?yōu)镺K，表示完成當(dāng)前程序更新完成，并顯示如下圖所示，提示“祝賀您程序升級成功，請拔出U盤,重新啟動實驗平臺”。注意：程序更新成功后，重新啟動實驗平臺，將會初始化實驗平臺，需要等待30秒1分鐘后才能進入運行界面。3. 采樣率的測量ü 實時采樣率：實驗平臺采用的ADC是美國Analog Device公司的AD9481，該芯片的最高

9、采樣率為250MSPS，分辨率為8bit，其波形顯示區(qū)域為水平12div、垂直8div，每格25個像素點，則該實驗平臺的最高實時采樣率且無插值的時基檔是 。調(diào)節(jié)信號發(fā)生器輸出周期為T的正弦波。設(shè)置被測實驗平臺垂直靈敏度于合適檔，時基置于最高實時采樣率且無插值檔，觸發(fā)方式設(shè)置為單次觸發(fā)，顯示方式設(shè)置為點顯示。啟動實驗平臺采集功能，待采集結(jié)束后，觀察實驗平臺采集到的信號是否為整數(shù)倍周期，若不是整數(shù)倍周期，則改變信號發(fā)生器周期T，重新啟動采集，直至采集到整數(shù)倍周期信號；觀測一個周期內(nèi)的采樣點數(shù)N；根據(jù)式（1）可計算出最高實時采樣率fmax，并將結(jié)果記錄下表。（1）式中：fmax最高實時采樣率，單位S

10、a/s；N被測信號一個周期的采樣點個數(shù)；T被測信號的周期。表1內(nèi)容TNfmax測試結(jié)果ü 等效采樣率：根據(jù)顯示器的分辨率和實驗平臺最快時基來計算：（2）式中：最高等效采樣率，單位Sa/s；產(chǎn)品規(guī)范中給出的時基水平方向上每一格所包含像素的個數(shù)pixel/div；最小時基檔級值（s/div）；表2內(nèi)容NT測試結(jié)果4.存儲深度的測量由式（3），根據(jù)產(chǎn)品規(guī)范中給出的最大存儲深度和最高實時采樣率，選定一個被測信號的周期T，計算出被測信號周期數(shù)N（N為大于等于1的整數(shù)）。設(shè)置信號發(fā)生器輸出周期為T的正弦波。調(diào)節(jié)實驗平臺垂直靈敏度于合適檔，時基于最高實時采樣率且無插值的最快檔；觸發(fā)方式為單次，點顯示模式，啟動采集，待采集結(jié)束后，在實驗平臺中觀測采集到的信號周期個數(shù)N1應(yīng)與通過式（3）計算出的周期數(shù)N一致。（3）式中：fmax產(chǎn)品規(guī)范中給出的最高實時采樣率，單位Sa/s；D產(chǎn)品規(guī)范中給出的最大存儲深度，單位pts；T被測信號的周期，單位s；N被測信號的周期個數(shù)（N=1，2，3），N可按照存儲深度的大小遵循便于觀測的原則自行選定。表3內(nèi)容NT測試結(jié)果七實驗要求與實驗報告ü 實驗最多3人一組，按小組提交實驗報告，實驗報告統(tǒng)一模板ü 實驗報告提交截止日期：2013年11月30日ü 電子檔請發(fā)送至：zenghao_zxyü 郵件主題