嵌入式系統(tǒng)最小系統(tǒng)硬件設(shè)計(jì)

1、通信課程設(shè)計(jì)嵌入式系統(tǒng)最小系統(tǒng)硬件設(shè)計(jì)2010-10-3目錄引言 2嵌入式最小系統(tǒng) 2SEP3202簡(jiǎn)述3最小系統(tǒng)硬件的選擇和單元電路的設(shè)計(jì) 3（一）電源電路 3（二）晶振電路 5（三）復(fù)位及喚醒電路 5（四）存儲(chǔ)器 61. FLASH存儲(chǔ)72. SDRAM 8（五）串行接口電路設(shè)計(jì) 8（六）JTAG模塊9（七 ） 擴(kuò)展功能（LED） 10參考文獻(xiàn) 11引言嵌入式系統(tǒng)是以應(yīng)用為中心，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、 體積、功耗等綜合性嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)。本文主要研究了基于SEP3202 （內(nèi)嵌ARM7TDMI處理器內(nèi)核）的嵌入式最小系統(tǒng)，圍繞其設(shè)計(jì)出相應(yīng)的存儲(chǔ)器、總線(xiàn)擴(kuò)

2、展槽、電 源電路、復(fù)位電路、JTAG UART等一系列電路模塊。嵌入式最小系統(tǒng)根據(jù)IEEE的定義，嵌入式系統(tǒng)是：控制、監(jiān)視或者輔助裝置、機(jī)器和設(shè)備運(yùn)行的裝置。這主要是從應(yīng)用上加以定義的，從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。不過(guò)上述定義并不能充分體現(xiàn)出嵌入式系統(tǒng)的精髓，目前國(guó)內(nèi)一個(gè)普遍被認(rèn)同的定義是： 以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng) 對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)。嵌入式最小系統(tǒng)即是在盡可能減少上層應(yīng)用的情況下，能夠使系統(tǒng)運(yùn)行的最小化模塊配置。以ARM內(nèi)核嵌入式微處理器為中心，具有完全相配接的 Flash

3、電路、SDRAM電路、JTAG電路、電源電路、晶振電路、復(fù)位信號(hào)電路和系統(tǒng)總線(xiàn)擴(kuò)展等，保證嵌入式微處理器正常運(yùn) 行的系統(tǒng)，可稱(chēng)為嵌入式最小系統(tǒng)。對(duì)于一個(gè)典型的嵌入式最小系統(tǒng)，以ARM處理器為例，其構(gòu)成模塊及其各部分功能如圖1所示，其中ARM微處理器、FLASHY SDRAM模塊是嵌入式最小系統(tǒng)的核心部分。微處理器一一采用了 SEP3203電源模塊一一為 SEP3203內(nèi)核電路提供2.5V的工作電壓，為部分外圍芯片提供3.3V的工作電壓；時(shí)鐘模塊（晶振）電一通常經(jīng)ARMrt部鎖相環(huán)進(jìn)行相應(yīng)的倍頻，以提供系統(tǒng)各模塊運(yùn)行所需的時(shí)鐘頻率輸入。32.768kHz給RTC和Reset模塊，產(chǎn)生計(jì)數(shù)時(shí)鐘，1

4、0MHz作為主時(shí)鐘源；Flash存儲(chǔ)模塊一一存放嵌入式操作系統(tǒng)、用戶(hù)應(yīng)用程序或者其他在系統(tǒng)掉電后需要保 存的用戶(hù)數(shù)據(jù)等；SDRAM模塊一一為系統(tǒng)運(yùn)行提供動(dòng)態(tài)存儲(chǔ)空間，是系統(tǒng)代碼運(yùn)行的主要區(qū)域；JTAG模塊一一對(duì)芯片內(nèi)部所有部件進(jìn)行訪(fǎng)問(wèn)，通過(guò)該接口對(duì)系統(tǒng)進(jìn)行調(diào)試、編程等，實(shí)現(xiàn)對(duì)程序代碼的下載和調(diào)試；UART模塊電一用于系統(tǒng)與其他應(yīng)用系統(tǒng)的短距離雙向串行通信；復(fù)位模塊一一實(shí)現(xiàn)對(duì)系統(tǒng)的復(fù)位；系統(tǒng)總線(xiàn)擴(kuò)展一一引出地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和必須的控制總線(xiàn)， 便于用戶(hù)根據(jù)自身的特定需求，擴(kuò)展外圍電路。SEP3202 簡(jiǎn)述SEP3203處理器內(nèi)嵌由英國(guó) ARM公司提供的ARM7TDMI處理器內(nèi)核，整個(gè)芯片可以運(yùn)

5、行在75MHz。集成了支持黑白，灰度，彩色的LCD控制器；多媒體加速模塊，用于提供多媒體處理定點(diǎn)矢量乘加的計(jì)算能力；支持低成本的NAND Flash控制器并可從其直接啟動(dòng)；支持多種外存類(lèi)型：SRAM, NOR Flash SDRAM;支持實(shí)時(shí)鐘（RTQ ;支持四通道的定時(shí)器和兩通道的PWM ;支持用于連接觸摸屏通訊的SPI協(xié)議；支持兩個(gè) UART控制器，其中一個(gè)支持紅外傳輸；支持USB1.1 Device控制器用于PC與移動(dòng)終端之間的高速信息傳輸；支持MMC/SD卡控制器，用戶(hù)可以擴(kuò)展系統(tǒng)的存儲(chǔ)能力和外設(shè)功能；支持兼容AC97協(xié)議的控制器，用于音頻文件的播放和錄制。SEP3203處理器內(nèi)嵌20

6、KByte零等待的靜態(tài)存儲(chǔ)器（SRAM）,用于多媒體處理時(shí)的核心代碼與數(shù)據(jù)的存放，用戶(hù)也可以將操作系統(tǒng)的核心 代碼或LCD幀緩存存放在該處理器中，用于提供更高的性能和更低的能量消耗；6通道DMA控制器，為用戶(hù)提供了高速的數(shù)據(jù)傳輸通道。為了支持低成本的系統(tǒng)方案，SEP3203支持外部32位/16位數(shù)據(jù)總線(xiàn)，結(jié)合 ARM提供的Thumb指令集，將大大降低系統(tǒng)成本和功耗， 考慮到Nand Flash的成本優(yōu)勢(shì)，SEP3203處理器提供專(zhuān)用的 Nand Flash控制器，并支持系 統(tǒng)直接從Nand Flash啟動(dòng)。SEP3203處理器采用LQFP176封裝形式（針對(duì)用戶(hù)需求，我們 還可以提供BGA封裝

7、的版本）。最小系統(tǒng)硬件的選擇和單元電路的設(shè)計(jì)（一）電源電路電源電路的好壞，直接影響應(yīng)用系統(tǒng)的穩(wěn)定性、可靠性、功耗、成本及電池壽命和可靠 性。電源系統(tǒng)的總體架構(gòu)如圖所示:3 / 12TP1DC5V5當(dāng)電池電量充足時(shí)，由電池供給整個(gè)系統(tǒng)用電，當(dāng)電池電量不足時(shí)，由 5V輸入電源一方面對(duì)電池充電，另一方面供給真?zhèn)€系統(tǒng)。主要包括以下幾個(gè)部分:3.3V5V的DC-DC轉(zhuǎn)換器，給 SEP3203及其他需要3.3V電源的外圍電路供電。1 VCC5VCC3GNDGNDGNDGNDGNDGNDGNDGNDVCC5C2 +10uFTP22.5V5V的DC-DC轉(zhuǎn)換器，給 SEP3203芯片內(nèi)核電路供電。R1 10K

8、+ C110UFK1+ C5上電順序?yàn)?.3V2.5V。志出5V 2.5V轉(zhuǎn)換電路01傾連端14即延遲網(wǎng)絡(luò)，可獲得比3.3V較晚些的上電時(shí)間，時(shí)間設(shè)為約1 10ms 。BOOTn FDS12 32LPSPA10GNDOTnFB8T32BOOT MODE00NorFla sh 1 6 bi tVCC501NorFla sh 3 2 bi t10NandFl ash 16 b it11NandFl ash 32 b itR1210K-,L L-1CIlfCB-!U2_LCD40 69-：1*Ml*.0g*1 J D1IN 丁。VCC丁 14 卜CLK32VCC5 FI2*13cD1OUTD6IN“

9、c312,D2IND6OUT“4_ . _11D2OUTD5IN510D3IND5OUT6 D3OUTD4IN二工 97 GNDD4Ou1T8【C6：:.kFGET±門(mén)VCC0.1uF8VCC3rst26打。3S1VCORER6 430k史2比_!GO0-41RST54 GNDSW DIP-2R722 MR13 1KY14 / 12C33Q11RESET32.76 8KHZC415pF90 14215pFTitleVCC5246810121416182010X2D1電源電路中使用了大量的去耦電容,IN4148U1VIN DAVOUTVCORE時(shí)，每個(gè)芯片的電源引腳和地幽詞都連接了這樣

10、的去耦電容,1R3工作。0 NPCC3R510KR130TP1AMS111BOOT3 2VCC5between themVCC3GNDGND17 2.5+ C2R2D2用于濾除交流成分，使輸出的直流電源更平滑。TP?TP以防止電源噪聲影響元件正常（二2方晶振屯路2.5VLE D R晶振電路為微處理器及其他電路提供工作時(shí)鐘,晶振電路分別為微處理器及其他電路提供工作時(shí)鐘,Reset模塊，產(chǎn)生計(jì)數(shù)時(shí)鐘,10MHz作為主時(shí)鐘源。VCC3U2CD40 69CLK32C315 pF是系統(tǒng)必須的重要電路。本系統(tǒng)用兩個(gè)32.768kHz給RTC （實(shí)時(shí)時(shí)鐘電路）和電路圖如下。其中CD4096是非門(mén)。（三）12

11、34R6R7VCC5C2D1INVCC1OUIT.D6IN10uFD2IN_£2OLTD6OUTD3IND3OUD5IN15OUTND4322D4IND4OU40kMY132.76 8KHZU1CM1084SVDAVou tVCC3復(fù)位及喚醒電路C425pFC3R21K547 0uFR92MY2VCC310M HZVCC3TP2C515 pFD23V REDC615pFVCC3在應(yīng)用系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運(yùn)行時(shí)用戶(hù)的按鍵復(fù)位功能。SEP32028 中的外接的不規(guī)則VCC3VCC3VCC3WAKEUPMAC_RESETMAC INTnC

12、SD VCC3 nOE nCSC A4 A5 A6 A7 A8 A9 A11 A15 A17 A19VCC3R-BFCLEnFCE nFWEnWP TXD1 RXD1D1D3D5VCC3D7D9JP1D3Reset方案主要是產(chǎn)生整個(gè)系統(tǒng)工作需要的12Reset信號(hào),處理wakeup信號(hào)，對(duì)resets wakeup信號(hào)進(jìn)行規(guī)則化，避免誤觸發(fā)。外圍硬件復(fù)位電路如圖所示:VCC3R510KR-BFCLEFALE nFCE nFRE nFWEVCOREGNDVDDPLVDDPL GNDPGNDPA1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A1

13、A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A19的嚶詈未簿到高電平的門(mén)限電度時(shí),B1GNDB2GNDB2B3GNDB4RESE TB4B5PA0K1 B6B6HOST_ WAKE+PB7HOST INT JB7_B8PWM1RESET B8B9PA10B9B10GNDB10B11A3B11B12A2B12B13A1B13B14A0B14B15A14B15B16A13B16B17A10里如下8：右鬻統(tǒng)上電時(shí)A1,B19B20A18D3IN4148TP4VCC3GND0UFA22B22端腌葩壓悠到高電平的門(mén)限電用前,A25A26A27A28A29A30A25A

14、26A27A28A29A30VCC5U2B25B26B27B28B29B21B22B23B24B25B26B27B28RESETD4IN4148PBRB3TESETR5向電容 C5充電，當(dāng)C5兩端RESET20O為低電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C5兩RESET露輸出為高電平，系統(tǒng)進(jìn)入正常工作。當(dāng)用戶(hù)按nFREnPWE / 12C6UFB29VCCB30RXD0TXD0D0S1A31A32A33A34A35A36A31A32A33A34A35TD B31B32TOLB33B34B35B31Ro9RSTB32B33B34RSTB35B36D2D4D6GNDD8D10SW DIP-2R13XOUTXI

15、NC2 +10uFViD VoutA470uF下按鈕K1時(shí)，C5兩端的電荷被釋放掉,1K5D2123V REDRESE嘲輸出為低電平，系統(tǒng)進(jìn)入復(fù)位狀態(tài)，再重2468101214161820DER 10X28 / 12+2.9復(fù)以上充電過(guò)程，系統(tǒng)進(jìn)入正常工作狀態(tài)。其中具體參數(shù)為：復(fù)位響應(yīng)點(diǎn)電壓（3.00V）,復(fù)位時(shí)間（140560ms）,有效復(fù)位條件（1V）,并且支持手動(dòng)復(fù)位功能。除此之外，我們還增加了一個(gè)watchdog用C3,用于監(jiān)視系統(tǒng)狀態(tài)，防止系統(tǒng)鎖死。使能watchdog功能以后，需要軟件周期性復(fù)位，以避免該模凝產(chǎn)生中斷或者復(fù)位。設(shè)計(jì)該模塊我們用到了芯片DS1232LPS DS，232

16、LP/DS1232LPSt款低功耗的 MicroIN41481Monitor芯片，用于監(jiān)視微處理器控制系統(tǒng)的三個(gè)關(guān)鍵條件:1電源、軟件運(yùn)行和外部故障。 2RESET 1首先，DS1232LP/DS1232LPSW確南溫度補(bǔ)彳11電路用于監(jiān)視Vcc狀態(tài)eset旦檢測(cè)到主電源失效，DS1232LP/DS1232LPS各產(chǎn)基一個(gè)掉電中斷信號(hào)+ CLf強(qiáng)制將處理器重置為有效狀態(tài)。當(dāng)VccRESETIN4148回到電壓容差范圍，重置信號(hào)至少保持250ms的有效狀態(tài)，以便恢復(fù)供電和保持處理器穩(wěn)1定。當(dāng)軟件沒(méi)有對(duì) watchdog進(jìn)行服務(wù)時(shí)，會(huì)產(chǎn)生 timeout2事件，通過(guò)配置中斷使能寄存器3中的中斷位和

17、reset請(qǐng)求位可以產(chǎn)生中斷和reset請(qǐng)求，如果需要屏蔽也可以通過(guò)配置這兩位來(lái)獲得（默認(rèn)情況為屏蔽）。其電路圖如下：VCC5TP1VCC3 GND GND GND GNDGND GND GNDGNDGNDPA10R1210KVCC51Q11 901422D15V REDTitle因?yàn)镾EP3203芯片有四種工作模式，即slow、normal、idle、sleep。為了幫助系統(tǒng)從SizjdleNumber模式或sleep模式中恢復(fù)過(guò)來(lái)，建立完善的、有效的喚醒機(jī)制是必須的，這將從硬件上保證系統(tǒng)不會(huì)癱瘓。3Date:File:26-Sep-2010C:Documents and SettingsO

18、wrR3330WAKEUPVCC31K2R4301WAKEUPC4+10uF（四）存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)硬件系統(tǒng)中用于存放程序和數(shù)據(jù)等二進(jìn)制信息的部件，是計(jì)算機(jī)的記憶B部件。CPU根據(jù)地址訪(fǎng)問(wèn)存儲(chǔ)單元， 讀出或?qū)懭霐?shù)據(jù)。從一個(gè)存儲(chǔ)單元讀出或?qū)懭霐?shù)據(jù)的時(shí)VCC3R7 R8 R9 R10 R11間稱(chēng)為讀寫(xiě)時(shí)間，兩次讀/寫(xiě)操作之間的間隔稱(chēng)為存取周期，這兩項(xiàng)是衡量存儲(chǔ)器存取速度 的指標(biāo)。本次試驗(yàn)，我們所選取的 FLASH以及SDRAM的芯片如下所示:型號(hào)描述W986416EHSDRAM 64MbitTE28F160NorFlash 16M bit1. FLASH 存儲(chǔ)FLASH即為閃存，有許多種種類(lèi)，從

19、結(jié)構(gòu)上分主要有and、nand、nor、dinor等，其中nand和nor是目前主流的類(lèi)型，在嵌入式系統(tǒng)中，一般用FLASH來(lái)存放需要永久保存的程序和數(shù)據(jù)，掉電后不會(huì)丟失。而用SDRAM來(lái)存放系統(tǒng)運(yùn)行時(shí)的數(shù)據(jù)，掉電后則消失。綜合各方面的性能，nand flash更優(yōu)，它擁有較快的擦除和寫(xiě)入速度（大多數(shù)的寫(xiě)入操 作需要先進(jìn)行擦除操作）；在更低的成本上獲得更大的容量；它的每個(gè)塊最大擦寫(xiě)次數(shù)是 100萬(wàn)次，遠(yuǎn)高于nor的10萬(wàn)次，擁有更長(zhǎng)的使用壽命；并且nand的擦除單元（nor的擦出塊單元為64128KB, nand的擦除塊單元為832KB）更小，相應(yīng)的擦除電路更簡(jiǎn)單。但是在nand flash中

20、，位反轉(zhuǎn)的問(wèn)題更加嚴(yán)重， 在使用nand閃存時(shí)必須同時(shí)使用 EDC/ECC 算法來(lái)確保其可靠性，并且 nand器件中的壞塊是隨機(jī)分布的，如果通過(guò)可靠的方法不能進(jìn) 行壞塊掃描，則將導(dǎo)致較高的故障率。與此同時(shí)，nor閃存的連接方式類(lèi)似于其他存儲(chǔ)器，并可以直接運(yùn)行代碼，而不像nand器件上始終必須進(jìn)行虛擬映射。并且在nor器件上運(yùn)行代碼不需要任何的軟件支持，在進(jìn)行寫(xiě)入和擦除操作時(shí)，nor器件所需要的 MTD （閃存技術(shù)驅(qū)動(dòng)程序）相對(duì)較少，驅(qū)動(dòng)程序還可 用于對(duì)DiskOnChip產(chǎn)品進(jìn)行仿零點(diǎn)和閃存管理，包括糾錯(cuò)、壞塊處理和損耗平衡。雖然nand的性能較好，但是 Nor Flash帶有SRAM接口,有

21、足夠的地址引腳，可以很容 易的對(duì)存儲(chǔ)器內(nèi)部的存儲(chǔ)單元進(jìn)行直接尋址。在實(shí)際的系統(tǒng)中，可以根據(jù)需要選擇ARM處理器與Nor Flash的連接方式。nor的操作最更加方便，電路也更為簡(jiǎn)易易懂，因此本次試驗(yàn) 我們選擇了 nor型的閃存。其電路圖如下所示：TE JF Hl：D172. SDRAMSDRAM是對(duì)bank結(jié)構(gòu)，例如在一個(gè)具有兩個(gè) bank的SDRAM的模組中，其中一個(gè) bank 在進(jìn)行預(yù)充電期間，另一個(gè)bank則馬上可以被讀取，這樣可以大大提高存儲(chǔ)器的訪(fǎng)問(wèn)速度。在SDRAM芯片中一般會(huì)有實(shí)現(xiàn) bank選擇的引腳，用于實(shí)現(xiàn)多個(gè)bank的選擇。目前常用的SDRAM為8bit/16bit數(shù)據(jù)寬度、

22、工作電壓一般為3.3V,主要生產(chǎn)廠商為Micron、HynixI、Winbond等，若同類(lèi)器件具有相同的電氣特性和封裝形式可通用。但在使D用SDRAM時(shí)要注意ARM芯片是否具有獨(dú)立的 SDRAM的刷新控制邏輯，若有可直接與SDRAM接口，若無(wú)則不能直接與 SDRAM連接。實(shí)驗(yàn)中選用 Winbond公司的64Mbit的SDRAM W986416EH 。其讀寫(xiě)速度都高于SEP3203芯片的典型工作時(shí)鐘 75MHz ,從而消除了存儲(chǔ)器訪(fǎng)問(wèn)瓶頸。SDRAM通過(guò)對(duì)電容的充放電完成存儲(chǔ)操作，但因電容本身有漏電問(wèn)題，所以?xún)?nèi)存中的 數(shù)據(jù)要持續(xù)不斷地存取，存儲(chǔ)在SDRAM中的數(shù)據(jù)必須不斷地刷新以保持?jǐn)?shù)據(jù)的完整性

23、，否則數(shù)據(jù)將會(huì)丟失。通常使用特定的刷新電路來(lái)對(duì)SDRAM中存儲(chǔ)的數(shù)據(jù)進(jìn)行刷新工作。VCC37 41 3 94 4U4VCC3C30C3110uF0.1uFVCC31 3 94 9D1553D1451D1350D1248D1147D1045D944D842D713D611D510D48D37D25D14D02C C Q Q Q Q C C C C C C V V 0 c C CDQ15V V VDQ14DQ13DQ12DQ11DQ10DQ9DQ8DQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0CCQQQQCCCCCCU5C323310uF1uF28VSS41VSS54VSSVSSQ612VSSQ

24、VSSQ4652VSSQA023A124A225A326A429A530A631A732A833A934SD-A1022A1135W9812 16BH-6A0A1A2A3A4A5A6NCA7A8NCA9A10/APA114036DQM139UDQMDQM015LDQMD3153D3051DQ1528D2950DQ14VSS4D2848DQ13VSS5D2747DQ12VSS6D2645DQ11VSSQ12D2544DQ10VSSQ4D2442DQ9VSSQ5D2313DQ8VSSQD2211DQ7D2110DQ6DQ5D208D197DQ4DQ3D185D174DQ2DQDQ0W981216B

25、H-6A124A0Ah25A1A326A2A429A3-A4A6_31A540A6NCA7A832-33A736A934A8NCA9AddA10/APA11DQM2-15UDQMLDQMVVVCCCCSSE #1 0KEAAE SS SLKR C wCBBCC816112831SDCLK T#SSE#10KEAAESSSLKRCW CBBCCnSDCAS nSDWESDCLKnSDRAS nSDCASnSDWEnCSEA14A13 SDCLKnSDCKE圖1-3 兩片SDRAM連接（五）串行接口電路設(shè)計(jì)UART通用異步收發(fā)器，是處理器總線(xiàn)與串行線(xiàn)接口的外圍設(shè)備。對(duì)于主機(jī)系統(tǒng)而言，UART就像一

26、個(gè)能讀取和寫(xiě)入的 8位輸入和輸出端口，任何時(shí)候，對(duì)于主機(jī)要發(fā)送的數(shù)據(jù),它只需要以字節(jié)格式把這些數(shù)據(jù)發(fā)送到D0D1UART,A1當(dāng)UART從另一29串行裝置接收數(shù)據(jù)時(shí).它A124A0A1DQ0DQ13124A0A1DQ0DQ131D17A22333D2A22333D18A322A2DQ2DQ335D3A322A2DQ2DQ335D19A421A338D4A421A338D20A520A4A5DQ4DQ540D58 / 1220A4A5DQ4DQ540D21A619A6DQ642D6A619A6DQ642D22A718A7DQ744D7A718A7DQ744D23A88A830D8A88A830D

27、24A97DQ8DQ932D9A97DQ8DQ932D25A106A9A1034D10A106A9A1034D26A11536D11A11536D27A124A11DQ11DQ1239D12A124A11DQ11DQ1239D28A133A12A1341D13A133A12A1341D29A142DQ14DQ1543D14A142DQ14DQ1543D30A151A1445D15A151A1445D31A1648A15A1648A15A1717A16A1717A16A1816A17A1816A17A18A18A1915A19A1915A19把這些數(shù)據(jù)臨時(shí)緩存在它的FIFO中，然后通過(guò)內(nèi)部寄存器

28、位或通過(guò)一個(gè)硬件中新信號(hào)向主機(jī)指示這些數(shù)據(jù)的可用性。UART收發(fā)字符位數(shù)是可配置的，可以是58位。在發(fā)送時(shí)，數(shù)據(jù)從數(shù)據(jù)總線(xiàn)上寫(xiě)入32個(gè)字符深度的發(fā)送 FIFO,然后再被送入移位寄存器，轉(zhuǎn)換成串行數(shù)據(jù)，從TXD引腳輸出。在接收時(shí)，數(shù)據(jù)從 RXD引腳串行的接收，先送入接收移位寄存器，然后再送入32級(jí)半字長(zhǎng)深度的FIFQ接收FIFO和發(fā)送FIFO都具有可屏蔽的可用軟件配置觸發(fā)沿的中斷，當(dāng) FIFO 中的數(shù)據(jù)量達(dá)到預(yù)先設(shè)定的數(shù)據(jù)量時(shí)，可發(fā)出中斷。同時(shí)，接收 FIFO和發(fā)送FIFO都可以請(qǐng) 求 DMA。SEP3203提供了串行接口，使用 RS-232標(biāo)準(zhǔn)接口，近距離通信系統(tǒng)中可直接進(jìn)行端對(duì)端的連接，但由

29、于SEP3203系統(tǒng)中LVTTL電路的邏輯電平與 RS-232標(biāo)準(zhǔn)邏輯電平不相匹配， 二者間要進(jìn)行正常的通信必須經(jīng)過(guò)信號(hào)電平轉(zhuǎn)換，本系統(tǒng)使用MAX3221電平轉(zhuǎn)換電路，以RS-232標(biāo)準(zhǔn)9芯D型接口為例，要完成最基本的串行通信功能，只需要RXD （數(shù)據(jù)接收）TXD （數(shù)據(jù)發(fā)送）和 GND （地）端即可。串行接口電路如圖所示：（六）JTAG模塊JTAG（ Joint Test Action Group ）是測(cè)試聯(lián)合行動(dòng)組的簡(jiǎn)稱(chēng)。該委員會(huì)制定基于串行接口的測(cè)試標(biāo)準(zhǔn)一一IEEE1140這個(gè)標(biāo)準(zhǔn)描述了一個(gè)用于數(shù)字電路引腳信號(hào)電平訪(fǎng)問(wèn)和控制的5引腳串行協(xié)議，并擴(kuò)展到測(cè)試芯片的電路上。在JTAG邊界掃描測(cè)

30、試接口的一般結(jié)構(gòu)中，核邏輯與引腳之間的所有信號(hào)都被串行的掃描路徑截取。在正常工作模式下，掃描路徑能將邏輯核連接到引腳上；在測(cè)試模式下，掃描路徑能夠讀取原始數(shù)據(jù)并以新的數(shù)據(jù)代替。支持這個(gè)測(cè)試標(biāo)準(zhǔn)的芯片必須提供 5格專(zhuān)用信號(hào)接口： TMS （測(cè)試模式選擇）、TCK（測(cè) 試時(shí)鐘）、TDI （測(cè)試數(shù)據(jù)串行輸入）、 TDO （測(cè)試數(shù)據(jù)串行輸出）。以及可選引腳 TRST（測(cè) 試復(fù)位，低電平有效）。JTAG主要應(yīng)用于：電路的邊界掃描測(cè)試和可編程芯片的在線(xiàn)系統(tǒng)編程。目前大多數(shù)ARM器件支持JTAG協(xié)議，標(biāo)準(zhǔn)JTAG接口是4線(xiàn)。通常所說(shuō)的JTAG大致分兩類(lèi)，一類(lèi)用于 測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題；一類(lèi)用于Debug; 一般支持JTAG的CPU內(nèi)者B包含了這兩個(gè)模塊。JTAG測(cè)試允許多個(gè)器件通過(guò) JTAG接口串連在一起，行