QuartusII13.0與Modelsim SE安裝與破解說明

1、QuartusII13.0與Modelsim SE安裝與破解說明  FPGA開發(fā)使用到的常用軟件為QuartusII和Modelsim，QuartusII為設(shè)計(jì)軟件，Modelsim為仿真軟件。本人目前使用的QuartusII為13.0版本，使用的Modelsim為SE的10.4版本的。（SE版本什么意思，在以后的學(xué)習(xí)中大家一起慢慢補(bǔ)充）  學(xué)習(xí)FPGA的前提是要安裝這兩款軟件，需要軟件的可以聯(lián)系我。兩款軟件大體分為三個步驟：  1.安裝。  2.破解。  3.關(guān)聯(lián)兩個軟件。 

2、0;本人使用的電腦為Win7的64位系統(tǒng)，32位系統(tǒng)裝步驟大同小異。現(xiàn)將這兩款軟件的安裝及破解詳細(xì)說明如下。一、QuartusII13.0安裝與破解（1）安裝QuartusII13.0  安裝的過程完全按照它的提示來，本人建議不要安裝在C盤，畢竟C盤內(nèi)存寶貴。我的QuartusII13.0安裝的路徑為E:softquartus13.0，路徑不可出現(xiàn)漢字。（2）破解QuartusII13.01.首先將破解器復(fù)制到E:softquartus13.0quartusbin64的目錄下。2.然后運(yùn)行破解器，點(diǎn)“應(yīng)用”直接進(jìn)行破解，生成的License保存在E:softquartus1

3、3.0quartusbin64的目錄下。3.接著，打開軟件，找到軟件的NIC的ID，復(fù)制其中的一個ID。4.然后，找到第2步保存的License，使用記事本打開，將其中的XXXXXXXXXXXX全部替換成第3步的ID，保存即可。再次打開軟件，點(diǎn)“Tools”，找到“License setup”，會彈出一個對話框。如圖1.1所示。選擇好License file的路徑，然后會出現(xiàn)使用的年限，如圖1.2所示，即說明破解成功。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg圖1.1 License setup對話框fi

4、le:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image001.jpg圖1.2 破解成功示意圖二、Modelsim SE安裝與破解（1）安裝Modelsim SE安裝的過程按照它的提示進(jìn)行，我的安裝路徑為E:softmodelsim10.4an，安裝路徑不可出現(xiàn)漢字。（2）破解Modelsim SE  1.首先，要找到安裝路徑E:softmodelsim10.4anwin64下的mgls.dll和mgls64.dll兩個文件，右擊屬性，修改他們的只讀屬性。  2.把破解器里的MentorKG.ex

5、e和patch_dll.bat拷貝到第1步軟件安裝路徑下的win64文件夾內(nèi)。  3.然后，點(diǎn)patch_dll.bat文件，運(yùn)行一次。此時會彈出一個對話框，等待結(jié)束后會產(chǎn)生一個License，將此License另存到win64的文件夾內(nèi)。  4.再次找到mgls.dll和 mgls64.dll兩個文件，設(shè)置他們?yōu)橹蛔x屬性。  5.進(jìn)行環(huán)境變量的設(shè)置。右擊桌面“計(jì)算機(jī)”，找到“系統(tǒng)屬性”，點(diǎn)擊“環(huán)境變量（N）.”。如圖1.3所示。然后單擊“環(huán)境變量”，會彈出圖1.4所示的對話框。在用戶變量和系統(tǒng)變量里均新建一個環(huán)境變量，出現(xiàn)的對話框如

6、圖1.5所示。環(huán)境變量的變量名為：MGLS_LICENSE_FILE，變量值為：E:softmodelsim10.4anwin64LICENSE。注意，此處的變量值一定要精確到LICENSE，否則環(huán)境變量設(shè)置不成功。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg圖1.3 系統(tǒng)屬性圖1.4 環(huán)境變量file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image001.jpg圖1.5 新建環(huán)境變量6.完成以上步驟，即Modelsim SE破解成功，可以打開軟

7、件使用。三、關(guān)聯(lián)QuartusII13.0與Modelsim SE  1.打開QuartusII軟件，點(diǎn)“Tools”，找到“Options.”會彈出圖1.6所示的對話框。點(diǎn)“EDA Tool Options”，在Modelsim欄內(nèi)選擇Modelsim SE的安裝路徑。注意：這里只要把路徑確定到win64即可，而不需要確定到win64Modelsim.exe，這點(diǎn)非常重要，否則，會出現(xiàn)關(guān)聯(lián)不成功的情況。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg圖1.6 Options對話框2.點(diǎn)擊“

8、OK”即完成QuartusII與Modelsim的關(guān)聯(lián)，在QuartusII中即可調(diào)用Modelsim了。注：安裝與破解的過程及經(jīng)驗(yàn)完全分享給大家了。在以后的共同學(xué)習(xí)中，我會積極更新的。需要軟件的也可以聯(lián)系我祝大家完成安裝與破解。也祝論壇越辦越紅火。Quartus II調(diào)用modelsim無縫仿真本篇文章為轉(zhuǎn)載，寫的不錯，最近在學(xué)modelsim仿真，網(wǎng)上的教程很亂，把自己認(rèn)為不錯的整理貼出來，后面有機(jī)會會寫個詳細(xì)點(diǎn)的。Quartus 中調(diào)用modelsim的流程1. 設(shè)定仿真工具 assignmentèsettingèEDA tool setting&

9、#232;simulation 選擇你需要的工具。 2. 自動產(chǎn)生測試激勵文件模板： processingèstartèStart test bench template writer 我們點(diǎn)擊之后系統(tǒng)會自動在目錄：當(dāng)前文件夾è simulation è modelsim (這個文件夾名字跟你選的仿真工具有關(guān)) 中產(chǎn)生一個測試激勵文件 xxx.vt(Verilog test bench) 或者 xxx.vht(VHDL test bench), 文件名跟你工程中的Top mo

10、dule 的名字一樣， 后綴為.vt或者.vht。 3. 編輯走動生成的test bench文件 我們加入自己需要的激勵以及初始化語句，這里我們還要修改test bench的模塊名字為tb(我們會看到這個名字和后面的設(shè)定有聯(lián)系)。 4. 連接test bench，我們需要從Quartus中自動調(diào)用仿真工具，所以需要設(shè)定Native Link選項(xiàng)。a) 還是在simulation的設(shè)置頁面里，設(shè)定 Native Link對話框中的設(shè)定。我們這里因?yàn)樾枰ぞ咦詣诱{(diào)用激勵所以選中 b) 點(diǎn)擊右邊的Test Benches, 我們需要在這里設(shè)定一個相關(guān)聯(lián)的tes

11、t bench. 這里會彈出一個讓你指定test bench的對話框，因?yàn)槲覀冎皼]有指定任何的test bench,所以這里是空白的。c) 指定test bench 因?yàn)槲覀兪堑谝淮萎a(chǎn)生test bench,點(diǎn)擊new. 點(diǎn)擊New之后會產(chǎn)生一個New Test bench setting的對話框，在這里你將test bench和你的相應(yīng)的test bench file進(jìn)行綁定。 我們這里在Test bench name的對話框中輸入一個名字”my_1st_tb”, 我們將看到，在下面的Top level module in test bench對話框

12、中也自動顯示”my_1st_tb”. 注意這個名字應(yīng)該和你的test bench 中的module name一直，我們之前在第3步的時候?qū)est bench的module name已經(jīng)改成了tb,所以我們這里應(yīng)該把對話框中的名字改成tb。 d) 加入test bench文件 5. 進(jìn)行仿真 當(dāng)這些設(shè)定都完成了之后, 選擇菜單 toolèRun EDA Simulation toolèEDA RTL simulation 就可以直接調(diào)用modelsim進(jìn)行仿真。6. 小技巧： 我們這樣調(diào)用仿真，如果是Modelsi

13、m AE每次不會編譯lib文件，但如果我們使用的是Modelsim SE版本，每次調(diào)用都需要重新編譯庫，非常不爽，在這里我們建議自己修改腳本文件，進(jìn)行仿真.a) 當(dāng)我們按照之前的描述，運(yùn)行完仿真之后，停留在Modelsim的界面。b) 在Modelsim界面的命令行上，我們點(diǎn)向上的方向鍵，就會出現(xiàn)我們上一條指令， 我們可以看到是 do xxxx.do 這說明工具執(zhí)行的上一個命令式 xxxx.do這個腳本文件，我們這里的例子是 do oversampling_core_run_msim_rtl_verilog.do i. 我們知道了工具執(zhí)行的腳本，我們就可以按照自己

14、的想法去改變這個腳本了。使用 edit oversampling_core_run_msim_rtl_verilog.do命令，可以看到這個腳本的內(nèi)容（當(dāng)然我們也可以使用Ultra Edit或者VIM等文本編輯軟件去打開這個腳本文件）。這個腳本通常分成3部分 庫文件編譯部分，設(shè)計(jì)文件編譯，運(yùn)行參數(shù)設(shè)定和開始執(zhí)行部分 ii. 通常來說庫文件只在第一次編譯的時候，需要編譯，后面我們只需要在仿真的時候指定庫文件的位置就好了，不需要每次都編譯。因此我們可以注釋掉“庫文件編譯部分”。下面圖中紅色框中的部分就是被注釋掉的庫編譯部分，這樣會節(jié)省我們的仿真時間，注意在腳本語言中#是注釋符。

15、 iii. 我們將編輯過的腳本文件另存為sim.do, 在以后的仿真中我們可以在Modelsim命令行中，直接在腳本中運(yùn)行do sim.do(當(dāng)然是先需要將Modelsim的工作目錄改到 工程所在文件夾/simulation/modelsim/)。c) 另外腳本生成的波形文件通常是將test bench的頂層加入到圖形畫面中我們可以看到在腳本的第3部分(運(yùn)行參數(shù)和開始執(zhí)行)部分，默認(rèn)命令式 add wave *, 這條命令就是講 test bench頂層的所有信好加入到wave窗口中。 對我們來說，在調(diào)試階段，有很多底層信號都是想觀測的，所以需要再手動修

16、改一下命令i. 在modelsim的窗口中，選中自己想要關(guān)心的模塊，右鍵可以將自己關(guān)心的信號加入wave波形中 ii. 此時我們在wave 窗口中可以將這個波形的格式存下來，在wave窗口中點(diǎn)菜單fileèsave 選擇文件名為wave.do. iii. 在我們執(zhí)行的腳本中將add wave *,這個命令替換成do wave .do, 就可以在每次執(zhí)行仿真的時候自動添加想要觀測的波形了。 7. 接下來最后一個問題，怎樣才能一次性的編譯好庫文件，讓軟件不再每次編譯。其實(shí)altera已經(jīng)為客戶準(zhǔn)備了相應(yīng)的選項(xiàng)，只不過藏得比較深，不好找。a) 一次性編譯庫：i

17、. 點(diǎn)擊toolè launch EDA simulation Library Compiler ii. 我們會看到一個讓我們選擇器件的頁面。根據(jù)你的實(shí)際情況選擇下面的設(shè)定。點(diǎn)擊start compile，軟件會自動幫你完成編譯，然后關(guān)掉就好，至此你應(yīng)該已經(jīng)完成了庫的編譯。 iii. 接下來我們需要在QII的仿真設(shè)定頁面做一些修改。 我們需要回到設(shè)定界面 Assignmentèsettingèsimulationèmore Nativelink setting 設(shè)定好相應(yīng)的路徑。 好了，重新ru

18、n仿真，就發(fā)現(xiàn)不會再編譯我們的庫文件了。Modelsim-Altera 使用技巧總結(jié)(一)0贊發(fā)表于 2014/5/26 16:40:13 閱讀（3005） 評論（1）軟件使用版本：Quartus II 13.0+Modelsim_Altera10.1d工程使用例程：同步FIFO一、功能仿真（前仿真）的一般性方法對于Modelsim的使用，用的最多的還是功能仿真。這里對同步FIFO進(jìn)行仿真分析，來說明Modelsim如何進(jìn)行一般性的功能仿真方法。1、將工程中用到的.v文件拷貝到新建的文件夾下，文件夾命名為fifo，包括quartusII設(shè)計(jì)的工程文件及testbench文件

19、。2、打開Modelsim-Altera,新建工程，如下圖所示：3、工程名為fifo,路徑為剛剛新建的文件夾，庫名稱保持默認(rèn)4、向工程中添加文件，將fifo中拷貝的.v文件和testbenc加入工程中。5、編譯所有文件，這里有兩種方式。選擇project窗口，右擊任意文件，選擇compile all，也可以單個文件編譯。如下圖所示：通過命令來實(shí)現(xiàn)全編譯，執(zhí)行全編譯的命令為project compileall。注意：文件無法通過編譯的原因有以下情況：1、編譯的文件本身存在句法錯誤，導(dǎo)致無法通過全編譯；2、選擇編譯全部文件，但編譯order（順序）不對，有可能先編譯了testbench文件，導(dǎo)致無

20、法通過全編譯。針對以上兩種情況：第一種可根據(jù)命令窗口的提示，返回到文件中修改代碼；第二種通過設(shè)置文件編譯order來解決。選擇compile order，根據(jù)提示，一般設(shè)置為Auto Generate。具體如下所示：6、編譯完成后，點(diǎn)擊進(jìn)入library窗口，在work目錄下，點(diǎn)擊fifo_top_tb,即testbench文件，進(jìn)入仿真。也可通過以下兩種方式進(jìn)入仿真。點(diǎn)擊菜單欄中的simulate，選擇start simulation,自動跳出如下界面。同樣選擇work庫下面的fifo_top_tb，單擊OK后，進(jìn)入仿真界面。通過Transcript窗口，輸入vsim fifo_top_tb

21、，進(jìn)入仿真界面。7、進(jìn)入仿真界面后，選擇添加波形至wave窗口。這里面添加了所需的全部信號，也可有選擇性添加信號。8、運(yùn)行仿真。點(diǎn)擊wave窗口上的，或者直接在命令窗口下輸入run等命令。這樣，基本的modelsim用法流程介紹完畢。Wave中的波形，可保存.do文件，方便下次運(yùn)行時查看。波形的分析，可通過仿真結(jié)果進(jìn)行查看。對于本實(shí)例，也可通過view下面的Memory list 進(jìn)行查看和分析?？梢韵冉Y(jié)束仿真，再重新運(yùn)行仿真過程。打開memory list，然后選擇10ns的步長進(jìn)行單步仿真。在memory list中可清楚查看fifo的寫入和讀出過程。這里不再詳述。這樣，對Modelsim

22、Altera運(yùn)行功能仿真的通用方法介紹至此。附錄：Modelsim的基本命令：·project compileall              /編譯所有工程文件·vlib work                     /該目錄下新建一個work

23、目錄·vmap work work              /將目前的邏輯工作庫work和實(shí)際的工作庫work映射 對應(yīng)·vlog file.v                     /編譯對應(yīng)的文件·vsim tb_module_na

24、me         /仿真命令，注意testbench為模塊名·view wave/dataflow            /打開波形或數(shù)據(jù)流窗口·add wave -hex * /*表示添加設(shè)計(jì)中所有的信號，-hex表示以十六進(jìn)制 來顯示波形窗口中的信號值·add wave /tb_module_name/ *  /模塊中所有信號加入波形文件·resta

25、rt -f                     /重新執(zhí)行仿真·run/run -all                   /運(yùn)行仿真·run time   

26、60;                 /運(yùn)行仿真時間·quit -sim /結(jié)束退出仿真·pwd /transcript窗口顯示當(dāng)前路徑（一般不用）·cd /改變工作路徑（一般不用）·do file.do                &

27、#160;   /運(yùn)行do文件Modelsim-Altera 使用技巧總結(jié)（二）0贊發(fā)表于 2014/5/28 13:36:45 閱讀（5566） 評論（7）軟件使用版本：Quartus II 13.0+Modelsim_Altera10.1d工程使用例程：tcd1209+ad9945，verilog HDL設(shè)計(jì)仿真選擇：時序仿真撰寫人：Strive_JP一、開始前的準(zhǔn)備:時序仿真即后仿真，是利用SDF文件對原有設(shè)計(jì)進(jìn)行時序標(biāo)注之后，再進(jìn)行仿真。時序仿真可以反映設(shè)計(jì)的時序性能，使設(shè)計(jì)接近于真實(shí)情況。Modelsim本身不可以

28、產(chǎn)生時序仿真所需的SDF文件，但可對EDA工具如QuartusII 生成的SDF文件進(jìn)行仿真。仿真前，首先需要用quartusII 生成用于功能或時序仿真的網(wǎng)表文件.vo），以及使用EDA 仿真工具生成時序仿真所需的延時輸出文件(.sdo)。二、時序仿真流程1、設(shè)置modelsim仿真路徑，打開quartus II工具，選擇菜單欄下面的tools option選項(xiàng)，打開如下界面。2、在EDA Tools Options里面設(shè)置好Modelsim_Altera的路徑。其實(shí)現(xiàn)在quartusII版本較高，與Modelsim_Al

29、tera都是一起安裝的。這一步基本已經(jīng)做好。3、打開QuartusII工程文檔。進(jìn)行RTL設(shè)計(jì)，編譯、綜合完成后，生成所需的.vo和.sdo文件，生成的文件在quartusII 工程目錄的simulation文件夾里面。這里以項(xiàng)目過程中一個例子來說明。生成的工作路徑中文件如下所示。     4、接來這一部分非常重要，也是Modelsim-altera軟件不同于以往的Modelsim軟件重要的一步。將仿真過程中用的的庫文件復(fù)制到上面文件夾中（必須放在此文件夾中，否則無效）。在本例程中只用到了器件庫，CycloneII。因此只需將編譯好的

30、cyclone庫文件拷貝到該文件夾中。庫文件路徑為：D:Altera13.0modelsim_asealteraverilogcycloneii。即安裝路徑下面的子路徑。當(dāng)然也可以在Modelsim-altera中新建庫文件，編譯所需要的庫，之后再將庫文件拷貝至此目錄下。 5、打開Modelsim-Altera，新建工程。工程路徑同樣也指向modelsim文件夾下面。如下圖所示。    6、添加文件至工程，由于進(jìn)行時序仿真，故這里面添加.vo和testbench文件。全編譯完成后，開始繼續(xù)下面的仿真。   

31、0;7、在功能仿真中，我們通常只需要輸入vsim testbench就能執(zhí)行仿真。但是時序仿真需要指定庫路徑和.sdo文件。萬萬不可像功能仿真那樣了。選擇菜單欄的simulate。     8、進(jìn)入start simulation界面，在Design窗口的work庫中選擇testench模塊。切換到libraries界面，增加modelsim文件夾里面的cycloneII庫至libraries里面。如下圖所示：9、庫文件增加完成后，切換至SDF窗口，增加.sdo文件，在Apply to Region窗口中輸入testbenc

32、h的例化名（這點(diǎn)很重要，注意是例化名）。  10、點(diǎn)擊一系列的OK之后，Modelsim-Altera自動進(jìn)入仿真界面。增加波形至wave窗口，運(yùn)行run，完成仿真。    這樣，利用Modelsim-Altera采用GUI進(jìn)行時序仿真的流程就此結(jié)束。   三、Modelsim-Altera時序仿真過程中調(diào)用四種常用的仿真庫，分別為：·元件庫，例如本例程所用到的cycloneII元件庫，根據(jù)FPGA特定的型號。·altera_mf，調(diào)用Megafunction的設(shè)計(jì)仿真時需要；·lpm，調(diào)用lp

33、m元件的設(shè)計(jì)仿真時需要；·primitive庫，調(diào)用altera的原語(primitive)設(shè)計(jì)仿真時需要；Modelsim在仿真過程中，工作庫只能有一個，而資源庫則可以有多個。Modelsim-Altera在安裝后，安裝目錄下已經(jīng)默認(rèn)安裝很多庫，在仿真的時候拷貝到仿真目錄下即可直接調(diào)用。資源庫是不變的，而工作庫是用來把不同設(shè)計(jì)的編譯文件放進(jìn)去，且根據(jù)需要，不斷更新。Modelsim-Altera 使用技巧總結(jié)（三）0贊發(fā)表于 2014/5/29 16:52:34 閱讀（1351） 評論（0）軟件使用版本：Quartus II 13.0+Mod

34、elsim_Altera10.1d工程使用例程：tcd1209+ad9945，verilog HDL設(shè)計(jì)撰寫人：Strive_JP參考資料：ModelSim高級使用進(jìn)階_1_do文件和批處理文件使用_Camp一、do文件使用在使用技巧總結(jié)（一）中提到了，保持波形文件格式為.do文件，以便在下次進(jìn)行仿真時直接打開。其實(shí)，.do文件可以很方便地增加工作效率。前面所介紹的都是基于GUI即Modelsim圖形界面的仿真方法，每次仿真過程中都需要將這些仿真流程執(zhí)行一篇。無論是點(diǎn)擊鼠標(biāo)還是輸入命令，這些方法都極大的不便。尤其當(dāng)我們發(fā)現(xiàn)錯誤，修改代碼后再進(jìn)行重復(fù)步驟的編譯。這些都讓人崩潰。在本文中

35、，總結(jié)一種.do文件調(diào)用的方法，來省略這些仿真流程。還是采用技巧總結(jié)（二）中的例程來說明，建立.do文件。例程目錄如下:注：上圖已完成本文檔所有操作，并且在工程中最好將仿真所有文件放入同一文件夾下，防止因路徑問題，仿真無法正確執(zhí)行。隨后，打開modelsim，進(jìn)行功能仿真，所有步驟參考技巧總結(jié)（一）。運(yùn)行完仿真之后，我們將仿真過程中的命令進(jìn)行總結(jié)：·cd C:Documents and SettingsAdministratorDesktopsim-更改路徑 名稱（當(dāng)前modelsim工程路徑）·vlib work 

36、0;-建立work庫·vmap work work -映射work庫·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimtcd1209d.v·vlog -reportprogress 300 -work work C:Documents and

37、      SettingsAdministratorDesktopsimtest_prj.v·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimccd_config.v·vlog -reportprogress 300 -work work 

38、C:Documents and      SettingsAdministratorDesktopsimccd_timing.v·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimtb_test_prj.v-以上幾步加載數(shù)據(jù)路徑中的文件·vsim tb_test_prj&#

39、160; -運(yùn)行仿真模塊·view wave      -打開波形窗口·add wave -hex *  -添加所有信號至wave窗口，并以16進(jìn)制顯示·run 50us          -執(zhí)行仿真通過這幾個命令，就可以編譯屬于自己的.do命令了。-cd C:Documents and SettingsAdministratorDesktopsimvlib workvmap work workvlog -reportprogress 300 -work work C:Documents