試驗四4位計數(shù)器設(shè)計_第1頁
試驗四4位計數(shù)器設(shè)計_第2頁
試驗四4位計數(shù)器設(shè)計_第3頁
試驗四4位計數(shù)器設(shè)計_第4頁
試驗四4位計數(shù)器設(shè)計_第5頁
已閱讀5頁,還剩3頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、實驗四 4位計數(shù)器設(shè)計1 .實驗?zāi)康膶W習 quartusii 和 modelsim 的使用方法;學習原理圖和veriloghdl混合輸入設(shè)計方法;掌握4位計數(shù)器設(shè)計的設(shè)計及仿真方法。2 .實驗原理根據(jù)下面FPGA內(nèi)部電路,設(shè)1t 4位計數(shù)器,并在在kx3c10F加發(fā)板上實現(xiàn)該電路, 并作仿A3 8 LED7S|6 0|insll磔的瑞陛*麻淮pin ezI " 一 -cueRSTpin aaCNTWBOECLrSQ(E叼真。CLK DOUTI3 0-1 RSTinbl幾如E匈虎巾E演設(shè)計其中的計數(shù)器模塊 CNT4B和數(shù)碼管譯碼驅(qū)動模塊 DECL7s勺verilogHDL代碼,并作出整

2、 個系統(tǒng)仿真。4位計數(shù)器模塊代碼module CNT4B(out, CLK, RST); Please refer to theLK(CLK), .RST(RS-j7OpcodFrOsegled b2v_ .a(SYNTHinst1( h.JESIZED_WIRE_0),WideOi0.out(SYNTHESIZED WIRE 0) j.out1(Q); endmoduleU/ri-Dr4心 utl2 卜 notAa©ift 口卜 3效果圖:t1FVou(ili>nacclkL>segled :b2v_instloutl6,.0O Q6.03 .實驗設(shè)備kx3c10F+開

3、發(fā)板,電腦。4 .實驗步驟編譯編譯結(jié)果如下圖所示:pw=1 J,1*w 匕hfaH. VfhBM-利CkmpIlIMP 氤中XT - 口1*.JJJiiin H 同*編 A G» HiiKHrw # PwHnvagn"Hr 01MltvHWlbl U % 33 3m 3HF H-lr wnmH.1.1 9U M29 岫 EEa>4JtTrpwH Etf /e»mCrdortem一匕.,Tvmq MstohRnplTol> 啥立 IWH;d fEUSKc1PriHi urtiaMuf4i landhroH W】,JWchM tap: re9itan&qu

4、ot;I叫工34gTed lawT& ir»Td» W*Uri|1M:Toll Ft麗5 3EPIM 中NI7 . “iEE! l1 ttCQ W)TgFUj7(窗/)=s -:r*T/i3EMi Hfr7 r Hwiljpttf FrtiF rwDsnrru- CALoguwyflft $f«MM*姐1.學_rttE*日上“ file > WI*IVIMWHMI ri.lt jp 2 3crie za ted f il«匚ouirt. 7D ix 1 older *£:> iren. i izun>l¥-:

5、rilDgra;TctJ i'jui/ 5 uralatxsn. xcdelnix/1" tar EXA siiul atisix tca.23jl_13GCnE¥ lfe:_¥_«lw.«da in t6ldAtr vE:7vu jrir4dx7*iklACItiii/B Em EX tmulAEloa, ic«l cwta二三12。以工甄.7juv斗M g rtfer 'Xs/m ”皿,襄叩0187工?)1£731»皿3口1仙必旖評,me 皿 mmcigu工供工 ccnznt_rzn_11, &

6、#39;_t_faJt_3de in folder *"£:ViiTn. ziansHTeriloaprzjezt/fair/simila.ticm.i'Dcrielsin/1- far ELM. minzdatim tool亡0taBi白 ijti 盅3工電工&Eli XUb1 Vei 1Ji>-e&j£E.E/fOutj1 Ali!iulill1JXxm1 e fflz 昌&A JiJdulsTii EiKtl中;u4lQ。fileH40L1 C«nt£i »d fll.« IMH學

7、足通仃氏d file i/20401'JCPEneTBt-d file 事工“巾” j-erEaLfid £1144? 2&3&X -ukrzu.9 II Full G;xpil&ticxD ms STacccisfiil.二 eiZTDr31 E waHirgs編譯解釋:在這個報告中,我們可以看到如下信息:Totallogicelements11/5136(<1%):該芯片中共有 5136個LE資源,其中的11個在這個工程的這 次編譯中得到了使用。Totalcombinationalfunctions11 /5136(<1%)該芯片的51

8、36個LE資源中,其中11個用于實現(xiàn)組 合邏輯。Dedicatedlogicregisters4/5136(0%):該芯片的5136個LE資源中,其中 4個用于實現(xiàn)寄存器, 即時序邏輯。從上述信息中,可以得到組合邏輯與時序邏輯的使用比例一一11/4=:1。綜合由來的電路圖電路圖解釋:從以上電路圖可以看出本電路圖主要由計數(shù)器(CNT4B)和七段數(shù)碼管顯示程序 (segled)組成。從CNT4B的CLK端輸入CLK信號,RST為低電平復位信號, 本實驗是四位二進制計數(shù) 器可以計數(shù)16個,每個CLK上升沿計數(shù)一次,其中七段數(shù)碼管是通過輸入的四位二進制數(shù) 來選擇相應(yīng)的斷碼進行輸出顯示。管腳分配* :1 ” 一 (!» r .1 * *中 1旭t - t/W1 壯 n.7 .卬*.*.-1 一* ?胃盧:三.宰R1上 ; _、十 二、Top viewVWire Bond; with Exposed PadUaar graW UHvdK!注 GkMTbM .MlBw.nrDGtf.OA 口*/Cycllonfi

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論