第六章時序邏輯電路

1、第六章第六章 時序邏輯電路時序邏輯電路內(nèi)容提要內(nèi)容提要 本章主要介紹時序邏輯電路的工作原理和分析方本章主要介紹時序邏輯電路的工作原理和分析方法及設(shè)計方法。首先講述時序邏輯電路的功能及結(jié)構(gòu)法及設(shè)計方法。首先講述時序邏輯電路的功能及結(jié)構(gòu)特點(diǎn)、分析方法和步驟，然后具體介紹寄存器、計數(shù)特點(diǎn)、分析方法和步驟，然后具體介紹寄存器、計數(shù)器等各類時序邏輯電路的工作原理和使用方法，最后器等各類時序邏輯電路的工作原理和使用方法，最后介紹時序邏輯電路的設(shè)計方法。介紹時序邏輯電路的設(shè)計方法。本章重點(diǎn)是計數(shù)器的分析和設(shè)計本章重點(diǎn)是計數(shù)器的分析和設(shè)計本章主要內(nèi)容本章主要內(nèi)容6.1 概述概述6.2 時序邏輯電路的分析方法時

2、序邏輯電路的分析方法6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路6.4 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法6.5 時序邏輯電路中的競爭冒險現(xiàn)象（自學(xué)）時序邏輯電路中的競爭冒險現(xiàn)象（自學(xué)）6.1 概述概述一、時序邏輯電路：一、時序邏輯電路：二、時序邏輯電路的構(gòu)成及結(jié)構(gòu)特點(diǎn)：二、時序邏輯電路的構(gòu)成及結(jié)構(gòu)特點(diǎn)： 在任意時刻的輸出信號不僅取決于當(dāng)時的輸入信在任意時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。號，而且還取決于電路原來的狀態(tài)。 時序時序邏輯電路邏輯電路的構(gòu)成可的構(gòu)成可用圖用圖6.1.1所示框圖所示框圖表示表示圖圖6.1.1特點(diǎn)：特點(diǎn)：1.時序邏輯電路

3、包含組合邏輯電路和存儲電路兩個部時序邏輯電路包含組合邏輯電路和存儲電路兩個部分；分；圖圖6.1.16.1 概述概述2.存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。與輸入信號一起，共同決定組合邏輯電路的輸出?？梢杂萌齻€方程組來描述可以用三個方程組來描述圖圖6.1.1),(),(),(21211212111QXFYqqqxxxfyqqqxxxfylijli輸出方程6.1 概述概述6.1 概述概述圖圖6.1.1),(),(),(21211212111QXFYqqqxxxgzqqqxxxgzlikli驅(qū)動方程6

4、.1 概述概述圖圖6.1.1),(*),(),(*2121212111QZHQqqqzzzhqqqqzzzhqlillli狀態(tài)方程例例6.1 串行加法器電路如圖串行加法器電路如圖6.1.2所示，寫出其輸出方程、所示，寫出其輸出方程、驅(qū)動方程和狀態(tài)方程驅(qū)動方程和狀態(tài)方程6.1 概述概述圖圖6.1.2解：其輸出方程為解：其輸出方程為QbaCbasiiiiii1驅(qū)動方程為驅(qū)動方程為)()(1iiiiiiiiiibaQbabaCbaCD狀態(tài)方程為狀態(tài)方程為)(*iiiibaQbaDQ三、時序邏輯電路的分類：三、時序邏輯電路的分類： 根據(jù)觸發(fā)器動作特點(diǎn)可分為同步時序邏輯電路和根據(jù)觸發(fā)器動作特點(diǎn)可分為同步

5、時序邏輯電路和異步時序邏輯電路。在同步時序邏輯電路中，存儲電異步時序邏輯電路。在同步時序邏輯電路中，存儲電路中所有觸發(fā)器的時鐘使用統(tǒng)一的路中所有觸發(fā)器的時鐘使用統(tǒng)一的CLK,狀態(tài)變化發(fā)生狀態(tài)變化發(fā)生在同一時刻，即觸發(fā)器在時鐘脈沖的作用下同時翻轉(zhuǎn)在同一時刻，即觸發(fā)器在時鐘脈沖的作用下同時翻轉(zhuǎn);而在異步時序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時的而在異步時序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時的沒有統(tǒng)一的沒有統(tǒng)一的CLK,觸發(fā)器狀態(tài)的變化有先有后。觸發(fā)器狀態(tài)的變化有先有后。 根據(jù)輸出信號的特點(diǎn)時序邏輯電路可分為根據(jù)輸出信號的特點(diǎn)時序邏輯電路可分為米利米利（Mealy）型和穆爾（）型和穆爾（Moore）型）型

6、。在米利型時序邏輯。在米利型時序邏輯電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且還取決于輸入變量，即還取決于輸入變量，即6.1 概述概述有關(guān)、與QXQXFY),( 在穆爾型時序邏輯電路中，輸出信號僅僅取決于在穆爾型時序邏輯電路中，輸出信號僅僅取決于存儲電路的狀態(tài)，故穆爾型電路只是米利型電路的特存儲電路的狀態(tài)，故穆爾型電路只是米利型電路的特例而已，可表述為例而已，可表述為僅取決于電路狀態(tài))(QFY 6.1 概述概述6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法6.2.1 同步時序邏輯電路的分析方法同步時序邏輯電路的分析方法時序邏輯電路的分析：

7、時序邏輯電路的分析：就是給定時序電路，找出該的就是給定時序電路，找出該的邏輯功能，即找出在輸入和邏輯功能，即找出在輸入和CLK作用下，電路的次態(tài)作用下，電路的次態(tài)和輸出。由于同步時序邏輯電路是在同一時鐘作用下，和輸出。由于同步時序邏輯電路是在同一時鐘作用下，故分析比較簡單些，只要寫出電路的驅(qū)動方程、輸出故分析比較簡單些，只要寫出電路的驅(qū)動方程、輸出方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。步驟：步驟：1. 從給定的邏輯電路圖中寫出每個觸發(fā)器的驅(qū)動方程從給定的邏輯電路圖中

8、寫出每個觸發(fā)器的驅(qū)動方程（也就是存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)（也就是存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式）；式）；2.把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程就可以得到每個觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得到整個時序邏輯電路的方程組；得到整個時序邏輯電路的方程組；3. 根據(jù)邏輯圖寫出電路的輸出方程；根據(jù)邏輯圖寫出電路的輸出方程；4.寫出整個電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖；寫出整個電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖；5.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。由狀態(tài)轉(zhuǎn)換表或狀態(tài)

9、轉(zhuǎn)換圖得出電路的邏輯功能。6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法例例6.2.1 試分析圖試分析圖6.2.1所示的時序邏輯電路的邏輯功能，所示的時序邏輯電路的邏輯功能，寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程，寫出電路寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程，寫出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法圖圖6.2.1解：解：(1) 驅(qū)動方程：驅(qū)動方程：23213312121321,)(,1, )(QKQQJQQKQJKQQJ（2) 狀態(tài)方程：狀態(tài)方程：JK觸發(fā)器的特性方程觸發(fā)器的特性方程QKQJQ*

10、 將驅(qū)動方程代入將驅(qū)動方程代入JK觸發(fā)器的特性方程中，得出電觸發(fā)器的特性方程中，得出電路的狀態(tài)方程，即路的狀態(tài)方程，即6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法 3232132312121321*)(*QQQQQQQQQQQQQQQQ23213312121321,)(,1, )(QKQQJQQKQJKQQJ(3)輸出方程：輸出方程：32QQY 6.2.2時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖機(jī)流程圖和時序圖6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法 從例題可以看出，邏輯電路的三個方程應(yīng)該說已從例題可以看出，邏輯電

11、路的三個方程應(yīng)該說已經(jīng)清楚描述一個電路的邏輯功能，但卻不能確定電路經(jīng)清楚描述一個電路的邏輯功能，但卻不能確定電路具體用途，因此需要在時鐘信號作用下將電路所有的具體用途，因此需要在時鐘信號作用下將電路所有的的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然 描述時序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換描述時序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖。下面結(jié)合上面的例題介紹這幾種方法。和時序圖。下面結(jié)合上面的例題介紹這幾種方法。 此電路沒有輸入變量，屬于穆爾型的時序邏輯電此電路

12、沒有輸入變量，屬于穆爾型的時序邏輯電路，輸出端的狀態(tài)只決定于電路的初態(tài)。路，輸出端的狀態(tài)只決定于電路的初態(tài)。一、狀態(tài)轉(zhuǎn)換表：一、狀態(tài)轉(zhuǎn)換表：6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法 根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)（新態(tài)（新態(tài))的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表圖圖6.2.1由狀態(tài)轉(zhuǎn)換表可知，為七進(jìn)制加法計數(shù)器，由狀態(tài)轉(zhuǎn)換表可知，為七進(jìn)制加法計數(shù)器，Y為進(jìn)位為進(jìn)位脈沖的輸出端。脈沖的輸出端。 32321323121

13、21321*)(*QQQQQQQQQQQQQQQQ設(shè)初態(tài)設(shè)初態(tài)Q3Q2Q1=000，由狀態(tài)方程可得：，由狀態(tài)方程可得：6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法二、狀態(tài)轉(zhuǎn)換圖：二、狀態(tài)轉(zhuǎn)換圖：由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖如圖6.2.2所示所示6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法 將狀態(tài)轉(zhuǎn)換表以圖形的方式將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀表示出來，即為狀態(tài)轉(zhuǎn)換圖直觀表示出來，即為狀態(tài)轉(zhuǎn)換圖圖圖6.2.2三、時序圖：三、時序圖： 在時鐘脈沖在時鐘脈沖序列的作用下，序列的作用下，電路的狀態(tài)、輸電路的狀態(tài)、輸出狀態(tài)隨時間變出狀態(tài)隨時間變化的波形叫做時化的

14、波形叫做時序圖。由狀態(tài)轉(zhuǎn)序圖。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換換表或狀態(tài)轉(zhuǎn)換圖可得圖圖可得圖6.2.3所所示示6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法圖圖6.2.3例例6.2.2 分析圖分析圖6.2.4所示的時序邏輯電路的功能，寫出電所示的時序邏輯電路的功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。轉(zhuǎn)換圖。6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法解：解： （1） 驅(qū)動方程：驅(qū)動方程：21211QQADQD（2） 狀態(tài)方程狀態(tài)方程212121111QQADQQDQnnD觸發(fā)器的特性方程為觸發(fā)器的特性方程為Q *D

15、，得，得6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法21211QQADQD（3) 輸出方程：輸出方程：21212121)()(QQAQQAQQAQQAY (4）狀態(tài)轉(zhuǎn)換表：）狀態(tài)轉(zhuǎn)換表：A0時時為為4進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器A1時時為為4進(jìn)制減法計數(shù)器進(jìn)制減法計數(shù)器6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法212121111QQADQQDQnn21212121)()(QQAQQAQQAQQAY 可以合成一個狀態(tài)轉(zhuǎn)換表為：可以合成一個狀態(tài)轉(zhuǎn)換表為：6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法A0時時A1時時故此電路為有輸入控制的邏輯電路，為可控計數(shù)器，故此電路為有輸

16、入控制的邏輯電路，為可控計數(shù)器，A0為加法計數(shù)器，為加法計數(shù)器，A1為減法計數(shù)器。為減法計數(shù)器。（5)狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法四、狀態(tài)機(jī)流程圖（四、狀態(tài)機(jī)流程圖（SM圖）（自學(xué)）圖）（自學(xué)）*6.2.3 異步時序邏輯電路的分析方法異步時序邏輯電路的分析方法 由于在異步時序邏輯電路中，觸發(fā)器的動作不是同由于在異步時序邏輯電路中，觸發(fā)器的動作不是同時的，故分析時除了寫出驅(qū)動方程、狀態(tài)方程和輸出方時的，故分析時除了寫出驅(qū)動方程、狀態(tài)方程和輸出方程等外，還用寫出各個觸發(fā)器的時鐘信號，因此異步時程等外，還用寫出各個觸發(fā)器的時鐘信號，因此異步時序邏輯電路

17、的分析要比同步時序邏輯電路的分析復(fù)雜。序邏輯電路的分析要比同步時序邏輯電路的分析復(fù)雜。例例6.2.3 已知異步時序邏輯電路的邏輯圖如圖已知異步時序邏輯電路的邏輯圖如圖6.2.6所示，所示，試分析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。試分析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法圖圖6.2.6解：（解：（1） 驅(qū)動方程：驅(qū)動方程：圖圖6.2.66.2.時序邏輯電路的分析方法時序邏輯電路的分析方法1,11,132132213100KQQJKJKQJKJ（2）JK的特性方程為的特性方程為QKQJQ*可得邏輯電路的狀態(tài)方程：可得邏輯電路的狀

18、態(tài)方程：321*32*213*10*0QQQQQQQQQQQ6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法1,11,132132213100KQQJKJKQJKJ(3)輸出方程：輸出方程：30QQC 6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法(4) 各觸發(fā)器的時鐘信號：各觸發(fā)器的時鐘信號：0312010;QclkQclkQclkclkclk；圖圖6.2.6clk(5) 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表此電路為異步十進(jìn)此電路為異步十進(jìn)制計數(shù)器制計數(shù)器6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法321*32*213*10*0QQQQQQQQQQQ0312010;QclkQclkQclk

19、clkclk；30QQC 圖圖6.2.6clk(6)狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖注：由狀態(tài)轉(zhuǎn)換圖可知，注：由狀態(tài)轉(zhuǎn)換圖可知，10個狀態(tài)個狀態(tài)00001001是在循環(huán)是在循環(huán)內(nèi)，而其它的內(nèi)，而其它的6個狀態(tài)個狀態(tài)10101111最終在時鐘作用下，最終在時鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點(diǎn)的時序電路，稱為都可以進(jìn)入此循環(huán)，具有這種特點(diǎn)的時序電路，稱為能夠自啟動的時序電路。能夠自啟動的時序電路。6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法（7) 時序圖：時序圖：6.2.時序邏輯電路的分析方法時序邏輯電路的分析方法6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路6.3.1 寄存器和移位寄存器

20、寄存器和移位寄存器 可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器，是，是由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做寄存器，如基本寄存器，如基本SR鎖存器、鎖存器、D觸發(fā)器、觸發(fā)器、JK觸發(fā)器等等。觸發(fā)器等等。一個觸發(fā)器可以存一個觸發(fā)器可以存1位二進(jìn)制代碼，故位二進(jìn)制代碼，故N位二進(jìn)制代碼位二進(jìn)制代碼需要需要N個觸發(fā)器。個觸發(fā)器。 根據(jù)根據(jù)存放數(shù)碼的方式存放數(shù)碼的方式不同分為并行和串行兩種：并不同分為并行和串行兩種：并行方式就是將寄存的數(shù)碼從各對應(yīng)的輸入端同時輸入到行方式就是將寄存的數(shù)碼從各對應(yīng)的輸入端同時輸入

21、到寄存器中；串行方式是將數(shù)碼從一個輸入端逐位輸入到寄存器中；串行方式是將數(shù)碼從一個輸入端逐位輸入到寄存器中。根據(jù)寄存器中。根據(jù)取出數(shù)碼的方式取出數(shù)碼的方式不同也可分為并行和串不同也可分為并行和串行兩種：并行方式就是要取出的數(shù)碼從對應(yīng)的各個輸出行兩種：并行方式就是要取出的數(shù)碼從對應(yīng)的各個輸出端上同時出現(xiàn)；串行方式是被取出的數(shù)碼在一個輸出端端上同時出現(xiàn)；串行方式是被取出的數(shù)碼在一個輸出端逐位輸出；根據(jù)逐位輸出；根據(jù)有無移位功能有無移位功能寄存器也常分為數(shù)碼寄存寄存器也常分為數(shù)碼寄存器和移位寄存器。器和移位寄存器。一一 、寄存器（數(shù)碼寄存器）、寄存器（數(shù)碼寄存器）6.3.1 寄存器和移位寄存器寄存器

22、和移位寄存器 74LS75是由同步是由同步SR觸發(fā)器觸發(fā)器構(gòu)成的構(gòu)成的D觸發(fā)器構(gòu)成的，電路圖觸發(fā)器構(gòu)成的，電路圖如圖如圖6.3.1所示。由于在所示。由于在CP1期期間，輸出會隨間，輸出會隨D的狀態(tài)而改變的狀態(tài)而改變圖圖6.3.1 由于由于D觸發(fā)器是由同步觸發(fā)器是由同步SR觸發(fā)器構(gòu)成的，故在時鐘觸發(fā)器構(gòu)成的，故在時鐘clk1期間，期間，Q 隨隨D 改變改變R D為清零端為清零端此寄存器為并行輸入此寄存器為并行輸入/并行輸出并行輸出方式。在方式。在CLK時，將時，將D0 D3數(shù)據(jù)存入，與此前后的數(shù)據(jù)存入，與此前后的D狀態(tài)狀態(tài)無關(guān)，而且由異步置零（清零）無關(guān)，而且由異步置零（清零）功能。功能。 6.

23、3.1 寄存器和移位寄存器寄存器和移位寄存器 74HC175為由為由CMOS邊沿邊沿觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的4位寄存器，其位寄存器，其邏輯電路如圖邏輯電路如圖6.3.2所示。所示。圖圖6.3.2其中：其中：D0 D3為并行數(shù)據(jù)輸入端；為并行數(shù)據(jù)輸入端；CLK為寄存脈沖輸入端為寄存脈沖輸入端 移位寄存器不僅具有數(shù)碼存儲功能，還具有移位移位寄存器不僅具有數(shù)碼存儲功能，還具有移位的功能，即在移位脈沖的作用下，依次左移或右移。的功能，即在移位脈沖的作用下，依次左移或右移。故移位寄存器除了寄存代碼外，還可以實(shí)現(xiàn)數(shù)據(jù)的串故移位寄存器除了寄存代碼外，還可以實(shí)現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)值運(yùn)算以及數(shù)據(jù)處理等。行并

24、行轉(zhuǎn)換、數(shù)值運(yùn)算以及數(shù)據(jù)處理等。1.由由D觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的4位移位寄存器（右移）：位移位寄存器（右移）：電路如圖電路如圖6.3.3所示。所示。二二 、移位寄存器、移位寄存器6.3.1 寄存器和移位寄存器寄存器和移位寄存器圖圖6.3.3因?yàn)橛|發(fā)器由傳輸延遲時間因?yàn)橛|發(fā)器由傳輸延遲時間tpd，所以在，所以在CLK到達(dá)時，到達(dá)時，各觸發(fā)器按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)。各觸發(fā)器按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)。圖圖6.3.36.3.1 寄存器和移位寄存器寄存器和移位寄存器其中其中D1為串行輸入端，為串行輸入端， D0為串行輸出端，為串行輸出端，Q3 Q0為為并行輸出端，并行輸出端，CLK為移位脈沖

25、輸入端為移位脈沖輸入端其狀態(tài)表為其狀態(tài)表為6.3.1 寄存器和移位寄存器寄存器和移位寄存器圖圖6.3.3其波形圖為其波形圖為6.3.1 寄存器和移位寄存器寄存器和移位寄存器數(shù)據(jù)運(yùn)算并代碼轉(zhuǎn)換，串應(yīng)用：2.由由JK觸發(fā)器構(gòu)成的移位寄存器觸發(fā)器構(gòu)成的移位寄存器 電路如圖電路如圖6.3.4所示，其分析原理同上，不同的是所示，其分析原理同上，不同的是JK觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。6.3.1 寄存器和移位寄存器寄存器和移位寄存器3. 雙向移位寄存器雙向移位寄存器74LS194A：(1) 邏輯圖形符號及功能表：如圖邏輯圖形符號及功能表：如圖6.3.5所

26、示。所示。6.3.1 寄存器和移位寄存器寄存器和移位寄存器其中：其中：DIR數(shù)據(jù)右移串行輸入端數(shù)據(jù)右移串行輸入端DIL數(shù)據(jù)左移串行輸入端數(shù)據(jù)左移串行輸入端D0D3數(shù)據(jù)并行輸入端數(shù)據(jù)并行輸入端Q0Q3數(shù)據(jù)并行輸出端數(shù)據(jù)并行輸出端S1、S0工作狀態(tài)控制端工作狀態(tài)控制端6.3.1 寄存器和移位寄存器寄存器和移位寄存器圖圖6.3.6(2)擴(kuò)展：由兩片擴(kuò)展：由兩片74LS194A構(gòu)成構(gòu)成8位雙向移位寄存器，位雙向移位寄存器，如圖如圖6.3.6 所示所示6.3.1 寄存器和移位寄存器寄存器和移位寄存器例例6.3.1試分析圖試分析圖6.3.7所示電路的分頻系數(shù)為多少。輸所示電路的分頻系數(shù)為多少。輸出端為箭頭

27、所示。出端為箭頭所示。解：分頻系數(shù)為解：分頻系數(shù)為26=126.3.1 寄存器和移位寄存器寄存器和移位寄存器6.3.2 計數(shù)器計數(shù)器 在計算機(jī)和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最在計算機(jī)和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實(shí)現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列等。還可以實(shí)現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計數(shù)器的分類如下：計數(shù)器的分類如下：*按計數(shù)容量分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、六按計數(shù)容量分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、六十進(jìn)制等十進(jìn)制等*按時鐘分按時鐘分:同步計數(shù)器、異步計數(shù)器同步計

28、數(shù)器、異步計數(shù)器*按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器和可逆計數(shù)器*按計數(shù)器中的數(shù)字編碼分：二進(jìn)制計數(shù)器、二按計數(shù)器中的數(shù)字編碼分：二進(jìn)制計數(shù)器、二-十進(jìn)十進(jìn)制計數(shù)器和制計數(shù)器和 循環(huán)碼計數(shù)器等循環(huán)碼計數(shù)器等一一 、同步計數(shù)器、同步計數(shù)器1.同步二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器（1）加法計數(shù)器：）加法計數(shù)器：6.3.2 計數(shù)器計數(shù)器原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加知：在多位二進(jìn)制數(shù)末位加1，若第，若第i 位以下皆為位以下皆為1時，則第時，則第i 位應(yīng)翻轉(zhuǎn)。位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，

29、若用由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成計數(shù)器，則第計數(shù)器，則第i位觸發(fā)器輸入端位觸發(fā)器輸入端Ti 的的邏輯式應(yīng)為：邏輯式應(yīng)為：10021TQQQTiii.圖圖6.3.8為為4位同步二進(jìn)制計位同步二進(jìn)制計數(shù)器的邏輯電路。每個觸數(shù)器的邏輯電路。每個觸發(fā)器都是聯(lián)成發(fā)器都是聯(lián)成T 觸發(fā)器。觸發(fā)器。a.驅(qū)動方程驅(qū)動方程21031020101QQQTQQTQTT圖圖6.3.86.3.2 計數(shù)器計數(shù)器b. 狀態(tài)方程：狀態(tài)方程：T觸發(fā)器的特性方程為觸發(fā)器的特性方程為QTQTQ*則狀態(tài)方程為則狀態(tài)方程為321032103210*3210210210*2101010*10*0)()()()(QQQQQQQ

30、QQQQQQQQQQQQQQQQQQQQQQQQQc.輸出方程：輸出方程：21031020101QQQTQQTQTT圖圖6.3.86.3.2 計數(shù)器計數(shù)器3210QQQQC d. 狀態(tài)轉(zhuǎn)換表：狀態(tài)轉(zhuǎn)換表：6.3.2 計數(shù)器計數(shù)器321032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC e.狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：6.3.2 計數(shù)器計數(shù)器f.時序圖：時序圖：6.3.2 計數(shù)器計數(shù)器g.邏輯功能邏輯功能:(1)由于每輸入由于每輸入16個個CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并脈沖觸發(fā)器的狀

31、態(tài)一循環(huán)，并在輸出端在輸出端C產(chǎn)生一進(jìn)位信號，故為產(chǎn)生一進(jìn)位信號，故為16進(jìn)制計數(shù)器。若進(jìn)制計數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為二進(jìn)制數(shù)碼的位數(shù)為n，而計數(shù)器的循環(huán)周期為，而計數(shù)器的循環(huán)周期為2n，這樣計數(shù)器又叫二進(jìn)制計數(shù)器。將計數(shù)器中能計到的這樣計數(shù)器又叫二進(jìn)制計數(shù)器。將計數(shù)器中能計到的最大數(shù)稱為最大數(shù)稱為計數(shù)器的容量，為計數(shù)器的容量，為2n1.(2) 計數(shù)器有分頻功能，也把它叫做分頻器。若計數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈脈沖的頻率為沖的頻率為 f0 , 則由則由16進(jìn)制計數(shù)器的時序圖可知，輸出進(jìn)制計數(shù)器的時序圖可知，輸出端端Q0、Q1、Q2、Q3的頻率為的頻率為f0 / 2、f0 /

32、 4、f 0 / 8、f0 / 16.6.3.2 計數(shù)器計數(shù)器*中規(guī)模集成的中規(guī)模集成的4位同步二進(jìn)制計數(shù)器位同步二進(jìn)制計數(shù)器74161(74LS161):其邏輯圖形符號及功能表如圖其邏輯圖形符號及功能表如圖6.3.9所示。所示。6.3.2 計數(shù)器計數(shù)器注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是也是4位二進(jìn)制加法計數(shù)器，但清零方式是同位二進(jìn)制加法計數(shù)器，但清零方式是同步清零步清零(2)減法計數(shù)器：減法計數(shù)器：6.3.2 計數(shù)器計數(shù)器原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減可知：在多位二進(jìn)制

33、數(shù)末位減1，若第若第i 位以下皆為位以下皆為0時，則第時，則第i 位應(yīng)位應(yīng)翻轉(zhuǎn)。翻轉(zhuǎn)。由此得出規(guī)律，若用由此得出規(guī)律，若用T 觸發(fā)器構(gòu)觸發(fā)器構(gòu)成計數(shù)器，則第成計數(shù)器，則第i 位觸發(fā)器輸入端位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為：的邏輯式應(yīng)為：10021TQQQTiii.電路和狀態(tài)表如圖電路和狀態(tài)表如圖6.3.10所示每所示每個觸發(fā)器都是聯(lián)成個觸發(fā)器都是聯(lián)成T 觸發(fā)器觸發(fā)器。6.3.2 計數(shù)器計數(shù)器圖圖6.3.10(3)可逆計數(shù)器可逆計數(shù)器74LS191加加/減脈沖用同一輸入端，由加減脈沖用同一輸入端，由加/減控制線的高低電平?jīng)Q減控制線的高低電平?jīng)Q定加定加/減計數(shù)。減計數(shù)。74LS191就是單時鐘方式

34、的可逆計數(shù)器，就是單時鐘方式的可逆計數(shù)器，其圖形符號和功能表如圖其圖形符號和功能表如圖6.3.11所示。所示。6.3.2 計數(shù)器計數(shù)器a.單時鐘方式單時鐘方式其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計數(shù)控制端計數(shù)控制端 U / D加減計數(shù)控制端；加減計數(shù)控制端； C / B進(jìn)位進(jìn)位/借位輸出端借位輸出端 D0 D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端； Q0 Q3計數(shù)輸出端計數(shù)輸出端6.3.2 計數(shù)器計數(shù)器注：注： 6.3.2 計數(shù)器計數(shù)器CLKI計數(shù)脈沖輸入端，上升沿動作計數(shù)脈沖輸入端，上升沿動作;，CLKO串行串行時鐘輸出端，它等于（時鐘輸出端，它等于（CLK ISC/B) ，即允許計數(shù)，即允

35、許計數(shù)，且且當(dāng)當(dāng)C/B=1時，在下一個時，在下一個CLKI上升沿到達(dá)前上升沿到達(dá)前CLKO端有端有一個負(fù)脈沖輸出。一個負(fù)脈沖輸出。74LS193為雙時鐘加為雙時鐘加/減計數(shù)器，一個時鐘用作加法計減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如圖功能表如圖6.3.12所示。所示。b.雙時鐘方式雙時鐘方式6.3.2 計數(shù)器計數(shù)器基本原理：在四位二基本原理：在四位二進(jìn)制計數(shù)器基礎(chǔ)上修進(jìn)制計數(shù)器基礎(chǔ)上修改，當(dāng)計到改，當(dāng)計到1001時，時，則下一個則下一個CLK電路狀態(tài)電路狀態(tài)回到回到0000。6.3.2 計數(shù)器計數(shù)器2.

36、同步十進(jìn)制計數(shù)器：同步十進(jìn)制計數(shù)器：加法計數(shù)器加法計數(shù)器3001QQQT030120123QQQQQQQQTa. 驅(qū)動方程：驅(qū)動方程：30210310230101QQQQQTQQTQQTT6.3.2 計數(shù)器計數(shù)器其電路如圖其電路如圖6.3.13所示。所示。圖圖6.3.13b. 狀態(tài)方程和轉(zhuǎn)換圖為：狀態(tài)方程和轉(zhuǎn)換圖為：330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ6.3.2 計數(shù)器計數(shù)器有效循環(huán)有效循環(huán)計數(shù)器能自計數(shù)器能自啟動啟動*中規(guī)模集成同步十進(jìn)制計數(shù)器中規(guī)模集成同步十進(jìn)制計數(shù)器74160 (74L

37、S160 ):74160 (74LS160 ) 邏輯符號和功能表如圖邏輯符號和功能表如圖6.3.14所示。所示。注：注：74LS160為十進(jìn)制計數(shù)器，故進(jìn)位脈沖是在為十進(jìn)制計數(shù)器，故進(jìn)位脈沖是在1001時出現(xiàn)的，而時出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在為十六進(jìn)制，進(jìn)位脈沖是在1111時出時出現(xiàn)的。現(xiàn)的。6.3.2 計數(shù)器計數(shù)器減法計數(shù)器減法計數(shù)器基本原理：對二進(jìn)基本原理：對二進(jìn)制減法計數(shù)器進(jìn)行制減法計數(shù)器進(jìn)行修改，在修改，在0000時減時減“1”后跳變?yōu)楹筇優(yōu)?001，然后按二進(jìn)制減法然后按二進(jìn)制減法計數(shù)就行了。計數(shù)就行了。6.3.2 計數(shù)器計數(shù)器)(123001QQQQQT)(3210

38、1012QQQQQQQT驅(qū)動方程：驅(qū)動方程：其邏輯電路如圖其邏輯電路如圖6.3.15所示所示0123321012123010)()(1QQQTQQQQQTQQQQTT6.3.2 計數(shù)器計數(shù)器圖圖6.3.15狀態(tài)轉(zhuǎn)化圖為：狀態(tài)轉(zhuǎn)化圖為：6.3.2 計數(shù)器計數(shù)器能自啟動能自啟動十進(jìn)制可逆計數(shù)器十進(jìn)制可逆計數(shù)器74LS190：其邏輯圖形符號及功能表如圖其邏輯圖形符號及功能表如圖6.3.16所示。所示。注：注：74LS190為單時鐘十進(jìn)制可逆計數(shù)器，除了為單時鐘十進(jìn)制可逆計數(shù)器，除了74LS190外，還有外，還有74LS168、CC4510，還有雙時鐘類，還有雙時鐘類型的型的74LS192、CC401

39、92等。等。6.3.2 計數(shù)器計數(shù)器二二 、異步計數(shù)器、異步計數(shù)器1.異步二進(jìn)制加法計數(shù)器異步二進(jìn)制加法計數(shù)器6.3.2 計數(shù)器計數(shù)器原則：每原則：每1位從位從“1”變變“0”時，向時，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成計數(shù)器形構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘式，時鐘CLK加在最低位，高位加在最低位，高位脈沖接在低位的脈沖接在低位的Q 端或端或Q 端。在端。在末位末位+1時，從低位到高位逐位進(jìn)時，從低位到高位逐位進(jìn)位方式工作。位方式工作。圖圖6.3.17是是由由JK觸發(fā)器觸發(fā)器構(gòu)成的異步構(gòu)成的異步3位二進(jìn)制位二進(jìn)制加法計數(shù)器加法計數(shù)器的邏輯電路。的邏輯電

40、路。波形如圖所波形如圖所示示6.3.2 計數(shù)器計數(shù)器圖圖6.3.17異步二進(jìn)制減法計數(shù)器異步二進(jìn)制減法計數(shù)器6.3.2 計數(shù)器計數(shù)器構(gòu)成方法：觸發(fā)器接成計數(shù)器構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘形式，時鐘CLK加在最低位，加在最低位，高位脈沖接在低位的高位脈沖接在低位的Q 端或端或Q 端。在末位端。在末位-1時，從低位到高時，從低位到高位逐位借位方式工作。位逐位借位方式工作。原則：每原則：每1位從位從“0”變變“1”時，時，向高位發(fā)出進(jìn)位，使高位翻向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)轉(zhuǎn)圖圖6.3.18是由是由JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的異步異步3位二進(jìn)制位二進(jìn)制加法計數(shù)器的加法計數(shù)器的邏輯電路。波邏輯電

41、路。波形如圖所示形如圖所示6.3.2 計數(shù)器計數(shù)器圖圖6.3.182. 異步十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器6.3.2 計數(shù)器計數(shù)器原理：在原理：在4位二進(jìn)制異步位二進(jìn)制異步加法計數(shù)器上修改而成，加法計數(shù)器上修改而成，要跳過要跳過1010 1111這六個這六個狀態(tài)狀態(tài)1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=1J=0由由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計數(shù)器觸發(fā)器構(gòu)成的異步十進(jìn)制計數(shù)器,其邏輯電路如圖其邏輯電路如圖6.3.19所示，其狀態(tài)表及時序圖與同步十進(jìn)制計數(shù)器相所示，其狀態(tài)表及時序圖與同步十進(jìn)制計數(shù)器相同。同。圖圖6.3.196.3.2 計數(shù)器計數(shù)器11113123221310

42、0KQQJKJKQJKJ*二五十進(jìn)制異步計數(shù)器二五十進(jìn)制異步計數(shù)器74LS290:其邏輯符號及功能表如圖其邏輯符號及功能表如圖6.3.20所示所示6.3.2 計數(shù)器計數(shù)器圖圖6.3.20其邏輯符號及功能表如圖其邏輯符號及功能表如圖6.3.21所示所示6.3.2 計數(shù)器計數(shù)器三、任意進(jìn)制計數(shù)器的構(gòu)成方法三、任意進(jìn)制計數(shù)器的構(gòu)成方法 若已有若已有N進(jìn)制計數(shù)器（如進(jìn)制計數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計數(shù)器進(jìn)制計數(shù)器6.3.2 計數(shù)器計數(shù)器NMNM1. MN的情況的情況 這種情況下，必須用多片這種情況下，必須用多片N進(jìn)制計數(shù)器組合起來，進(jìn)制計數(shù)器組合起來，才能構(gòu)成才能構(gòu)成M進(jìn)制

43、計數(shù)器。連接方式有串行進(jìn)位方式、進(jìn)制計數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。(1) 串行進(jìn)位方式和并行進(jìn)位方式：串行進(jìn)位方式和并行進(jìn)位方式：串行進(jìn)位方式：串行進(jìn)位方式： 在串行進(jìn)位方式中，以在串行進(jìn)位方式中，以低位片的進(jìn)位信號作為高位低位片的進(jìn)位信號作為高位片的時鐘輸入信號。片的時鐘輸入信號。6.3.2 計數(shù)器計數(shù)器例如采用串行進(jìn)位方式，利用例如采用串行進(jìn)位方式，利用74LS160實(shí)現(xiàn)實(shí)現(xiàn)100進(jìn)制進(jìn)制計數(shù)器，其電路如圖計數(shù)器，其電路如圖6.3.29所示。所示。6.3.2 計數(shù)器計數(shù)器圖圖6.3.29并行進(jìn)位方式：并行

44、進(jìn)位方式： 在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。同一計數(shù)輸入脈沖信號上。例如采用并行進(jìn)位方式，利用例如采用并行進(jìn)位方式，利用74LS160實(shí)現(xiàn)實(shí)現(xiàn)100進(jìn)制計進(jìn)制計數(shù)器，其電路如圖數(shù)器，其電路如圖6.3.30所示。所示。6.3.2 計數(shù)器計數(shù)器圖圖6.3.30a. 若要實(shí)現(xiàn)的若要實(shí)現(xiàn)的M進(jìn)制可分解成兩個小于進(jìn)制可分解成兩個小于N的因數(shù)相乘，的因數(shù)相乘，即即MN1N2,則先將則先將N進(jìn)制計數(shù)器接成進(jìn)制計數(shù)器接成N1進(jìn)制計數(shù)器進(jìn)制計數(shù)器

45、和和N2進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個計數(shù)器連接起來，構(gòu)成兩個計數(shù)器連接起來，構(gòu)成M進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。例例6.3.6 試?yán)么羞M(jìn)位方式由試?yán)么羞M(jìn)位方式由74LS160構(gòu)成構(gòu)成24進(jìn)制加進(jìn)制加法計數(shù)器法計數(shù)器6.3.2 計數(shù)器計數(shù)器解：解：24可分解成可分解成46（或者（或者38、212)，則先將兩片，則先將兩片74LS160構(gòu)成構(gòu)成4進(jìn)制和進(jìn)制和6進(jìn)制計數(shù)器，再連接，其實(shí)現(xiàn)電進(jìn)制計數(shù)器，再連接，其實(shí)現(xiàn)電路如圖路如圖6.3.31所示。所示。例例6.3.7 試?yán)貌⑿羞M(jìn)位方式由試?yán)貌⑿羞M(jìn)位方式由74LS161構(gòu)成構(gòu)成32進(jìn)制加

46、進(jìn)制加法計數(shù)器。法計數(shù)器。解：可將解：可將32分成分成162(或或84)，則電路如圖，則電路如圖6.3.32所示。所示。6.3.2 計數(shù)器計數(shù)器b.若要實(shí)現(xiàn)的若要實(shí)現(xiàn)的M進(jìn)制（如進(jìn)制（如31進(jìn)制）不可分解成兩個小于進(jìn)制）不可分解成兩個小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成6.3.2 計數(shù)器計數(shù)器（2)整體置零方式和整體置數(shù)方式整體置零方式和整體置數(shù)方式 首先將兩片首先將兩片N進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成位方式聯(lián)成NN M 進(jìn)制計數(shù)器，再按照進(jìn)制計數(shù)器，再按照NM的置的置零法和置數(shù)法構(gòu)成零法

47、和置數(shù)法構(gòu)成M進(jìn)制計數(shù)器。此方法適合任何進(jìn)制計數(shù)器。此方法適合任何M進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。例例6.3.8 利用利用74LS160接成接成29進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。解：采用整體置零法的實(shí)現(xiàn)電路如圖解：采用整體置零法的實(shí)現(xiàn)電路如圖6.3.33(a)所示，采所示，采用整體置數(shù)法的實(shí)現(xiàn)電路如圖用整體置數(shù)法的實(shí)現(xiàn)電路如圖6.3.33(b)所示所示6.3.2 計數(shù)器計數(shù)器(a)異步整體置零異步整體置零(b)同步整體置數(shù)同步整體置數(shù)圖圖6.3.33例例5.3.7 試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)

48、器。進(jìn)制加法計數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實(shí)際為二進(jìn)制計數(shù)器制實(shí)際為二進(jìn)制計數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)53進(jìn)制。進(jìn)制。6.3.2 計數(shù)器計數(shù)器（53)D（110101)B利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如進(jìn)制加法計數(shù)器如圖圖6.3.34所示。所示。6.3.2 計數(shù)器計數(shù)器例例6.3.8 試用一片試用一片74LS290分別接成分別接成8421異步十進(jìn)制計數(shù)異步十進(jìn)制計數(shù)器、器、542

49、1異步十進(jìn)制計數(shù)器和異步六進(jìn)制計數(shù)器。異步十進(jìn)制計數(shù)器和異步六進(jìn)制計數(shù)器。6.3.2 計數(shù)器計數(shù)器解：解： (1)8421異步十進(jìn)制計數(shù)器：將異步十進(jìn)制計數(shù)器：將CLK1和和Qo相接，相接，計數(shù)脈沖由計數(shù)脈沖由CLKo輸入，從由輸入，從由Q3Q2Q1Q0輸出，即為輸出，即為8421異步十進(jìn)制計數(shù)器。異步十進(jìn)制計數(shù)器。圖圖6.3.35就是其連接電路及狀態(tài)表。就是其連接電路及狀態(tài)表。6.3.2 計數(shù)器計數(shù)器(2) 5421碼異步十進(jìn)制計數(shù)器：碼異步十進(jìn)制計數(shù)器： 將將Q3與與CLK0相接，計數(shù)脈沖由相接，計數(shù)脈沖由CLK1輸入，從輸入，從Q0Q3Q2Q1輸出則為輸出則為5421碼十進(jìn)制計數(shù)器，碼十

50、進(jìn)制計數(shù)器，6.3.2 計數(shù)器計數(shù)器其實(shí)現(xiàn)電路與狀態(tài)表如圖其實(shí)現(xiàn)電路與狀態(tài)表如圖6.3.36所示。所示。6.3.2 計數(shù)器計數(shù)器(3) 異步異步6進(jìn)制計數(shù)器：進(jìn)制計數(shù)器： 先將先將74LS290構(gòu)成構(gòu)成8421異步十進(jìn)制計數(shù)器，再利用異步十進(jìn)制計數(shù)器，再利用置零端和置九端構(gòu)成異步六進(jìn)制計數(shù)器。其實(shí)現(xiàn)電路置零端和置九端構(gòu)成異步六進(jìn)制計數(shù)器。其實(shí)現(xiàn)電路如圖如圖6.3.37所示。所示。6.3.2 計數(shù)器計數(shù)器四四 、移位寄存器型計數(shù)器、移位寄存器型計數(shù)器1.環(huán)形計數(shù)器環(huán)形計數(shù)器 電路如圖電路如圖6.3.38所示，將移位寄存器首尾相接，則所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右

51、移。在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。6.3.2 計數(shù)器計數(shù)器圖圖6.3.38設(shè)初態(tài)為設(shè)初態(tài)為1000,則其狀態(tài)轉(zhuǎn)換圖為則其狀態(tài)轉(zhuǎn)換圖為6.3.2 計數(shù)器計數(shù)器注：此電路有幾種無效循環(huán)，而且一旦脫注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不會自動進(jìn)入到有效循環(huán)離有效循環(huán)，則不會自動進(jìn)入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須中，故此環(huán)形計數(shù)器不能自啟動，必須 將電路置到有效循環(huán)的某個狀態(tài)中。將電路置到有效循環(huán)的某個狀態(tài)中。 6.3.2 計數(shù)器計數(shù)器圖圖5.3.39為能自啟動的環(huán)形計數(shù)器的電路為能自啟動的環(huán)形計數(shù)器的電路,與圖與圖6.3.38所所示電路相比，加了一個反饋邏輯電路。

52、示電路相比，加了一個反饋邏輯電路。231312120111210010QDQQDQQDQQQQDQnnnn其狀態(tài)方程為其狀態(tài)方程為則可畫出它的狀態(tài)轉(zhuǎn)換圖為則可畫出它的狀態(tài)轉(zhuǎn)換圖為6.3.2 計數(shù)器計數(shù)器231312120111210010QDQQDQQDQQQQDQnnnn有效有效循環(huán)循環(huán)1.環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；2.環(huán)形計數(shù)器的缺點(diǎn)是沒有充分利用電路的環(huán)形計數(shù)器的缺點(diǎn)是沒有充分利用電路的狀態(tài)。狀態(tài)。n位移位寄存器組成的環(huán)形計數(shù)器只位移位寄存器組成的環(huán)形計數(shù)器只用了用了n個狀態(tài)，而電路共有個狀態(tài)，而電路共有2n個狀態(tài)。個狀態(tài)。2. 扭環(huán)形計

53、數(shù)器扭環(huán)形計數(shù)器 移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖6.3.40所示所示的框圖形式。的框圖形式。其反饋電路的表達(dá)式為其反饋電路的表達(dá)式為),.,(1100nQQQFD6.3.2 計數(shù)器計數(shù)器環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其D0=Qn1圖圖6.3.41為環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其為環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其D0=Q 36.3.2 計數(shù)器計數(shù)器圖圖6.3.41其狀態(tài)轉(zhuǎn)換圖其狀態(tài)轉(zhuǎn)換圖為為此電路不能自啟此電路不能自啟動！動！為了實(shí)現(xiàn)自啟動，則將電路修改成圖為了實(shí)現(xiàn)自啟動，則將電路修改成圖6.3.42所示

54、電路。所示電路。)(3210 QQQD其中6.3.2 計數(shù)器計數(shù)器其狀態(tài)其狀態(tài)轉(zhuǎn)換表轉(zhuǎn)換表為為6.3.2 計數(shù)器計數(shù)器a. n位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為為2n個，比環(huán)形計數(shù)器提高了一倍個，比環(huán)形計數(shù)器提高了一倍;b. 在有效循環(huán)狀態(tài)在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭冒險現(xiàn)象將電路狀態(tài)譯碼時不會出現(xiàn)競爭冒險現(xiàn)象;c. 雖然扭雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有2n2n 個狀態(tài)沒

55、有利用。個狀態(tài)沒有利用。扭環(huán)型計數(shù)器的特點(diǎn)扭環(huán)型計數(shù)器的特點(diǎn)6.3.3* 順序脈沖發(fā)生器順序脈沖發(fā)生器 在一些數(shù)字系統(tǒng)中，有時需要系統(tǒng)按照事先規(guī)定在一些數(shù)字系統(tǒng)中，有時需要系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分的順序進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分能給出一組在時間上有一定先后順序的脈沖信號，能能給出一組在時間上有一定先后順序的脈沖信號，能產(chǎn)生這種信號的電路就是順序脈沖發(fā)生器。產(chǎn)生這種信號的電路就是順序脈沖發(fā)生器。1.由移位寄存器構(gòu)成：由移位寄存器構(gòu)成： 可以由移位寄存器構(gòu)成環(huán)形計數(shù)器，它就是一個可以由移位寄存器構(gòu)成環(huán)形計數(shù)器，它就是一個順序脈沖發(fā)生器。順序脈沖發(fā)

56、生器。電路和波形如圖電路和波形如圖6.3.43所示所示注：此電路的特點(diǎn)是結(jié)構(gòu)簡單，不需譯碼電路，缺點(diǎn)注：此電路的特點(diǎn)是結(jié)構(gòu)簡單，不需譯碼電路，缺點(diǎn)是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動反饋是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動反饋邏輯電路。邏輯電路。6.3.3* 順序脈沖發(fā)生器順序脈沖發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）2.由計數(shù)器和譯碼器構(gòu)成的順序脈沖發(fā)生器由計數(shù)器和譯碼器構(gòu)成的順序脈沖發(fā)生器 圖圖6.3.44為由為由74LS161構(gòu)成的構(gòu)成的8進(jìn)制計數(shù)器和進(jìn)制計數(shù)器和38譯碼器構(gòu)成的順序節(jié)拍脈沖發(fā)生器譯碼器構(gòu)成的順序節(jié)拍脈沖發(fā)生器6.3.3* 順序脈沖發(fā)生器順序脈沖發(fā)生器(計數(shù)器的

57、應(yīng)用）計數(shù)器的應(yīng)用）圖圖6.3.44輸出波形如圖所示輸出波形如圖所示6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用） 在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到一組特定的串行數(shù)字信號，這樣的信號稱為序要用到一組特定的串行數(shù)字信號，這樣的信號稱為序列信號，產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。列信號，產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。 構(gòu)成序列信號發(fā)生器的方法很多，現(xiàn)介紹兩種構(gòu)成序列信號發(fā)生器的方法很多，現(xiàn)介紹兩種1.由計數(shù)器和數(shù)據(jù)選擇器構(gòu)成由計數(shù)器和數(shù)據(jù)選擇器構(gòu)成 此電路比較簡單和直觀，若產(chǎn)生一個此電路比較簡單和直觀，

58、若產(chǎn)生一個8位序列信號位序列信號為為00010111(時間順序?yàn)樽宰笙蛴遥?，則可用一個時間順序?yàn)樽宰笙蛴遥?，則可用一個8進(jìn)進(jìn)制的計數(shù)器和一個制的計數(shù)器和一個8選選1數(shù)據(jù)選擇器來實(shí)現(xiàn)，數(shù)據(jù)選擇器來實(shí)現(xiàn)，圖圖6.3.45其電路及狀態(tài)轉(zhuǎn)換表如圖其電路及狀態(tài)轉(zhuǎn)換表如圖6.3.45所示。所示。6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）例例6.3.9 給定給定3線線8線譯碼器線譯碼器74LS138和和4位二進(jìn)制同步加位二進(jìn)制同步加法計數(shù)器法計數(shù)器74LS161以及與非門，要求組成以及與非門，要求組成12節(jié)拍順序脈節(jié)拍順序脈沖發(fā)生器。沖發(fā)生器。解：將解：將4位十六進(jìn)位十六進(jìn)制加

59、法計數(shù)器制加法計數(shù)器74LS161構(gòu)成構(gòu)成12進(jìn)進(jìn)制計數(shù)器，將制計數(shù)器，將74LS138構(gòu)成構(gòu)成4線線16線譯碼器，線譯碼器，再連線即可構(gòu)成再連線即可構(gòu)成12節(jié)拍順序脈沖節(jié)拍順序脈沖發(fā)生器。其電路發(fā)生器。其電路如圖如圖6.3.46所示。所示。6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）例例6.3.10 試分析圖試分析圖6.3.47所示電路的邏輯功能，要求寫出所示電路的邏輯功能，要求寫出電路的輸出序列信號，說明電路中電路的輸出序列信號，說明電路中JK觸發(fā)器的作用。觸發(fā)器的作用。6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）解：本例題是一序列信

60、號，發(fā)生器，解：本例題是一序列信號，發(fā)生器，74LS161構(gòu)成構(gòu)成8進(jìn)進(jìn)制計數(shù)器制計數(shù)器74LS151構(gòu)成序列信號輸出網(wǎng)絡(luò)，構(gòu)成序列信號輸出網(wǎng)絡(luò)，JK觸發(fā)器起觸發(fā)器起輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)表輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)表如下如下6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）6.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法步驟：步驟：一一 、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以分析給定的邏輯問題，確定輸入變量、輸出變