電子測量測試中常見問題分析_提升測試精度、縮短測試時間

1、Agenda 模擬數(shù)據(jù)域聯(lián)合調(diào)試 簡化Xilinx和Altera FPGA系統(tǒng)調(diào)試 數(shù)字系統(tǒng)電源帶載/噪聲/紋波測試 雷達脈沖信號（低占空比）測量 自動保存/記錄波形數(shù)據(jù) 自定義眼圖測試模擬數(shù)據(jù)域聯(lián)合調(diào)試iCaptureTM+wiewTM+iVeHfyTM信號完整性調(diào)試、分析工具DDDTektronixDigital Age Drivers - Pervasive ElectronicsEmbedded Systems Trends and ImplicationsFPGADDRIndustry/Technology/Market TrendsSmarter devices enabled b

2、y embedded digital technologyPervasive embedded applicationsIndustry driven and proprietary technologiesWidespread industry adoption of PC driven technologiesCANController Area Nel電urkImplications for Test and MeasurementIncreasing requirements for test performance to address new technologiesGreater

3、 measurement complexity due to mix-signal technologiesNeed for more application specific product functionality4TektronixDigital Age Drivers信號完整性方面的挑戰(zhàn)更快的同步總線體系結(jié)構(gòu)一時鐘和數(shù)據(jù)速率加快-信號上升和下降時間加快-建立與保持時間縮短電路和物理方面的挑戰(zhàn)- 邏輯電路偏移量減小- 差分信號- 信號阻抗和終接問題-復雜信號導致信號完整性問題- 輸出驅(qū)動器- 信號布局- 信號負荷- 信號端接- 地線和電源分配軟件問題- 邏輯問題- 軟硬件配合問題- 實

4、時軟件問題- 系統(tǒng)崩潰問題Tektronix定位問題使用LA復雜的觸發(fā)定位問題解決電路故障的思路：從宏觀玲到微觀-觀察整個系統(tǒng)，然后發(fā)現(xiàn)故障現(xiàn)象、跟蹤故障根源Digital Bus OperationIndividual Digital SignalsClose Up (MagniVu)Analog Characteristic of-Problem Signals實例：發(fā)現(xiàn)并定位MCU內(nèi)存訪問違規(guī)問題:翔梨雅腳掣柴”猾審礁腮黑峭1辱籌短旭出耶C3/2 £3依 XJ*2 Al/O 5.A3/2 AL/OStep 1:探測 Direct Probing-模擬帶寬3GHz- D-MaxT

5、M高密度封裝 Fixture & Interposer一 DDR1/2/3-PCIE Gen l/llStep 2:使用LA尋找信號完整性問題 設定LA觸發(fā)為Trigger Glitch or Setup/Hold time ViolationTektronix并且設置LA存儲所有發(fā)現(xiàn)的毛刺Step 3:理解LA的采集捕獲的毛刺用紅色加亮顯示檢查捕獲的波形數(shù)據(jù)：關注出現(xiàn)問題的時序(highlighted in red)Step 4:定位問題使用MagniVuTM顯示“問題”通道波形的細節(jié)LA的每一條通道都會經(jīng)過MagniVifM采樣落以?。〨S采樣Step 5:聯(lián)合數(shù)字、模擬信號調(diào)試、

6、解決問題 iView允許LA在觸發(fā)的時候同時將外 部示波器觸發(fā)，而實現(xiàn)同步數(shù)據(jù)采集TLA7000Logic Analyzer ProbesSUT使用iView采集、測量數(shù)據(jù)，LA和示 波器能夠完成時間相關的多域聯(lián)合調(diào) 試，在LA上可以同時顯示模擬和數(shù) 字波形。TLA多域時間相關聯(lián)合調(diào)試iViewTLA7BBx Logic Analyzer & DPO OscilloscopeTLA Logic AnalyzerUp Up Up to200 MB Record Length50 GHz Sampler3 GHz Analog Mux4 ChSingle Probe For LA &

7、; Scope Digital Meas.簡化Xilinx和Altera FPGA系統(tǒng)調(diào)試TektronixnDD(Tektronix®FPGA調(diào)試挑戰(zhàn)設計檢驗已經(jīng)成為一個關鍵瓶頸-設計尺寸和復雜性提高-獲得內(nèi)部信號受限產(chǎn)品開發(fā)周期限制使調(diào)試時間縮短-調(diào)試時間可能會占設計周期的50%以上簡單地查看外部針腳是不夠的在FPGA中增加調(diào)試電路會影響設計- 占用寶貴的芯片空間- 要求額外的時間- 可能會影響設計的定時性能- 接入通常使用芯片上稀缺的針腳- 可能很難測試板卡上的多個信號潛在問題-功能定義錯誤- 在FPGA上或系統(tǒng)級功能系統(tǒng)交互問題系統(tǒng)級定時問題- 異步事件- 實際環(huán)境交互，特別

8、是快速交互- 很難仿真定時違規(guī)- IC之間的信號保真度- 噪聲，串擾，反射: 負荷，EMI 互連可靠性問題- 焊接界面,連接器-電源問題- 瞬態(tài)信號和負荷變化0功耗由于仿真不全面而沒有發(fā)現(xiàn)的FPGA設計錯誤- 太復雜,不能覆蓋100%代碼- 耗費時間太長，不能實現(xiàn)和運行TektronixFPGA設計流程Vender Specific ToolsSinplify,Leonardo Spectrum, Design Compiler FPGA設計階段的任務- 設計輸入- 設計實現(xiàn)- 仿真調(diào)試和檢驗階段-驗證設計-校正發(fā)現(xiàn)的任何漏 洞調(diào)試和驗證方法-仿真-在線檢驗TektronixSignalTap

9、 II ELAQUARTUSiniHhlUflHIIIHHlIlillllDownload Cable to Quartus II SoftwareSignalTap II HubSignalTap II ELA傳統(tǒng)FPGA調(diào)試方法-“嵌入式”邏輯分析儀SignalTap II / ChipScope ILAFPGA廠商提供綜合邏輯分析儀(ILA)內(nèi)核- SignalTap® II (Altera)-ChipScope ILA (Xilinx)在設計中插入邏輯分析儀功能- 包含觸發(fā)和存儲資源- 使用FPGA片內(nèi)資源- 通過JTAG接口訪問測試內(nèi)核- 在FPGA廠商的查看軟件中顯示數(shù)據(jù)

10、Tektronix優(yōu)點要求的針腳數(shù)量較少- 使用JTAG針腳測試簡單- 只需接上JTAG電纜即可- 報入式邏輯分析儀核心的成本相對較低缺點核心尺寸限制了其在大型FPGA中的使用設計人員必須使用片內(nèi)存儲單元存儲采集 的數(shù)據(jù)- 存儲深度有限只能在狀態(tài)模式下運行，速度有限- 不能把FPGA信號數(shù)據(jù)與其它系統(tǒng)信號關 聯(lián)起來選擇適當?shù)腇PGA調(diào)試方法特性嵌入式邏輯分析儀外部測試設備采樣深度/調(diào)試定時問題能力關聯(lián)性/性能觸發(fā)功能/輸出針腳使用情況采集速度/Tektronix/FPGA實時邏輯調(diào)試解決方案 概述-FPGAView-支持Xilinx和Altera FPGA設備I- 由First Silicon

11、 Solutions () I 開發(fā)的軟件包- 在Windows 2000和Windows XP機器上 _ 運行一混合信號示波器JTAG電纜功能解決方案復用器Xilinx: FS2 TestCoreAltera: Quartus® II v5.1控制軟件FS2 FPGAView測試 設備MS04000混合信號示波器或TLA系列邏輯分析儀 (>V4.3)JTAG 電纜Xilinx:Altera:Platform Cable USB及其它USBBlasterTM 或 ByteBlasterTM邏輯分析儀FPGAView 軟件Tektronix/使用 FPGAView第1步-創(chuàng)建和插

12、入接口模塊Tektronix創(chuàng)建接口模塊 第1步-創(chuàng)建邏輯分析儀或MSO接口模塊 第2步-針對調(diào)試環(huán)境配置FPGAView 第3步-把FPGA針腳與邏輯分析儀或MSO對應起來 第4步-進行測量 Altera-使用Altera Quartus II邏輯分析儀接口編輯器，定義和插入邏輯分析儀接口-在所有版本的Quartus II中提供，包括免費的Web版本 Xilinx-使用FS2芯片內(nèi)儀器化發(fā)生器(OCI GEN)定義并把測試內(nèi)核插入設計中 Altera-使用Node Finder選擇信號，指配組Lojjcd Vrv?X£cIupVckv%水 0-,State'Pin inde

13、xNodeL58 raidniuiyiyTypeAliasName一State0©CCUTROL ConVolJState(2HflSBCD 硯n1&CONTROL Cantrolj state( 1)2CONTROL:ControLiState(0)151 w3_JL_0tc4CONTROL CanVoUMcdeIQ* NJ*?AjlB3r>:e5©CONTROL： ConucljStart.l.與減£6CONTROLCortrol (Load7e COHTROL:Contr_ihc_nde:<6CONTROL ControLiExpired

14、9CONTROL ConuolJB In <10CO NTRO L Cortrol_(Bu zz11CONTROL Cor.troLtCtear12CONEOLCcntrcL匕13心Clt14©CLKDMTkFenncBSs15&CLKDMTidcerfTicLmsNode FinderNamed: 3Lcck in:Node令 FourdS3 tnefja EO pwmjaFigi: |Signallap II pre- jJ J qCuaomize.Iniude wtbsn 曲 8NameaN«me3 8皿 眇Ck <debucMode <&g

15、t; dcbucModcR OdcbucModeRl debugNodeR2 G dsbugModGR20 技 DIGIT O>DIGIT(1 <>DIGir2J DIGIT ODIGIIR DIGIT" ODIGITF 咳 DIGIT-2 ODP6 |bmer_ 印 ddxj/cdeFH 0 Wmci_3ldeb / Mc±H2 B Ibmer-tcpideb.gMcdeRZO 薪 IbmcjkdDIGIT Xilinx-使用FS2芯片內(nèi)儀器化發(fā)生器(OCI Gen)定義測試內(nèi)核參數(shù)指定模式指定組數(shù)指定調(diào)試針腳數(shù)量- 可以選擇插入通過JTAG接口 設置/

16、讀取的通用。寄存器-在HDL代碼中插入內(nèi)核使用 FPGAView第2步一配置FPGAView通信TektronixJTAG Interface回區(qū)“ JTAG cable is connected to this machine.localhostJTAG serverhostname or IPaddress.JTAG serverpassword.ConnectSelect JTAGinterface力USEHa攻曰USB-。TLA Network AddressCancelOKEnter TLA hostnarne or IPaddress (dotted-decimial format

17、)“ FPGAView is running on the TLA指定JTAG接口ocalhostOK使用 FPGAView第4步-進行測量閉區(qū)Diag Igk fiom FPGA kt to Locjc 卻問 list to mdeh yoir bcaid's eclual cor/igutalizn.Select FPGA PoitWbara6 生(YGdm_CL。Fl URShrjc 片grd_K_QjF1N.N19d 匕 1、弟匕”15(1_后_0_2F1N.N17dhra lepyrmd I* 0 3FIH_N16Ma 代歸*d la 0 4FIN N14dteia less

18、sfvd lei 0 5FIN P20tera 哈百vd la 0 6FIN P19Wte 陷e 生(vedm_CLTFPLP15dtcw_icsa«d_Ia_0_8F1HJ117&hr：LJC?jTfvcdai_Q_9ANJAajdter】jekrvi5d_b_Qj 0F1NJJ19d31d lejwrvtd la 0 11FIX R16振e ie g< vwd I ci 0 12FIN T17tera leserved la 0 13FIN T193必陷 2犯tved la 0 14FIN T18建tera_i8 生(Yedm_CU 5m LU 17L iaq an

19、f Drop >»FPGA SignalSjgn&NsrrcLcc&hnMercure wT_bjJ J derqjbbad|J-8MbucwT_I"CIJJ d l qjc為間吸。_1 J w a_ie xer vcdJai_0_2 aM jie 維 ved_laL0_3 atM3_rw2aT«j_lai_0_d 立冒平綸七d_lai_0_5 盤僅3_陽到7<1此0_6 ol:cfQ_rccf/cd_IouO_713 5 7 9 133579111112 oxdtera_tesrv«d_la_L 0 &t”：uc*c

20、fvcd_6_1_1 &匕 rajc3Ei?de_1_2<it9ra_rejfv«dja_1_4 dtera_te3fY«d_la_ IWtcra_iczcrvcdjai_6 &tcrL3avcd_6_L。dtcrjie 方crvede_L9b-ra_ie served J a_D_lO 33合_哈阻 vgd_lei_QJ 1 tera_iejfv«d_la_0_12 dtera_ies£fv«d_la_0_13 tera_iG5fv«d_la_D_l 4 dtcra ic5crv«d_la 0,15C

21、LKI2I D1(2J D1(6) D峋 D平) D1Did) Dl(0) D0(?) D0(6) D峋 D0(4) DO D咐 D。 DQ(O)2 4 6 810121416182022242628303234OKCanedOeetHdp使用FPGAView把FPGA針腳“連接”到外部測試設備上-自動更新通道名稱-拖放操作-支持多個測試內(nèi)核/FPGAMap FPGA Pins to Logic Analyzer Probe Pins使用Bank下拉列表，選擇要測量的Bank一在選擇后，F(xiàn)PGAView通過JTAG設置 測試內(nèi)核-使用相應的信號名稱對邏輯分析儀或MSO編輯-可以簡便地編譯測量結(jié)

22、果通過選擇不同的Bank,簡便地切換內(nèi) 部測試點-不需要編譯Tektronix z把FPGA信號與設計中其它信號關聯(lián)起 來實例使用FPGAView調(diào)試狀態(tài)機使用FPGAView選擇狀態(tài)組-探測狀態(tài)變量的當前狀態(tài)及與狀態(tài)機有關的關鍵控制信號FPGAView fpgaview_demo_V 1. laiFile Configure Options HelpOpenProbesJ TAGTLAGPI3RefreshHelpBankDcbjg Coresfcl # l:EP1C20fQx020£40DD)tirrcr_laiStateCapkro ModePower Ub Statetimi

23、ngbankO由.B BCD 由.B IO 由 B Dec-A pwm_!ai® B Counter + B Duty Cycfe + B Clock Divide S- B PWM12 3 4 5 6101112131415Type5gnal NameregCONTROL:Controljl5tate2regCONTROL:Corrtrol i|Statc1regCONTROL:ControljlState0unused corrbCONTROL:Control i!Mcdecorrtk©g %CONTROL:Controlj|StartCO NTRO L:Control

24、jiLoadregCO NTRO L :Control j jncJndexreg corrbCONTROL:ControlJ!ExoiredCONTROL:Control . BlinkcorrbCONTROL:ControljiBuzzregCO NTROL.ControljiCleorcorrbCO NTRO L:Control iialcrm sthpi-t corrbQkCLKDIV:TickefiTick05scorrbCLKDIV:Ticker|Tick msTektronixMa5pina operation complete實例使用FPGAView調(diào)試狀態(tài)機J5T I I把T

25、LA邏輯分析儀設置成觸 發(fā)可疑的錯誤SB®3 M叼m1 1 acbg 5 "due " Tir&D"多個負荷脈沖意想不到的狀態(tài)機跳變26r»?20CONTRULCarhoIjSlaiefOrCClNlHIjLDarljoljExtiiedllG>H>9CD-Tcr«E> BCD OnetJ L ?2LZ5DX6index.inctaie7。e x-lOnsCONTROLrCarhoHpj&d_Irdii CON THOLCarirol_iLaed_lrdsx( 11v 6 的令 Sedtch10n?&

26、lt;62GOrw 26 m33 ns笛 m<lns 45”I i?WNIHULSMoljLMJ CCNTRCLCMmUBCD。"?CONTROL 加磯iBCOs眠CONTRCliWgLjBSoa 町 COW IROLCxjrtrolj BCOou憫C0HTR0L:CoriroHBCDari2CONTROLrCoEoLiBCDai 而1 CoJnROLrSrJroHpCDttjiio016Tektronix/小結(jié)縮短調(diào)試和驗證時間- 選擇適當?shù)腇PGA調(diào)試方法可以縮短調(diào)試和驗證時間 了解問題所在-嵌入式邏輯分析儀和外部測試設備各有優(yōu)缺點 FPGAView消除了外部測試設備的大部

27、分問題- 可以實時調(diào)試Xilinx和A代era FPGA- 適用于設計Xilinx和Altera FPGA的研發(fā)工程師- 允許設計團隊查看Xilinx或Altera FPGA設計的內(nèi)部運行情況- 允許把這些信號與其它板卡信號關聯(lián)起來-提高工作效率，縮短調(diào)試時間- 隨時切換內(nèi)部測試點，不需要重新編譯- 每個調(diào)試針腳調(diào)試多個內(nèi)部信號-與其它調(diào)試方法相比，使用更簡便，對調(diào)試信號影響最小!數(shù)字系統(tǒng)電源帶載/噪聲/紋波測試nDD(Tektronix®數(shù)字系統(tǒng)電源發(fā)展趨勢電源供電電壓越來越小-低功耗邏輯開關翻轉(zhuǎn)速度越來越快一 dl/dt-負載變化大集成度越來越高-內(nèi)部空間小、電路密集混合系統(tǒng)測試

28、需求- 開關電源輸出帶載測試- 開關電源開關損耗測試- 開關電源輸出品質(zhì)測試- 開關電源輸出紋波測試Tektronix電源帶載/噪聲/紋波測試挑戰(zhàn)示波器放大器精度- 示波器放大器精度(DC Gain Accuracy)直接決定了電壓測試的精度- Offset精度,示波器采樣方式一 Sample- Hi Resolution探測方式- Differential/Passive Probe的選擇- 耦合在DC上的AC噪聲測試需要考慮高動態(tài)范圍- 自制1:1 50歐姆探頭測量帶寬一 Full Bandwidth- 20MHz測試之前的準備工作示波器SPC-示波器內(nèi)部采集通道自動補 償-無需人工干預探

29、頭校準-利用示波器標準信號輸出-配合相應的探頭校準夾具ModelDP07000DP04000DS09000DS07000DC Gain Accuracy±1%(Reading)±1.5%(Reading)±2%(FS)±2%(FS)Offset Accuracy±0.35% *(offset valueposition) ±0.1 div ±1.5mV±0.5%*offset- position | + DC Balance± (1.25%* offset+1 % of full scale + 1 mV

30、)±0.1 div ±2.0 mV ±0.5%* offset valuePeak Error±3.8mV±5.5mV±11.6mV±5.6mV電源帶載測試測量電源輸出電壓隨負載的變化- 高精度差分探頭- 通過offset調(diào)節(jié)動態(tài)范圍- 為了達到最好的動態(tài)范圍，通常采 樣“超量程”設置,VH和VL會采用不同 的offset設置直流電平測試精度一 DC Gain Accuracy一 Offset Accuracy| CT "MV ,2/6 MGinv«l(- CT1W)5 <R M JCin«

31、;n.-1 _,儲.中mRLSO&l*(CPU VTT帶載測試)10mv/div;測量Vh時候offset=1.6v；測量VI時,offset=0.8vTektronix電源噪聲測試電源噪聲測試-耦合在DC上的微小的AC信號必須提供高動態(tài)范圍- 使用最小示波器垂直刻度- 使用示波器AC耦合提高動態(tài)范 圍- 或者使用探頭offset要求探頭接地回路面積最小-可以使用單端或差分探頭，但要 主要地線-最好使用自制50歐姆“探頭”測量RMS值或者直方圖2V檄：:ov將50歐姆BC或SMA同軸電纜一 段切斷。同軸電纜提供了最好 的屏蔽接地，而且和示波器50 歐姆匹配，具有很高的測試帶 窗電源紋波

32、測試 DPOPWR專用開關電源測試分析軟件一 Input/Output Analysis一 Switch Loss Analysis-Active component一 Passive componentPeak To Peak Ripple31.7mVPeak to Peak Line Ripple is 1,091VPeak to Peak Switching Ripple is 31.7淵R吟垂直分辨率-加探頭以后呢?Input sensitivity1 Mil: 1 niV/div to 5 V/div50 fl:1 mV/divto 1 V/div3 50D input: Full

33、scale is defined a5 8 vertical divisions. Magnification is used below 10mV/divr full-cale is defined as 80 mV. The major scale settings are 5m IDmV, 20mV,50 mV. 100mV 200 mV. 500 mVJV.1Mfl input: Full scale is defined asS venical divkions. Magnification is used below 5mV/diu full-scale is defined as

34、 40 mV. The major scale settings are 5(nV 1 OmV, 20mV, 50 mV, 100 mV 200 mV： 500 rnVJUZV, 5V.Tektronix完整開關電源測試方案示波器DP07000-最好的垂直精度指標±1%-最完備的采樣系統(tǒng)電壓探頭-P52XX系列高壓差分：5600Vpk-P6015高壓單端：20000Vpk電流探頭一 DC/AC探頭一種類豐富：200UA-1000AInput FilterSwitchTransformerRectifier & FilterTektronix/如何測量雷達脈沖信號（低占空比）D

35、DDTektronix®挑戰(zhàn)時域高速率窄脈沖脈寬(PW)高速率 寬脈沖脈沖重復 間隔 (PRI=1/PRF)低速率窄脈沖低速率寬脈沖頻域Tektronix傳統(tǒng)測試方法1.長內(nèi)存捕獲如果想查看多個連續(xù)脈沖，必須提高采集的時間窗口。讓多個脈沖落 在示波器提供的有限存儲器內(nèi),很多時候必須通過降低采樣率來達到。 降低采樣率本身會降低水平分辨率，使得時間測試精度大大下降。TektronixDPO的洞察力快幀F(xiàn)astframe1 泰克采用FastFrame分段存儲技術的示波器，允許把現(xiàn)有的存儲器分成 一系列段，然后每一次觸發(fā)后采集的數(shù)據(jù)只填充其中一段，每次采集都 可使用所需的采樣率。通過根據(jù)測試

36、要求定義觸發(fā)條件，可以只捕獲感 興趣的波形段，然后將捕獲的每個事件存儲在擁有各自編號的存儲段 中。2 .采集完成以后，用戶可以按捕獲順序單獨查看各個存儲段的波形或幀數(shù)據(jù)，或分層顯示多個存儲段波形或幀數(shù)據(jù)，方便對測試結(jié)果進行比對，TektronixDPO的洞察力快幀F(xiàn)astframe （續(xù)） 3.輕松獲得每個脈沖間隔的絕對時間和相對時間3 - WordPiidFile- EditInsert Format Holp a 口 昌® mt小|工_ Zia Au 守 2 00*7 2 O : 1 e ISiiLl .21OO 1.3N.1-QrCUDNOONNO，ZLe，q-7N：LN98；

37、NON 鼻S3 53,工任Aiaq2007NO;H.6;勺 7.N1.43020 030 73A-HQAu 守2：00*72O:：L6:47aZL 6OS1OS 1GOSS .1 -CUDNOONN口，ILe，q 7.NZLS；SB13 50O 6S6 T工qAiaq2007NO;n6;勺7.22。SO1S3 O5 1. G7.ZiaAu 守2： 00*720:1:47.222OS1O ITOG>Ss; .i qaubnoonn 口，il e，q 7 . n n qssiessb9，工qAiaq2 007N O ; H. 6 ;勺7 . NN GSO110-71.0 .ztaAg守200

38、720:16: 4*7.22 SOS1SS24OS111 -aug200-72：O ：162-7.30SB1S； 3 OSIT12 ur2任Auiq200720:1 (5:-IT.202S>O1003-40 G工3 .1.3As守20072O :1. 6:4、侖3 AOS1787OOQ二鼻.1 qAug200-7N0，二6，A下- N ：3 6SB1-756«SOIS ,二任Auiq200720:1 (5:-IT.200SO1*7447日016,1.4元5"200720:1 G:-a-7.210SO1V2 331.31.7.ZLQJLxicy2口口 720:16:.2

39、42&&1*70 17XS1.4 Auirj 2。7 N O ：工 i5 ：勺T 之與q1. (5SO 號 951.4元5" 2 007 2 O : 1. 6 : ST 24 6 3© 1650H932 口.ZLQJLxicy2口口，2O :1 6: QQ .2曰-163 *72 022 1. “1.4Auirj2。720：X i5：.2SO1.(5 X57d口2 2,ZL4豆5"200720:1 G:.2S2SO1H9431.723.ZLQJLxicy2口口 720:16:.2.S4&&15Q2&& X之七“1.4

40、Auirj2。720：X i5：.2：S i51.55 X：L7d2 S ,：L4豆5"2 00720:1 G:.2SSSO1H2 97232 6KJtxicy2口口720:16:.2 GOQS1SOS27。2rh14Auirj2。720：X i5：.215Z1.q8«5&Z T2 曰 r1.4元5"2 0072O :1. 6: ST 264SO14 6H3 1.Q2gl.ZLQJLxicy2口口72 0:16:.266QS1433口“1.4Auirj20 07ZO zX i5：.2 15S1.與乞 WZ SZ3 1,：L4豆5"200720:1

41、 G:.SSTOSO14。曰 6932.ZLQJLxicy2口口 720:16:.2"72QS133333a T14Auirj20 07N O ：工 i5 ：勺下之 T q1.3 ST72 934T：L4豆5"200720:1 G:.2 V GSO1336206G W _1AjtlTir2rle72C 21 £，AO -a 05=：Q S=：1RIA7 «C<Z«-jts the? 50lection ond putzs it on the CZlip?board.NUM快幀F(xiàn)as t f r ame優(yōu)點總結(jié)1.高波形捕獲速率提高了捕獲偶

42、發(fā)事件的能力。2,使用高采樣率，保留了波形細節(jié)。3 .如果脈沖重復速度小于示波器的最高觸發(fā)速率，則捕獲的脈沖之間沒有漏失脈 沖，保證有效利用記錄長度存儲器。4 .可以迅速地以可視方式比較波形段，確定重疊的波形中是否會異常變化。脈沖信號（低占空比）測試系統(tǒng)配置列表1.2.DP07000 DSA70000B平臺示波器-20GHz, 16GHz, 12. 5GHz 帶寬，- 4通道同時支持50GS/s實時采樣率，- 每通道標配10M內(nèi)存，最大支持200M內(nèi)存通道- 8GHz, 6GHz, 4GHz 帶寬，- 4通道同時支持25GS/s實時采樣率- 每通道標配10M內(nèi)存，最大支持100M內(nèi)存/通道-

43、3. 5GHz, 2. 5 GHz, 1GHz, 500 MHz 帶寬，- 4通道同時支持10 GS/s實時采樣- 標配40M內(nèi)存，最大支持400M內(nèi)存- DP0平臺支持250, 000 wfms/s波形捕獲率- 相關的一致性測試軟件探頭系統(tǒng)- P7516, P7513,P7313, P7380, P7360, P7350, P7330, TDP1000 差分 探頭- P7260, P7240, P7225, P6245, TAP2500, TAP1500, P6139單端探頭Tektronix如何自動保存/記錄波形數(shù)據(jù)DDDTektronix當前測試需求1 .波形監(jiān)測并自動記錄數(shù)據(jù)2 .自動

44、記錄測量結(jié)果數(shù)據(jù)3 .數(shù)據(jù)處理和分析4 .長時間測試記錄TektronixSave onTrigger自動保存波形數(shù)據(jù)i.根據(jù)需求自動保存數(shù)據(jù)- 數(shù)據(jù)格式：wfm, dat, csv, txt。-圖片格式：jpg, bmp, pngo-可設置延遲時間-自動記錄每次采集數(shù)據(jù)的絕對時間Tektronix/A C：V» Savo nn 1 r由or V5gWofSWU9Mde-10 DonaI S丘 | CtoeFdderqrHe «ctd Folde* Topics' Xa/ a fdde*& FUikti chs fokler co the w»ba

45、'冰ye thK rcMe，CMher Pt»ce«A Dwktcpt My Oc<urosrA$1、£K»r«d Cccunarin寸 Mv CccncUerMy hc<v?OfkPb«：wl>etaikMr.S4EDaeEcdSE20D9 69 ?3-06 «J5j53 010.C3VBNDC5YCH99/2039 6：O5 AMP myJ>am_CKl二08_Q9j20_0E_CS_SSJSaCSV心比CSYFia9)205 AMO myJ>iW_CHl_20D9JD9J?-06J

46、J5_e6_2l).CSV32 KBCSVFI*刃29/289 6105 QML) my_gVs_E工0O9JD9聲。_05_56_。2。.6B陽csvrfe9J29/Z89Gm AM用 my_£wta_CHi_0O9_O9j«-0b_aS_S6_911 .CSV32 I BCSVFH9；£<«/2O39 6：(K AM mv_8W_CHl_2009_Q9J?9-06_a5f UCSV32 KBCSVFi*9J29/28961U5 OMP)my O«U CHt 208 00 06 05 57 必.CSVX!kBCSV Fl-。網(wǎng)2X06儂

47、 AMQ my_C*iVa_CHl_20W_09j»-06J>5,3_-1L2.CSV32 rBCS'/Fte刃斗/紛：）9 6心AM0 myJMtaJ：tH30gJJ9J29-U6JR_B_9lNU5V&MDCSVri?9J2*89G：8 QM£) myJX«U_CMlO(X«_OOJ?J-ObJ»_SO_404.CSV32 kBCSVFto心 AML) yJ>5t3_CHl0WjD9j?-0G_p7_O2-l.<0 e jgV5_C»llN0D9_Q9聲UG_O7_QJ_2：QC5V3 kBC5*

48、"h9J29/2«XJ9 6iO7 AMC5vrh9JZ9/Z«X)9 6；O7 AMI-) m48S CHI 2。叱09 金砥 07 Of g.CSVXI I BCSVFH9/20)9 6:07 AMO myJ>M_CHl_ZO(z| Tg： CSVAk8，：BCSVFi?929/3539 6107 QM(-)my DaU CHi 20cd D&e Ed： 9fZ9>ZOJ? 6：O7 Wa MBCSVFUQ2即。6m AM0 m48ta CHI 2。"加'0"比8 rBCSVFte9,乃/&W9 6W A

49、M& m，JMta_Ctn J20gJ39J2906JJ7_B_Ol%6147 KDcy/rl-9JZ9/3D9 6：07 GM臼 m£qm-CKijO8_Qgja.oj3jsji33.csv148 kBCSYFto9002 63 AM0 my_C*ata_CHl_2009_09_-06_07_0?_56.CSV147 I BUS7FS99/SW9 6:07 AM my0V3_E 工 0O9J39聲70-N%6140 HUcsvrh9JZ9/Z89 S07 AMW 似心”叼£二3）一8二。-3-07_8的 ar。46 » Bpert山，MbE： G.gja

50、26:07 AM2 myjSck夕二C8_099-06JD乙03二6 pp49MBR>t5b©3v*C”： G .,9129/289 627 a1閆 my_S“F_2COL8_29.06_Q7_CM_5.pF48 »：BRcrt出的 G.。啰/匆。6皿AMLai my_5cte«ns2CO5.ce29-Cb_07_aS_029.prc伯KB2t&ie3BCtl: G.9代句2江)963 AML&l mBE 5_2m9_B_298JJ7_8_B3QEPt山?3"c" G .9>Z9/Z«X)9 6：O7 OM m2“FqCOJ_8J20-06jD7_0£_3Q.pnQ但kBC、xtH rKMCfkG.。心2工）。6:07 AM區(qū) my_5a«ns_2CO?_D9./29-C607.C3_0H.priQ51 2%rt 山。W<v<C.k G.立為際938 MA& Ey_5swm5/CO?_g_29-00_07JT