02實驗二-加法器的設(shè)計與應(yīng)用_第1頁
02實驗二-加法器的設(shè)計與應(yīng)用_第2頁
02實驗二-加法器的設(shè)計與應(yīng)用_第3頁
02實驗二-加法器的設(shè)計與應(yīng)用_第4頁
02實驗二-加法器的設(shè)計與應(yīng)用_第5頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、2021/8/21實驗二實驗二 加法器的設(shè)計與應(yīng)用加法器的設(shè)計與應(yīng)用數(shù)字電子技術(shù)實驗課程教學(xué)課件國家級電工電子實驗教學(xué)示范中心2021/8/22 綱要綱要一、實驗?zāi)康囊?、實驗?zāi)康亩?、實驗器材及儀器二、實驗器材及儀器三、實驗原理三、實驗原理四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟五、分析與思考五、分析與思考2021/8/23一、實驗?zāi)康囊弧嶒災(zāi)康?進一步熟悉組合邏輯電路的特點及分析方法 掌握半加器、全加器的組合邏輯電路設(shè)計、構(gòu)建方法 掌握集成加法器的功能與應(yīng)用2021/8/24二、實驗器材及儀器二、實驗器材及儀器 數(shù)字邏輯實驗臺數(shù)字邏輯實驗臺 集成芯片集成芯片74LS28374LS283、74LS

2、0074LS00、74LS8674LS86等等 導(dǎo)線若干導(dǎo)線若干2021/8/25三、實驗原理三、實驗原理 全加器:用門電路實現(xiàn)兩個二進制數(shù)相加并求出和的組合全加器:用門電路實現(xiàn)兩個二進制數(shù)相加并求出和的組合邏輯電路稱為一位全加器。一位全加器需考慮由低位來的進位,邏輯電路稱為一位全加器。一位全加器需考慮由低位來的進位,進位與本位兩個二進制數(shù)相加后輸出本位和以及向高位的進位。進位與本位兩個二進制數(shù)相加后輸出本位和以及向高位的進位。0 0 0 0 11+10101010不考慮低位不考慮低位來的進位來的進位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)2021/8/26四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟

3、1 1.用基本門電路設(shè)計實現(xiàn)半加器電路用基本門電路設(shè)計實現(xiàn)半加器電路 半加器:只考慮兩個加數(shù)本身及往高位的進位,而不考由半加器:只考慮兩個加數(shù)本身及往高位的進位,而不考由低位來的進位(或者把低位來的進位看成低位來的進位(或者把低位來的進位看成0)真值表 電路圖 函數(shù)表達式 CoCoCo2021/8/27四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟若只用與非門來實現(xiàn)該電路還需對公式若只用與非門來實現(xiàn)該電路還需對公式進行變換,根據(jù)變換后的表達式(請同學(xué)們自行推導(dǎo))設(shè)計出進行變換,根據(jù)變換后的表達式(請同學(xué)們自行推導(dǎo))設(shè)計出電路圖,如下圖所示。電路圖,如下圖所示。用與非門實現(xiàn)的一位半加器電路用與非門實現(xiàn)的一

4、位半加器電路2021/8/28四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟2.用基本門電路實現(xiàn)全加器電路。 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1解:邏輯抽象解:邏輯抽象輸入變量:輸入變量:被加數(shù)為被加數(shù)為A A,加數(shù)為,加數(shù)為B B由低位來的進位為由低位來的進位為CiCi輸出變量:輸出變量:相加后本位和為相加后本位和為S S往高位的進位為往高位的進位為CoCo真值表真值表2021/8/29四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟卡諾圖化簡卡諾圖化簡 1 ABCi

5、0100011110S S 1 1 1 iiiiiiiCBACBABACABBAABCCBACBACBAS)()( 1 ABCi0100011110C Co o 1 1 1 ABCBAABCBAABCCABCBABCACoiiiiii)()(2021/8/210四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟邏輯電路圖邏輯電路圖用一片用一片74LS00和一片和一片74LS86即可實現(xiàn)。即可實現(xiàn)。2021/8/211三、實驗原理三、實驗原理 多個一位全加器進行級聯(lián)可以得到多位全加器。多個一位全加器進行級聯(lián)可以得到多位全加器。74ls283是采用快速進位的四位二進制全加器是采用快速進位的四位二進制全加器.與之

6、與之類似的還有類似的還有 74ls83等。等。74ls283管腳圖2021/8/212三、實驗原理三、實驗原理相加結(jié)果讀數(shù)為相加結(jié)果讀數(shù)為 C0S3S2S1S0 4 4位二進制加位二進制加數(shù)數(shù)B B 輸入端輸入端 4 4位二進制加位二進制加數(shù)數(shù)A A 輸入端輸入端低位片進位輸入端低位片進位輸入端本位和輸出端本位和輸出端向高位片的向高位片的進位輸出進位輸出A4A3A2A1B4B3B2B1CI COS4S3S2S1S4S3S2S1 74LS283邏輯符號邏輯符號2021/8/213四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟3.驗證4位超前進位加法器74ls283的邏輯功能測試A 0010 0111 10

7、11 1101 1110B 1010 0100 0011 0001 1001Ci + 1 + 1 + 0 + 0 + 0SCo2021/8/214四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟4.用74ls283完成8421BCD碼和余3碼之間的轉(zhuǎn)換8421碼+0011=余三碼2021/8/215四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟4.用74ls283完成8421BCD碼和余3碼之間的轉(zhuǎn)換8421BCD碼0011余3碼 由74LS283構(gòu)成的代碼轉(zhuǎn)換電路2021/8/216四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟5.用四位超前進位加法器74ls283設(shè)計一個加/減運算電路,當M=0時,實現(xiàn)加法;當M=1時實

8、現(xiàn)減法。 對于 ,可以表示為補碼運算式: , B的反碼可以用異或門來實現(xiàn)。這樣“A”可以直接輸入到一組四位二進制的數(shù),“1”可以直接由最低位進位CI端輸入高電平“1”,從而實現(xiàn)了把減法變成加法。BA 1 BABAN反反=(2n-1)-N原原 N補補=2n-N原原 ; N補補=N反反+1 A-B=A+B補補-2n =A+B反反+1-2n 2021/8/217四、實驗內(nèi)容及步驟四、實驗內(nèi)容及步驟5.用四位超前進位加法器74ls283設(shè)計一個加/減運算電路,當M=0時,實現(xiàn)加法;當M=1時實現(xiàn)減法。74LS283VCCGNDA3A2A1A0B3B2B1B0CICOS3S2S1S0 =1 =1 =1 =1A3A2A1A0B3B2B1B0CICOS3S2S1S02021/8/218五、分析與思考五、分析與思考1.74LS283如何實

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論