阻抗控制設(shè)計(jì)指引new

1、擬 制審 核批 準(zhǔn)文杰 作 業(yè) 指 導(dǎo) 書類 別： 管理標(biāo)準(zhǔn)頁(yè) 碼: 共 頁(yè)版 本 號(hào) : A題 目： 阻抗控制設(shè)計(jì)指引文件編號(hào)： 擬制部門： 工程部生效日期： 2008-6-10目的 確定阻抗控制的要求，規(guī)范阻抗計(jì)算方法，擬定阻抗測(cè)試COUPON設(shè)計(jì)之準(zhǔn)則,確保產(chǎn)品能夠滿足生產(chǎn)的需要及客戶要求。1.0 范圍 所有需要阻抗控制產(chǎn)品的設(shè)計(jì)、制作及審核。2.1 定義 特性阻抗的定義：在某一頻率下，電子器件傳輸信號(hào)線中，相對(duì)某一參考層，其高頻信號(hào)或電磁波在傳播過程中所受的阻力稱之為特性阻抗，它是電阻抗，電感抗，電容抗的一個(gè)矢量總和。 阻抗匹配impedance match: 在電子電路中的信號(hào)傳輸，

2、由電源輸出起，希望在無能量損失條件下傳輸?shù)浇邮芏耍虚g不發(fā)生任何信號(hào)反射，因此要求印制板中的阻抗(ZL)和電源端的阻抗(ZO)相等，即稱之阻抗匹配。阻抗不能匹配,則收到的信號(hào)失真. 微帶線 microstrip: 在印制板中導(dǎo)線平行于接地面，中間由介質(zhì)隔開的一種傳輸信號(hào)線結(jié)構(gòu)。 帶狀線 stripline: 在印制板中單一導(dǎo)線與兩個(gè)平行地面平行，等距或不等距并由介質(zhì)隔開而組成的一種傳輸信號(hào)線結(jié)構(gòu). 參考層：所有阻抗控制信號(hào)線都有參考層，有相同層的，有不同層的，一般是不同層的，除非客戶特別注明為共面。參考層判定準(zhǔn)則：找到阻抗控制信號(hào)線，其正下方和正上方的最鄰近的銅面即為參考層。（簡(jiǎn)單說如后面所

3、說的GND/VCC參考層）2.2 特性阻抗的分類：目前常見的特性阻抗分為：?jiǎn)味?線)阻抗、差分(動(dòng))阻抗、共面阻抗此三種情況。2.2.1 單端(線)阻抗：英文single ended impedance ,指單根信號(hào)線測(cè)得的阻抗 。2.2.2 差分(動(dòng))阻抗：英文differential impedance,指差分驅(qū)動(dòng)時(shí)在兩條等寬等間距的傳輸線中測(cè)試到的阻抗。2.2.3 共面阻抗：英文coplanar impedance ,指信號(hào)線在其周圍GND/VCC(信號(hào)線到其兩側(cè)GND/VCC間距相等)之間傳輸時(shí)所測(cè)試到的阻抗。2.0 職責(zé)3.1 工程部負(fù)責(zé)本文件的編制及修訂。3.2 工程設(shè)計(jì)人員負(fù)責(zé)對(duì)

4、客戶資料中阻抗要求的理解及轉(zhuǎn)換，負(fù)責(zé)編寫阻抗控制的流程指示、菲林修改指示及阻抗測(cè)試COUPON的設(shè)計(jì)。MI在生產(chǎn)使用過程中負(fù)責(zé)解釋相關(guān)條款內(nèi)容。3.3 品保部QAE負(fù)責(zé)對(duì)工程資料的檢查及認(rèn)可。3.0 內(nèi)容4.1 阻抗設(shè)計(jì)流程： 接收資料原始線寬,線距，阻抗值及公差要求了解阻抗需求確定阻抗的類型,以選定POLAR軟件中的計(jì)算模型確定阻抗類型按客戶指定結(jié)構(gòu)或根據(jù)阻抗的要求確定層壓結(jié)構(gòu).分清參考層！會(huì)分清確定層壓結(jié)構(gòu)軟件試算用POLAR軟件進(jìn)行試算.確定線寬根據(jù)軟件計(jì)算結(jié)果確定理論線寬NO同原稿線寬比較將計(jì)算的理論線寬與客戶原稿線寬比較，在原稿線寬10%范圍內(nèi)的可以做適當(dāng)調(diào)整，超出10%范圍的需問客

5、處理。YES模擬板內(nèi)線路情況，設(shè)計(jì)能夠滿足生產(chǎn)的需要的coupon設(shè)計(jì)阻抗測(cè)試coupon 注明管控范圍在MI中注明PP厚度和線寬的管控范圍測(cè)量阻抗是否符合客戶要求阻抗測(cè)量4.2 阻抗控制需求的決定條件：當(dāng)信號(hào)在PCB導(dǎo)線中傳輸時(shí)，若導(dǎo)線的長(zhǎng)度接近信號(hào)波長(zhǎng)的1/7，此時(shí)的導(dǎo)線便成為信號(hào)傳輸線，一般信號(hào)傳輸線均需做阻抗控制。PCB制作時(shí)，依客戶要求決定是否需管控阻抗，若客戶要求某一線寬需做阻抗控制，生產(chǎn)時(shí)則需管控該線寬的阻抗。4.3 阻抗匹配的三個(gè)要素：4.3.1 輸出阻抗(原始主動(dòng)零件) 特性阻抗（信號(hào)線） 輸入阻抗（被動(dòng)零件） （PCB板） 阻抗匹配4.3.2 當(dāng)信號(hào)在PCB上傳輸時(shí)，PCB

6、板的特性阻抗必須與頭尾元件的電子阻抗相匹配，一但阻抗值超出公差，所傳出的信號(hào)能量將出現(xiàn)反射、散射、衰減或延誤等現(xiàn)象，從而導(dǎo)致信號(hào)不完整，信號(hào)失真。4.4 阻抗影響因素：4.4.1 Er：介質(zhì)介電常數(shù)，與阻抗值成反比 ，介電常數(shù)按新提供的板材介電常數(shù)表計(jì)算 。4.4.2 H1，H2，H3.：線路層與接地層間介質(zhì)厚度,與阻抗值成正比。4.4.3 W1：阻抗線線底寬度；W2：阻抗線線面寬度,與阻抗成反比。 A：當(dāng)內(nèi)層底銅為HOZ時(shí)，W1=W2+0.3mil;內(nèi)層底銅為1OZ時(shí)，W1=W2+0.5mil;當(dāng)內(nèi)層底銅為2OZ時(shí)W1=W2+1.2mil 。 B:當(dāng)外層底銅為HOZ,W1=W2+0.8mil

7、 ; 外層底銅為1OZ時(shí),W1=W2+1.6mil ; 外層層底銅為2OZ時(shí),W1=W2+2.4mil。 C: W1為原稿阻抗線寬。4.4.4 T：銅厚,與阻抗值成反比。 A：內(nèi)層為基板銅厚,HOZ按15UM計(jì)算;1OZ按30UM計(jì)算;2OZ按65UM 計(jì)算. B： 外層為銅箔厚度+鍍銅厚度,依據(jù)孔銅規(guī)格而定,當(dāng)?shù)足~為HOZ,孔銅(平均20UM，最小18UM )時(shí),表銅按45UM計(jì)算；孔銅（平均25UM，最小20UM）時(shí)，表銅按50UM計(jì)算；孔銅單點(diǎn)最小25UM時(shí)，表銅按55UM計(jì)算。 C：當(dāng)?shù)足~為1OZ,孔銅(平均20UM，最小18UM )時(shí),表銅按55UM計(jì)算；孔銅（平均25UM，最小20

8、UM）時(shí)，表銅按60UM計(jì)算；孔銅單點(diǎn)最小25UM時(shí)，表銅按65UM計(jì)算。4.4.5 S：相鄰線路與線路之間的間距,與阻抗值成正比（差動(dòng)阻抗）。4.4.6 C1：基材阻焊厚度,與阻抗值成反比 ；C2： 線面阻焊厚度,與阻抗值成反比 ；C3： 線間阻焊厚度, 與阻抗值成反比 ；CEr：阻焊介電常數(shù)，與阻抗值成反比 。 A：印一次阻焊油墨，C1值為30UM ，C2值為12UM ，C3值為30UM 。 B：印兩次阻焊油墨，C1值為60UM ，C2值為25UM ，C3值為60UM 。 C：CEr:按3.4計(jì)算 。4.5 阻抗的計(jì)算:(POLAR SI8000 計(jì)算模式)4.5.1 常見的單端(線)阻抗

9、計(jì)算模式：4.5.1.1 Surface Microstrip適用范圍：外層阻焊前阻抗計(jì)算：參數(shù)說明：H1：外層到VCC/GND間的介質(zhì)厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度Er1: 介質(zhì)層介電常數(shù)T1：線路銅厚，包括基板銅厚+電鍍銅厚。適用范圍：外層阻焊后阻抗計(jì)算：參數(shù)說明：H1：外層到VCC/GND間的介質(zhì)厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度Er1:介質(zhì)層介電常數(shù)T1：線路銅厚，包括基板銅厚+電鍍銅厚。CEr：阻焊介電常數(shù)C1: 基材阻焊厚度 C2:線面阻焊厚度4.5.1.2 Coated Microstrip適用范圍:與外層相鄰的第二個(gè)線路層阻抗計(jì)算例如一個(gè)6層板,L1

10、、L2均為線路層,L3為GND或VCC層,則L2層的阻抗用此方式計(jì)算. 參數(shù)說明:H1:線路層到相鄰VCC/GND間介質(zhì)厚度H2:外層到第二個(gè)線路層間的介質(zhì)厚度+第二個(gè)線路層銅厚W2:阻抗線線面寬度W1:阻抗線線底寬度T1:阻抗線銅厚=基板銅厚Er1:介質(zhì)層介電常數(shù)（線路層到相鄰VCC/GND間介質(zhì)）Er2:介質(zhì)層介電常數(shù)(外層到第二個(gè)線路層間介質(zhì)）4.5.1.3 Embedded Microstrip4.5.1.4 Offset stripline適用范圍:兩個(gè)VCC/GND夾一個(gè)線路層之阻抗計(jì)算參數(shù)說明：H1:線路層到較近之VCC/GND間距離H2:線路層到較遠(yuǎn)之VCC/GND間距離+線路

11、層銅厚Er1:介質(zhì)層介電常數(shù)(線路層到相鄰VCC/GND間介質(zhì))Er2:介質(zhì)層介電常數(shù)(線路層到較遠(yuǎn)VCC/GND間介質(zhì))W2：阻抗線線面寬度 W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚 適用范圍：兩個(gè)VCC/GND夾兩個(gè)線路層之阻抗計(jì)算;例如一個(gè)6層板，L2,L5層為GND/VCC，L3,L4層為線路層需控制阻抗.參數(shù)說明：H1:線路層1到較近之VCC/GND間距離H2:線路層1到線路層2間距離+線路層1和線路層2銅厚。 H3:線路層2到較遠(yuǎn)之VCC/GND間距離Er1:介質(zhì)層介電常數(shù)(線路層1到相鄰VCC/GND間介質(zhì))Er2:介質(zhì)層介電常數(shù)(線路層1到線路層2間介質(zhì))Er3:介質(zhì)

12、層介電常數(shù)(線路層2到較遠(yuǎn)VCC/GND間介質(zhì))。 T1: 阻抗線銅厚=基板銅厚W2：阻抗線線面寬度 ; W1: 阻抗線線底寬度4.5.1.5 Offset stripline4.5.1.6 阻抗計(jì)算模式同4.5.1.2，僅多一介質(zhì)層 阻抗計(jì)算模式同4.5.1.4，僅多兩個(gè)介質(zhì)層（比如一個(gè)4層板,L1層需做阻抗控制,L2層 (比如一個(gè)8層板，L4層需做阻抗控制,L2,L6 為線路層，L3層為GND/VCC參考層）。 層為GND/VCC參考層，L2,L5為線路層）。4.5.2 常見的差分(動(dòng))阻抗計(jì)算模式：4.5.2.1 Edge-coupled Surface Microstrip 適用范圍：

13、外層阻焊前差動(dòng)阻抗計(jì)算參數(shù)說明:H1：外層到VCC/GND間的介質(zhì)厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度S1：差動(dòng)阻抗線間隙Er1: 介質(zhì)層介電常數(shù)T1：線路銅厚，包括基板銅厚+電鍍銅厚適用范圍：外層阻焊后差動(dòng)阻抗計(jì)算參數(shù)說明:H1：外層到VCC/GND間的介質(zhì)厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度S1：差動(dòng)阻抗線間隙Er1: 介質(zhì)層介電常數(shù)T1：線路銅厚，包括基板銅厚+電鍍銅厚CEr: 阻抗介電常數(shù)C1: 基材阻焊厚度C2:線面阻焊厚度 C3:差動(dòng)阻抗線間阻焊厚度4.5.2.2 Edge-coupled Coated Microstrip 適用范圍:與外層相鄰的第二個(gè)線路層差

14、動(dòng)阻抗計(jì)算參數(shù)說明:H1:線路層到相鄰VCC/GND間介質(zhì)厚度H2:外層到第二個(gè)線路層間的介質(zhì)厚度+第二個(gè)線路層銅厚W2：阻抗線線面寬度W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚Er1: 介質(zhì)層介電常數(shù)（線路層到相鄰VCC/GND間介質(zhì)）Er2: 介質(zhì)層介電常數(shù)（外層到第二個(gè)線路層間介質(zhì)）S1：差動(dòng)阻抗線間隙4.5.2.3 Edge-coupled Embedded Microstrip適用范圍：兩個(gè)VCC/GND夾一個(gè)線路層之阻抗計(jì)算;參數(shù)說明：H1:線路層到較近之VCC/GND間距離H2:線路層到較遠(yuǎn)之VCC/GND間距離+阻抗線路層銅厚Er1:介質(zhì)層介電常數(shù)（線路層到相鄰VCC/

15、GND間介質(zhì)）Er2:介質(zhì)層介電常數(shù)（線路層到較遠(yuǎn)VCC/GND間介質(zhì)）W2：阻抗線線面寬度W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚S1：差動(dòng)阻抗線間隙4.5.2.4 Edge-coupled Offset stripline適用范圍：兩個(gè)VCC/GND夾兩個(gè)線路層之阻抗計(jì)算:例如一個(gè)6層板,L2、L5層為GND/VCC,L3、L4層為線路層需控制阻抗參數(shù)說明：H1:線路層1到較近之VCC/GND間距離H2:線路層1到線路層2間距離+線路層1,線路層2銅厚H3:線路層2到較遠(yuǎn)之VCC/GND間距離Er1:介質(zhì)層介電常數(shù)(線路層1到相鄰VCC/GND間介質(zhì)) Er2:介質(zhì)層介電常數(shù)（線

16、路層1到線路層2間介質(zhì)）Er3: 介質(zhì)層介電常數(shù)（線路層2到較遠(yuǎn)VCC/GND間介質(zhì)）W2：阻抗線線面寬度 W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚 S1：差動(dòng)阻抗線間隙4.5.2.5 Edge-coupled Offset stripline適用范圍：兩個(gè)VCC/GND夾兩個(gè)線路層之阻抗計(jì)算:例如一個(gè)6層板,L2、L5層為GND/VCC,L3、L4層為線路層需控制阻抗參數(shù)說明：H1:線路層1到較近之VCC/GND間距離H2:線路層1到線路層2間距離+線路層1,線路層2銅厚H3:線路層2到較遠(yuǎn)之VCC/GND間距離Er1:介質(zhì)層介電常數(shù)(線路層1到相鄰VCC/GND間介質(zhì)) Er2:

17、介質(zhì)層介電常數(shù)（線路層1到線路層2間介質(zhì)）Er3:介質(zhì)層介電常數(shù)（線路層2到較遠(yuǎn)VCC/GND間介質(zhì)）W2:阻抗線線面寬度 W1: 阻抗線線底寬度T1:阻抗線銅厚=基板銅厚 S1：差動(dòng)阻抗線間隙REr:差分阻抗線間填充樹脂的介電常數(shù)4.5.2.6 Edge-coupled Offset stripline備注：當(dāng)REr=Er2時(shí)，4.5.2.5計(jì)算的阻抗值則會(huì)等于4.5.2.6計(jì)算的阻抗值，因此一般情況下不用類似于4.5.2.6模式（含線間填充樹脂）計(jì)算阻抗值。4.5.2.7 Edge-coupled Coated Microstrip 阻抗計(jì)算模式同4.5.2.2，僅多一介質(zhì)層 阻抗計(jì)算模式

18、同4.5.2.4，僅多兩個(gè)介質(zhì)層（比如一個(gè)4層板,L1層需做阻抗控制,L2層 (比如一個(gè)8層板，L4層需做阻抗控制,L2,L6 為線路層，L3層為GND/VCC參考層）。 層為GND/VCC參考層，L2,L5為線路層）。適用范圍：外層蝕刻后單線共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質(zhì)厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層

19、介電常數(shù)4.5.3 常見的共面阻抗計(jì)算模式4.5.3.1 Surface coplanar waveguide 適用范圍：阻焊后單線共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度CEr：阻焊介電常數(shù)4.5.3.2 Coated

20、coplanar strips適用范圍：外層蝕刻后單線共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層GND/VCC之間的介質(zhì)厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)4.5.3.3 Surface coplanar waveguide with ground適用范圍：阻焊后單線共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍

21、，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層GND/VCC之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度CEr：阻焊介電常數(shù)4.5.3.4 Coated coplanar waveguide with grond 4.5.3.5 Embedded coplanar waveguide 適用范圍：內(nèi)層單線共面阻抗，參考層為同一層面的GND/VCC（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而

22、與其鄰近層為線路層，非GND/VCC。參數(shù)說明：H1：阻抗線路層到其下一線路層之間的介質(zhì)厚度H2：阻抗線路層到其上一線路層之間的介質(zhì)厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù) 適用范圍：內(nèi)層單線共面阻抗,參考層為同一層面的GND/VCC及與其鄰近GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到鄰近GND/VCC之間的介質(zhì)厚度H2：阻抗線路層到其上一線路層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗

23、線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù)4.5.3.6 Embedded coplanar waveguide with ground適用范圍：內(nèi)層單線共面阻抗,參考層為同一層面的GND/VCC及與其鄰近的兩個(gè)GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到其鄰近GND/VCC層之間的介質(zhì)厚度H2：阻抗線路層到其較遠(yuǎn)GND/VCC層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路

24、銅厚=基板銅厚Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù)4.5.3.7 Offset coplanar waveguide 適用范圍：外層蝕刻后差分共面阻抗，參考層為同一層面的GND/VCC。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層線路層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)4.5.3.8 Diff

25、surface coplanar waveguide適用范圍：阻焊后差分共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質(zhì)厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度C3：阻抗線間阻焊厚度 CEr：阻焊介電常數(shù)4.5.3.9 Diff coated c

26、oplanar waveguide 適用范圍：蝕刻后差分共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)4.5.3.10 Diff surface coplanar waveguide 適用范圍：阻焊后差分共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VC

27、C包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質(zhì)層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度C3：阻抗線間阻焊厚度 CEr：阻焊介電常數(shù)4.5.3.11 Diff coated coplanar waveguide 適用范圍：內(nèi)層差動(dòng)共面阻抗，參考層為同一層面的GND/VCC（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而與其鄰近層為線路層，非GND/VCC。參

28、數(shù)說明：H1：阻抗線路層到其下一線路層之間的介質(zhì)厚度H2：阻抗線路層到其上一線路層之間的介質(zhì)厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù)4.5.3.12 Diff embedded coplanar waveguide適用范圍：內(nèi)層差分共面阻抗,參考層為同一層面的GND/VCC及與其鄰近GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到鄰近GND/VCC之間的介質(zhì)厚度H2：阻抗線路層到

29、其上一線路層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù)4.5.3.13 Diff embedded coplanar waveguide with ground4.5.3.14 Diff offset coplanar waveguide適用范圍：內(nèi)層差分共面阻抗,參考層為同一層面的GND/VCC及與其鄰近的兩個(gè)GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到其鄰近GN

30、D/VCC層之間的介質(zhì)厚度H2：阻抗線路層到其較遠(yuǎn)GND/VCC層之間的介質(zhì)厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對(duì)應(yīng)介質(zhì)層介電常數(shù)Er2：H2對(duì)應(yīng)介質(zhì)層介電常數(shù)4.6 阻抗測(cè)試COUPON的設(shè)計(jì)4.6.1 COUPON添加位置：阻抗測(cè)試COUPON一般放置于PNL中間，不允許放置于PNL板邊，特殊情 況（比如1PNL=1PCS）除外。4.6.2 COUPON設(shè)計(jì)注意事項(xiàng)：為保證阻抗測(cè)試數(shù)據(jù)的準(zhǔn)確性，COUPON設(shè)計(jì)必須完全模擬板內(nèi)線路 的形式，若板內(nèi)阻抗線周圍被銅皮保護(hù)，則COUPON

31、上需設(shè)計(jì)銅皮替代保護(hù)線；若板內(nèi)阻抗 線為“蛇形”走線，則COUPON上也需設(shè)計(jì)為“蛇形”走線 。4.6.3 阻抗測(cè)試COUPON設(shè)計(jì)規(guī)范：4.6.3.1 單端(線)阻抗：4.6.3.1.1 測(cè)試COUPON主要參數(shù)：， 4.6.3.1.2 圖形注解：阻抗測(cè)試條兩端各有兩排孔，每端的外排孔為接地孔，內(nèi)排為信號(hào)孔，成品孔徑全設(shè)為1.0MM直徑!每條信號(hào)線兩端接兩個(gè)信號(hào)孔,配對(duì)兩個(gè)接地孔,此為一組,如果有多條阻抗線要測(cè)試,則相應(yīng)在在測(cè)試條上下增加相同數(shù)量組的信號(hào)孔和接地孔!外層信號(hào)線周圍要設(shè)計(jì)搶電銅皮保護(hù)信號(hào)線!搶電銅皮不用接任何孔,內(nèi)層不用電鍍蝕刻的不用加.4.6.3.1.3 設(shè)計(jì)COUPON注意

32、事項(xiàng)： 1）保護(hù)線與阻抗線之間距需大于阻抗線寬或在滿足生產(chǎn)安全間距后還至少要大于信號(hào)層到參考層的介質(zhì)厚度! 。 2）阻抗線長(zhǎng)度一般設(shè)計(jì)在6INCH(152.4MM)。 3）相鄰信號(hào)層之最近GND或POWER層為阻抗測(cè)量之接地參考層。 4）兩GND及POWER之間所加信號(hào)線的保護(hù)線不可遮蔽到GND及POWER層之間任一層信號(hào)線。 5）為保證鍍銅的均勻性，需在外層空板位加搶電PAD或銅皮(無信號(hào)線的外層)。4.6.3.2 差分（動(dòng)）阻抗：4.6.3.2.1 測(cè)試COUPON主要參數(shù)：A：測(cè)試孔成品直徑1.0MM，其中兩個(gè)為信號(hào)孔，另外兩個(gè)為接地孔，B：兩信號(hào)孔間距為：5.08MM，兩接地孔間距為：

33、5.08MM。4.6.3.2.2 圖形注解：阻抗測(cè)試條兩端各有兩排孔，每端的外排孔為接地孔，內(nèi)排為信號(hào)孔，成品孔徑全設(shè)為1.0MM直徑!每條信號(hào)線兩端方向轉(zhuǎn)45度后接兩個(gè)信號(hào)孔,配對(duì)兩個(gè)接地孔,中間還夾有一個(gè)信號(hào)孔和接地孔！此為一組（左，右信號(hào)孔和接地孔各一列三個(gè)）,如果有多組差分阻抗線要測(cè)試,則相應(yīng)在在測(cè)試條上下增加相同數(shù)量組的信號(hào)孔和接地孔!外層信號(hào)線周圍要設(shè)計(jì)搶電銅皮保護(hù)信號(hào)線!搶電銅皮不用接任何孔,內(nèi)層不用電鍍蝕刻的不用加.4.6.3.2.3 設(shè)計(jì)COUPON注意事項(xiàng)：1） 保護(hù)線與阻抗線之間距需大于阻抗線寬或在滿足生產(chǎn)安全間距后還至少要大于信號(hào)層到參考層的介質(zhì)厚度! 。2） 阻抗線長(zhǎng)

34、度一般設(shè)計(jì)在6INCH（152.4MM）。3） 相鄰信號(hào)層之最近GND或POWER層為阻抗測(cè)量之接地參考層。4） 兩GND及POWER之間所加信號(hào)線的保護(hù)線不可遮蔽到GND及POWER層之間任一層信號(hào)線。5） 兩信號(hào)孔引出差分阻抗線，兩接地孔在參考層需同時(shí)接地。6） 為保證鍍銅的均勻性，需在外層空板位加搶電PAD或銅皮(無信號(hào)線的外層)。4.6.3.3 共面阻抗4.6.3.3.1 單端共面阻抗4.6.3.3.1.1 測(cè)試COUPON主要參數(shù)：同單端阻抗 。4.6.3.3.1.2 單端共面阻抗的類型：1）參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。

35、而與信號(hào)層臨近的層面非GND/VCC（即非參考層）。POLAR軟件計(jì)算模式見4.5.3.1 ；4.5.3.2 ；4.5.3.5 。 2）參考層為同一層面的GND/VCC和與信號(hào)層臨近的GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。POLAR軟件計(jì)算模式見4.5.3.4。4.6.3.3.1.3 （1）參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。圖形注釋：設(shè)計(jì)COUPON注意事項(xiàng)：1） 阻抗線與保護(hù)銅皮之間距需與GERBER中一致。2） 阻抗線長(zhǎng)度一般設(shè)計(jì)在6 INCH（152.4MM）。3） 阻抗線與其參考層面在同一層，參考層面為周圍大銅皮。4） 為保證鍍銅的均勻性，需在外層空板位加搶電PAD或銅皮(無信號(hào)線的外層)。 5）接地孔在信號(hào)線的同一層面與GND相連。（2）參考層為同一層面的GND/V