嵌入式存儲器的測試及可測性設(shè)計研究

1、嵌入式存儲器的測試及可測性設(shè)計研究 引言 近年來，消費者對產(chǎn)品的更高性能和更小尺寸的要求持續(xù)推進著(系統(tǒng)級芯片)產(chǎn)品集成水平的提高，并促使其具有更多的功能和更好的性能。要繼續(xù)推進這種無止境的需求以及繼續(xù)解決器件集成領(lǐng)域的挑戰(zhàn)，最關(guān)鍵的是要在深亞微米的設(shè)計、工藝、封裝和測試領(lǐng)域獲得持續(xù)的長進。soc是采納ip復用技術(shù)的一種標準設(shè)計結(jié)構(gòu)，在多功能電子產(chǎn)品中得到了廣泛的應(yīng)用。soc的典型結(jié)構(gòu)包括cpu、存儲器、外圍規(guī)律、多媒體數(shù)字信號編和接口模塊等。現(xiàn)在的soc中，存儲器通常占領(lǐng)囫圇芯片的大部分面積，并且可能包括各種類型的存儲器，如dram、sram及flash存儲器等，可滿足不同的應(yīng)用需要。目前s

2、oc設(shè)計要求存儲器的容量不斷地增大，嵌入式存儲器在soc中所占的面積百分比也隨之不斷增強。另外，soc的復雜度不斷地提高而工藝尺寸在不斷減小，這就導致嵌入式存儲器的創(chuàng)造缺陷比例也不斷地增強。因此嵌入式存儲器的故障率對于soc的總成品率的影響越來越大，而保證低故障率的關(guān)鍵是高效率和高故障籠罩率的嵌入式存儲器測試計劃。在我國，集成電路測試及可測性設(shè)計，特殊是存儲器的測試討論相對國際上的討論比較落后。目前，我國自主討論的測試算法以及開發(fā)的測試設(shè)備還沒有形成產(chǎn)業(yè)化，還不能與國際上先進的集成電路測試設(shè)備相抗衡。而近幾年來，我國在集成電路領(lǐng)域加大了投入，集成電路產(chǎn)業(yè)也得到了長足的長進。集成電路測試也是一個

3、學問密集型的高投入領(lǐng)域，向來是我國集成電路產(chǎn)業(yè)進展的制約因素。半導體工業(yè)成本進展的特點就是它的單位功能創(chuàng)造成本以每年平均25%30%的比例下降，而測試成本卻以每年平均10.5%的比例提高。隨著集成電路復雜度的不斷提高，為其設(shè)計的測試電路也越來越復雜，測試電路占用的芯片面積及設(shè)計創(chuàng)造成本也變得更高。本文對嵌入式存儲器的測試及可測性設(shè)計舉行討論總結(jié)，為我國存儲器測試的討論以及集成電路測試產(chǎn)業(yè)的進展奠定堅實的技術(shù)基礎(chǔ)。嵌入式存儲器測試辦法半導體存儲器自20世紀60年月開頭設(shè)計生產(chǎn)以來，在設(shè)計結(jié)構(gòu)、產(chǎn)品的性能和存儲的密度等各方面發(fā)生了巨大的變幻，現(xiàn)在嵌入式存儲器技術(shù)的進展已經(jīng)取得了很大的成就，并被廣泛

4、應(yīng)用于各類基于soc芯片設(shè)計的電子產(chǎn)品中，已經(jīng)成為大多數(shù)電子系統(tǒng)中必不行少的組成部分，在人們的生產(chǎn)生活中起到了舉足輕重的作用。嵌入式存儲器的測試辦法主要包括以下三類：存儲器挺直存取測試此類測試辦法把嵌入式存儲器部分從囫圇系統(tǒng)中分別出來，由專用的存儲器測試電路銜接到存儲器接口上對嵌入式存儲器舉行測試，系統(tǒng)框圖1所示。圖1 存儲器挺直存取測試特地設(shè)計的存儲器接口電路僅在需要對存儲器舉行測試時才通過i/o多路挑選器挑選用法，并利用測試儀產(chǎn)生的存儲器測試向量對存儲器舉行測試。因此這種測試辦法可以從芯片的封裝引腳挺直對嵌入式存儲器舉行測試，也可以挺直對存儲器測試的規(guī)律狀態(tài)和存儲器運行的過程舉行監(jiān)控和測試

5、，可以便利地實現(xiàn)嵌入式存儲器的多種測試算法。但這種測試辦法也存在不足之處，對存儲器舉行測試的測試向量需要串行化后才干通過i/o端口的多路挑選器送入存儲器接口電路，這樣不僅增強了測試的復雜度，而且還增強了測試的時光。片上微處理器測試這種測試辦法利用soc上的微處理器構(gòu)造測試系統(tǒng)對嵌入式存儲器舉行測試。首先，挑選對嵌入式存儲器舉行測試的測試算法，利用微處理器的匯編語言編寫相應(yīng)的測試算法程序;然后，通過微處理器匯編語言的編譯器得到可執(zhí)行代碼;接下來，將可執(zhí)行代碼下載到系統(tǒng)中，通過微處理器的運行產(chǎn)生相應(yīng)的測試向量，并根據(jù)測試算法對嵌入式存儲器舉行測試。測試的結(jié)果由微處理器舉行比較評估，也可以由特地設(shè)計

6、的結(jié)果處理電路舉行結(jié)果判定。這種測試辦法的優(yōu)點是利用soc現(xiàn)有資源，而不需要設(shè)計額外的測試電路，也不需要對現(xiàn)有電路舉行任何修改，因此不會增強額外的面積開銷，也不會降低性能。這種測試辦法可以采納任何一種測試算法對嵌入式存儲器舉行測試，可以提供全故障診斷和舉行全速測試。但是這種測試辦法也有一定的缺點，首先芯片中的嵌入式存儲器部分或者所有與微處理器不相連，需要有專用的接口電路對測試算法的二進制代碼舉行處理，第二不同測試算法的編程和程序修改需要大量的時光和人力，還有這種測試辦法不能測試存儲測試程序的存儲器。存儲器內(nèi)建自測試存儲器內(nèi)建自測試(build-in self test, bist)是近幾年里大

7、量應(yīng)用于存儲器測試領(lǐng)域里的一種十分重要的技術(shù)。這種技術(shù)利用芯片內(nèi)部特地設(shè)計的bist電路舉行自行測試，能夠?qū)η度胧酱鎯ζ?、組合和時序規(guī)律電路等具有復雜電路結(jié)構(gòu)的嵌入式模塊舉行全面的測試。存儲器bist電路將產(chǎn)生測試向量的電路模塊以及檢測測試結(jié)果的比較模塊都置于芯片的內(nèi)部，在測試完成后，將測試的結(jié)果通過芯片的測試管腳送出到芯片的外部，從而增強了很少的管腳用于舉行測試。存儲器bist電路的結(jié)構(gòu)包含三類：與系統(tǒng)正常運行并發(fā)的存儲器bist電路結(jié)構(gòu);與系統(tǒng)正常運行不能并發(fā)的存儲器bist電路結(jié)構(gòu)，在存儲器bist電路運行期間，必需中斷系統(tǒng)的正常運行，同時存儲器內(nèi)不能保存系統(tǒng)運行的任何信息;與系統(tǒng)正常運

8、行不能并發(fā)，但是在存儲器bist電路運行期間，可以保存系統(tǒng)運行時的內(nèi)容，并在系統(tǒng)測試結(jié)束后復原運行。針對不同的嵌入式存儲器，需要特地針對可能產(chǎn)生的各種缺陷類型，采納一種或多種測試算法來設(shè)計專用bist電路。通常嵌入式存儲器的bist電路包括測試向量產(chǎn)生模塊、測試算法控制模塊和結(jié)果分析模塊。結(jié)構(gòu)框圖2所示。圖2 存儲器bist電路結(jié)構(gòu)存儲器的測試算法存儲器測試需要按照測試算法的要求產(chǎn)生大量的測試向量，要反復對全部的存儲器單元舉行讀/寫操作，并與預(yù)期值舉行比較。測試算法設(shè)計的目標是能夠盡可能多地檢測出存儲器的各種故障。為了在盡可能短的測試時光和測試費用限制下測試出最多的存儲器故障，挑選高效的測試算

9、法是至關(guān)重要的。目前應(yīng)用比較廣泛的存儲器測試算法主要包括偽隨機存儲器測試算法、確定性存儲器測試算法，以及march系列存儲器測試算法三類。偽隨機存儲器測試算法這類算法利用n位反饋移位寄存器產(chǎn)生偽隨機序列對嵌入式存儲器舉行測試。反饋移位寄存器可以通過如式(1)所示的n元反饋函數(shù)的多項式來舉行構(gòu)造。假如移位寄存器以作為反饋函數(shù)，則稱之為反饋移位寄存器。假如n級反饋移位寄存器呈線性結(jié)構(gòu)，則稱之為線性反饋移位寄存器，可構(gòu)造為如式(2)所示的多項式形式，共包含2n個移位寄存器。不滿足公式(2)的反饋移位寄存器稱為非線性反饋移位寄存器，其共包含個移位寄存器。與線性反饋移位寄存器包含的移位寄存器總個數(shù)比較發(fā)

10、覺，非線性反饋移位寄存器具有的移位寄存器總數(shù)更多，結(jié)構(gòu)更復雜。確定性存儲器測試算法這類算法的形式無數(shù)，需要按照被測存儲器的結(jié)構(gòu)特征和關(guān)注的故障挑選適合的測試算法，產(chǎn)生測試向量，以便提高測試故障籠罩率，主要用于存儲器結(jié)構(gòu)相對規(guī)章，并與關(guān)注的故障類型相關(guān)度高的存儲器測試。下面介紹三種比較典型確實定性存儲器測試算法。(1)mscan(memory scan)算法這種算法就是容易地對存儲器的每個單元寫0，然后讀出每個單元的內(nèi)容驗證是否為0;再對每個單元寫1，然后讀出驗證。算法公式如式3所示。mscan測試算法的復雜度與存儲單元數(shù)量n成正比，其測試復雜度為從測試復雜度可以看出此算法花費的測試時光較短，另

11、外此算法能夠測試saf故障，也能測試存儲器在最差狀況下所消耗的功耗，還可以作為舉行其它較復雜測試算法之前對存儲器的初始化操作，但是此算法的測試故障籠罩率較低。(2)checkerboard算法這種測試算法在向存儲單元賦值時要求0和1交替賦值，也就是每個存儲器單元與周圍的四個單元的值都不同。然后再讀取每個存儲器單元的數(shù)值，并檢驗其正確性。算法公式如式5所示。checkerboard測試算法的復雜度同樣與存儲單元數(shù)量n成正比，其測試復雜度為在如上的測試完成后，還需要交換0和1的位置再根據(jù)算法的要求交替寫入和讀取并驗證。這種算法執(zhí)行速度較快，能夠測試數(shù)據(jù)保留故障、固定故障和一半的轉(zhuǎn)換故障。(3)ga

12、lpat(galloping pattern)算法這種算法也稱為漫游或者乒乓測試。首先需要初始化存儲器的全部單元為0(或1)，然后根據(jù)地址從小到大的挨次對某被測單元寫1(或0)的操作，接下來讀取被測單元的數(shù)值舉行驗證。算法公式如式7所示。galpat測試算法的復雜度為這種測試算法的測試故障籠罩率較高，能夠測試固定故障、狀態(tài)傳輸故障、圖形敏感故障以及大部分耦合故障。但按照公式8可知，該測試算法需要花費的測試時光較長，對于大容量存儲器來說并不適合。march系列算法march系列算法是在存儲器測試領(lǐng)域得到廣泛討論和應(yīng)用的測試算法，緣由在于其具有較高的故障籠罩率，并花費較少的測試時光。此系列算法已經(jīng)

13、勝利運用到大容量的sram測試，sdram測試等存儲器測試領(lǐng)域，并浮現(xiàn)了大量的改進算法。march系列算法通過有限狀態(tài)機的控制，對存儲器的每個單元舉行讀寫操作，讀寫的挨次會根據(jù)算法的要求，分為地址升序和降序等方式。這樣，通過算法設(shè)計的對存儲單元的各種讀寫過程，能夠測試出絕大部分存儲器故障。頻繁的march系列算法包含mats算法、march x算法、march c-算法等。各種算法的不同之處就是包含的march元素各不相同。每種march算法包含多個march元素，每個march元素都由地址變幻挨次、讀寫的操作和操作的數(shù)據(jù)三部分組成。用表示讀寫的挨次可以是升序，也可以是降序;表示讀寫的挨次為升序;表示讀寫的挨次為降序;表示從存儲器單元中讀取的向量應(yīng)當為第n個向量;表示向存儲器單元中寫入第n個向量。結(jié)束語嵌入式存儲器的測試及可測性設(shè)計是隨著soc的進展而逐步進展的討論領(lǐng)域